JP5338008B2 - データ処理装置 - Google Patents
データ処理装置 Download PDFInfo
- Publication number
- JP5338008B2 JP5338008B2 JP2009031360A JP2009031360A JP5338008B2 JP 5338008 B2 JP5338008 B2 JP 5338008B2 JP 2009031360 A JP2009031360 A JP 2009031360A JP 2009031360 A JP2009031360 A JP 2009031360A JP 5338008 B2 JP5338008 B2 JP 5338008B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- buffer
- sdram
- sram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Input (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
Description
図2は、本発明の第1の実施の形態におけるデータ処理装置を含んだ半導体集積回路の構成例を示す図である。この半導体集積回路は、データサーバ(データ処理装置)1と、画像処理、通信処理などを行なうIP_W(1)〜(m)(2−1〜2−m)およびIP_R(1)〜IP_R(n)(3−1〜3−n)と、SDRAMコントローラ4と、SDRAM5とを含む。なお、図示していないが、図1に示すマルチメディア用システムLSIと同様に、CPUによって、IP_W(1)〜(m)(2−1〜2−m)、IP_R(1)〜(n)(3−1〜3−n)およびSDRAMコントローラ4の制御が行なわれる。また、IP_W(1)〜(m)(2−1〜2−m)およびIP_R(1)〜IP_R(n)(3−1〜3−n)を、単にモジュールとも呼ぶ。
第1の実施の形態における半導体集積回路においては、図8および図9に示すように、IP_R(1)〜(n)(3−1〜3−n)内にSRAM32〜34を設け、SRAM32〜34にデータを格納しながら演算処理を行なうものであった。本発明の第2の実施の形態におけるデータ処理装置を含んだ半導体集積回路は、IP_R(1)〜(n)(3−1〜3−n)内にデータを格納するためのSRAMを設けずに、データサーバ1内に統合したSRAMを設けることによりそのような機能を実現するものである。なお、第1の実施の形態における半導体集積回路と同様の構成および機能を有する部分については、その詳細な説明は繰り返さない。
Claims (5)
- 複数のモジュールとメモリとの間のデータ転送を制御するデータ処理装置であって、
前記メモリからのデータの読み出しを制御する第1のインタフェースと、
前記第1のインタフェースによって読み出されたデータを格納する第1のバッファと、
前記複数のモジュールの中の少なくとも2つのモジュールに対応して設けられ、当該少なくとも2つのモジュールに対するデータの出力を制御する第2のインタフェースと、
前記メモリの領域のいずれを前記少なくとも2つのモジュールのそれぞれに割付けるかを示す情報を保持する第1のレジスタと、
前記第1のバッファの領域のいずれを前記少なくとも2つのモジュールのそれぞれに割付けるかを示す情報を保持する第2のレジスタとを含み、
前記第1のインタフェースは、前記第1のレジスタを参照して前記第1のレジスタからアドレスを取得し、この取得したアドレスで特定される前記メモリの領域からデータを読み出す制御をし、前記第2のレジスタを参照して前記メモリから読み出したデータを前記第1のバッファのいずれに格納するかを決定し、
前記第2のインタフェースは、前記第2のレジスタを参照して前記第1のバッファのいずれの領域にデータが格納されているかを決定し、当該データを読み出して前記少なくとも2つのモジュールのいずれかに出力する、データ処理装置。 - 前記少なくとも2つのモジュールのそれぞれに対応して複数の前記第2のインタフェースが設けられており、
前記第1のバッファは、前記複数の第2のインタフェースのそれぞれに対応して設定された複数の領域を含んでおり、
前記第1のインタフェースが前記メモリから読み出したデータを前記複数の領域のいずれかに格納しているときに、それ以外の前記複数の領域に対応する複数の第2のインタフェースのそれぞれが対応する領域からデータを読み出して前記少なくとも2つのモジュールのいずれかに並行して出力する、請求項1記載のデータ処理装置。 - 前記第1のインタフェースは、前記メモリからバーストアクセスでデータを読み出す、請求項1または2記載のデータ処理装置。
- 前記データ処理装置はさらに、前記複数のモジュールの中の少なくとも2つのモジュールに対応して設けられ、当該少なくとも2つのモジュールからのデータの入力を制御する第3のインタフェースと、
前記第3のインタフェースによって入力されたデータを格納する第2のバッファと、
前記第2のバッファに格納されるデータの前記メモリへの書き込みを制御する第4のインタフェースとを含み、
前記第3のインタフェースは、前記第2のレジスタを参照して前記少なくとも2つのモジュールから入力されたデータを前記第2のバッファのいずれの領域に格納するかを決定し、
前記第4のインタフェースは、前記第2のレジスタを参照して前記第2のバッファのいずれの領域からデータを読み出すかを決定し、前記第1のレジスタを参照して前記メモリのいずれの領域に前記第2のバッファから読み出したデータを書き込むかを決定する、請求項1〜3のいずれかに記載のデータ処理装置。 - 前記第4のインタフェースは、前記メモリに対してバーストアクセスでデータを書き込む、請求項4記載のデータ処理装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009031360A JP5338008B2 (ja) | 2009-02-13 | 2009-02-13 | データ処理装置 |
US12/705,104 US8099530B2 (en) | 2009-02-13 | 2010-02-12 | Data processing apparatus |
US13/328,573 US8244929B2 (en) | 2009-02-13 | 2011-12-16 | Data processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009031360A JP5338008B2 (ja) | 2009-02-13 | 2009-02-13 | データ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010186403A JP2010186403A (ja) | 2010-08-26 |
JP5338008B2 true JP5338008B2 (ja) | 2013-11-13 |
Family
ID=42560855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009031360A Expired - Fee Related JP5338008B2 (ja) | 2009-02-13 | 2009-02-13 | データ処理装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8099530B2 (ja) |
JP (1) | JP5338008B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106713142B (zh) * | 2015-11-17 | 2019-12-24 | 陕西重型汽车有限公司 | 在can总线上传输ip报文的方法及利用can总线网络构建的ip局域网 |
US10579318B1 (en) * | 2018-12-31 | 2020-03-03 | Kyocera Document Solutions Inc. | Memory control method, memory control apparatus, and image forming method that uses memory control method |
US10764455B2 (en) | 2018-12-31 | 2020-09-01 | Kyocera Document Solutions Inc. | Memory control method, memory control apparatus, and image forming method that uses memory control method |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6426220A (en) * | 1987-07-22 | 1989-01-27 | Omron Tateisi Electronics Co | Writing system for memory card |
US6237108B1 (en) * | 1992-10-09 | 2001-05-22 | Fujitsu Limited | Multiprocessor system having redundant shared memory configuration |
JP3435783B2 (ja) * | 1994-03-17 | 2003-08-11 | 株式会社日立製作所 | 複数組のデータバッファを備える記憶素子及び記憶素子を用いたデータ処理システム |
JP3798438B2 (ja) * | 1994-08-31 | 2006-07-19 | 富士写真フイルム株式会社 | メモリカードインタフェース装置 |
DE19802868C2 (de) * | 1997-02-05 | 1999-06-17 | Siemens Ag | Verfahren und Vorrichtung zur Datenakquisition |
US6678801B1 (en) * | 1998-04-17 | 2004-01-13 | Terraforce Technologies Corp. | DSP with distributed RAM structure |
US6385708B1 (en) * | 1998-11-16 | 2002-05-07 | Infineon Technologies Ag | Using a timing-look-up-table and page timers to determine the time between two consecutive memory accesses |
JP2000148400A (ja) * | 1998-11-18 | 2000-05-26 | Sony Corp | 記録装置 |
JP4711531B2 (ja) * | 2001-03-23 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US7050097B2 (en) * | 2001-11-13 | 2006-05-23 | Microsoft Corporation | Method and apparatus for the display of still images from image files |
US6877048B2 (en) * | 2002-03-12 | 2005-04-05 | International Business Machines Corporation | Dynamic memory allocation between inbound and outbound buffers in a protocol handler |
US20040034858A1 (en) * | 2002-08-14 | 2004-02-19 | Kushlis Robert J. | Programming a multi-threaded processor |
JP2005011029A (ja) * | 2003-06-18 | 2005-01-13 | Matsushita Electric Ind Co Ltd | メモリアクセス制御装置 |
US7853760B2 (en) * | 2003-08-07 | 2010-12-14 | Siemens Corporation | Advanced memory management architecture for large data volumes |
JP4266900B2 (ja) | 2004-09-03 | 2009-05-20 | Necアクセステクニカ株式会社 | 画像処理システム |
US20070174411A1 (en) * | 2006-01-26 | 2007-07-26 | Brokenshire Daniel A | Apparatus and method for efficient communication of producer/consumer buffer status |
US8510481B2 (en) * | 2007-01-03 | 2013-08-13 | Apple Inc. | Memory access without internal microprocessor intervention |
US20090083496A1 (en) * | 2007-09-26 | 2009-03-26 | Stevens Jr David L | Method for Improved Performance With New Buffers on NUMA Systems |
-
2009
- 2009-02-13 JP JP2009031360A patent/JP5338008B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-12 US US12/705,104 patent/US8099530B2/en not_active Expired - Fee Related
-
2011
- 2011-12-16 US US13/328,573 patent/US8244929B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100211704A1 (en) | 2010-08-19 |
US8244929B2 (en) | 2012-08-14 |
JP2010186403A (ja) | 2010-08-26 |
US20120089771A1 (en) | 2012-04-12 |
US8099530B2 (en) | 2012-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7386649B2 (en) | Multiple processor system and method including multiple memory hub modules | |
US7539812B2 (en) | System and method to increase DRAM parallelism | |
JP3807582B2 (ja) | 情報処理装置及び半導体装置 | |
US20060250879A1 (en) | Memory device and method having multiple internal data buses and memory bank interleaving | |
US20070055814A1 (en) | Memory system and method having uni-directional data buses | |
US8006026B2 (en) | Multi-port memory and computer system provided with the same | |
JPH0594698A (ja) | 半導体記憶装置 | |
CN110633229A (zh) | 用于高带宽存储器通道的dimm | |
CN108139989B (zh) | 配备有存储器中的处理和窄访问端口的计算机设备 | |
US9390017B2 (en) | Write and read collision avoidance in single port memory devices | |
JP5338008B2 (ja) | データ処理装置 | |
US10963404B2 (en) | High bandwidth DIMM | |
US20160313923A1 (en) | Method for accessing multi-port memory module and associated memory controller | |
US8995210B1 (en) | Write and read collision avoidance in single port memory devices | |
US7536516B2 (en) | Shared memory device | |
KR102700109B1 (ko) | 적응형 메모리 액세스 관리 | |
US20170255554A1 (en) | Cache memory and operation method thereof | |
US7586779B2 (en) | Controller apparatus for utilizing downgrade memory and method for operating the same | |
CN115878532A (zh) | 数据传输系统及数据传输方法 | |
JP2005078481A (ja) | 半導体システム | |
JP2010102764A (ja) | メモリモジュール、該メモリモジュールに用いられる制御方法、及び電子装置 | |
JPH0236443A (ja) | 拡張記憶制御方式 | |
JPH02244350A (ja) | 主記憶装置アクセス方式 | |
KR20070060846A (ko) | 반도체 메모리의 이미지 회전을 위한 버스트 접근 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100602 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5338008 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |