CN100495369C - 使用多个存储器设备的便携数据存储设备 - Google Patents
使用多个存储器设备的便携数据存储设备 Download PDFInfo
- Publication number
- CN100495369C CN100495369C CNB2004800425082A CN200480042508A CN100495369C CN 100495369 C CN100495369 C CN 100495369C CN B2004800425082 A CNB2004800425082 A CN B2004800425082A CN 200480042508 A CN200480042508 A CN 200480042508A CN 100495369 C CN100495369 C CN 100495369C
- Authority
- CN
- China
- Prior art keywords
- data
- control unit
- main control
- flash cell
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000013500 data storage Methods 0.000 claims abstract description 21
- 230000015654 memory Effects 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 5
- 238000012217 deletion Methods 0.000 claims description 4
- 230000037430 deletion Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 101000844751 Metallosphaera cuprina (strain Ar-4) DNA-binding protein 7 Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0661—Format or protocol conversion arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
- G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
Abstract
便携数据存储设备包括USB接口(3)、USB控制器(2)、主控单元(7)，以及两个或多个与非NAND闪存设备(9，19)。该主控单元(7)能够通过各自并行的8位总线将数据同时传送给NAND闪存设备。该主控单元(7)借助各自的控制信号线(6，16)通过发送给它们的相同控制数据来控制存储设备(9，19)的运行。当数据被存储，数据就被分成多个部分，这些部分被发送到各自的存储设备(9，19)，并且两个存储设备被引导同时存储数据。当数据都被检索，这两个存储设备被引导以将数据同时写回到MCU。
Description
技术领域
本发明涉及一种便携数据存储设备，以及使用该设备存储和检索写入它们的数据的方法。
背景技术
在过去的几年里，人们非常关注于提供包括闪存以及能够连接到计算机串行总线的数据存储设备。在该领域内，领先的文献是WO01/61692，其描述了以商标“Thumbdrive”随后将上市的设备。在该文献所描述的一个实施例中，一个与设备外壳一体成形的阳(male)USB插头直接连到计算机中的阴(female)USB插座，从而使得该计算机可以在USB控制器的控制之下传送数据到便携存储设备的闪存并且从便携存储设备的闪存传送数据。对该设备已经提出各种改进。例如，WO 03/003282公开了可以设有指纹传感器的设备，以及仅在指纹传感器通过对比使用者的扫描指纹和预存指纹来验证使用者身份的情况下，才有权访问存储在设备中的数据。这两篇文献的公开内容在此结合作为参考。
便携存储设备的结构可以如图1所示。该便携存储设备是在标记为1的壳体中。它包括用于控制USB接口3(即，USB插头)的USB控制器2，其中USB接口3直接连接到主机5的串行总线4(即，USB插座)。从主机5传送到USB接口3的数据通过USB控制器2传递到主控单元7。数据包具有几个512字节的大小。主控单元7通过8位总线8将这些数据包传送到与非(NAND)闪存9。主控单元7通过控制由一个或多个如6图示的线路传送的控制信号来控制与非闪存9。通常，这些线路6包括一条承载“命令允许锁存(command latch enable)”(CLE)信号的线路(其中，所述信号指示命令(例如写启动信号或读启动命令)是，或简单地是，用总线8写到闪存9)，一条承载地址允许锁存(ALE)信号的线路(其中，所述信号指示总线目前是，或简单地是，通过总线8物理地址数据传送闪存9，物理地址数据用于指示闪存9内的位置)，以及一条发送芯片启动信号(chip enable signal)的线路，该芯片启动信号必须对于闪存采纳确定值以完全运行。该与非闪存9被配置成存储在各自“窗口(widows)”中的512字节的数据段，其中每一个数据段也包括一个存储用于校验正确存储数据(即，扇区运行更象校验位)的扇区(例如10字节)。当数据从设备传送出时，其以512字节数据包通过8位总线8从与非闪存9传送到主控单元7。主控单元7将512字节数据包传送到USB控制器2，USB控制器2通过USB接口3将数据包从设备1传送到主机5。
图2示出了公知存储器设备的第二种可能形式。与图1具有相同含义的元件用相同的附图标记表示。对比图1的设备，图2的设备包括一个连接到相同总线8的第二与非闪存单元19。主控单元使用一组控制线16控制第二存储器19。实际上，发送信号的主控单元7的一些引脚可以连接到线路6中的一个和线路16中的一个，以便引脚在同一时间发送相同的控制信号给存储器9和19二者，但至少芯片启动信号没有同时发送到两个存储器。尤其，当主控单元将数据写入存储器时，通过发送芯片启动信号，主控单元仅启动存储器9、19中的一个。当芯片启动信号被发送到该存储器，首先通过线路6中一条合适的线路发送CLE信号给该存储器，并且同时发送在总线8上的写启动命令(芯片操作码)。随后，当芯片启动信号依然被发送到该存储器，则通过线路6中一条合适的线路发送ALE信号并且同时通过总线8发送地址数据。然后，当芯片启动信号依然发送到该存储器时，主控单元使用总线8将预存储的数据发送到该存储器。即使两个芯片接收到存储的信号并且可选地也可以接收CLE和ALE信号，仅仅由芯片启动信号驱动的存储器9、19将数据存储在由地址数据指示的位置。
同样，当存储器控制单元读取数据，其通过使用相应的一条线路6或线路16来发送芯片启动信号，进而仅启动存储器9、19中的一个。当芯片启动信号被发送，主控单元使用线路6或16中的一条来发送CLE信号给所述存储器并同时使用总线8来发送读启动命令(即，读操作码)给使用总线8的所述存储器。随后，当芯片启动信号被发送，该主控单元使用适合的一条线路6或16来发送ALE信号给所述存储器并同时使用总线8发送地址数据给所述存储器。闪存19相应将数据写到总线8。
在该文献中使用术语“读指令”来表示由MCU发送给存储器设备的数据，同时作为使存储器设备传送数据的芯片启动信号。因此，如上所述，“读指令”首先是在控制线路上发送的CLE控制信号，以及在总线上发送的同步读启动信号；然后是在控制线路上发送的ALE控制信号，以及在总线上发送的同步地址数据。
在该文献中使用术语“写指令”来表示由MCU发送给存储器设备的数据，同时作为配置存储器设备以接收和存储数据的芯片启动信号。因此，如上所述，“写指令”首先是在控制线路上发送的CLE控制信号，以及在总线上发送的同步读启动信号；然后是在控制线路上发送的ALE控制信号，以及在总线上发送的同步地址数据。
上述设备1的商业方案使用了USB1.1标准，其中数据传输率被限定在15Mbits/s(即，1.2Mbytes/s)，但工业上改为使用USB2.0标准，其中数据传输率是480Mbits/s(即，40Mbytes/s)。这些新设备使用了上述的读/写技术。
发明内容
本发明的目的在于提供一种新型的和有用的便携数据存储设备，尤其是一种比上述公知设备具有更高数据传输率的便携数据存储设备。
本申请的发明人已经意识到，当采用比USB1.0标准更快的通信标准，用于数据传送的瓶颈(即，带宽限定)可能从USB接口转移到数据存储设备中的其它地方。具体而言，该瓶颈可以是8位总线与与非闪存单元的连接。
处理该问题的一个方法是将存储器实现为一个双芯片组，其中数据通过16位总线同时写入到两个与非闪存单元。然而，该解决方法很复杂。
概括地，本发明提出了MCU通过能够同时被启动操作的并行总线同时将数据传送给两个或多个与非闪存设备并且从两个或多个与非闪存设备传送数据。
在典型实施例中，主控单元的一个或多个(优选为全部)用于发送控制信号的引脚被分别连接到两个导电通路，这两个导电通路分别引导到两个存储器设备。
这意味着，每个存储器设备将接收相同量的数据。例如，如果有两个存储器设备，则每一个存储器设备将接收一半被传送来存储的数据。
尤其，本发明的第一表述提出了一种便携数据存储设备，其包括：
数据接口，其用于传输数据进出设备；
接口控制器；
主控单元；和
至少两个连接起来的与非闪存单元，其通过各自的总线将数据传送到主控单元或从主控单元将数据传出；
其中，接口控制器设置成将通过接口接收到的数据发送到主控单元；以及
主控单元设置成：
将从接口控制器接收的数据划分成多个数据部分；
同时使用各自的数据总线将不同的数据部分传送到每个与非闪存单元；以及
使用发送到两个与非闪存单元的控制信号来控制与非闪存单元，该存储器控制设备至少将芯片启动信号传送到两个与非闪存单元，同时用总线传送数据部分。
优选地，所有发送到与非闪存单元的控制信号是相同的。实际上，它们优选由相同的主控单元引脚发出，这些引脚的每一个都连接到两个与非闪存单元的各自的控制信号输入。
接口优选为USB接口，更优选是USB2.0或以上。然而，本发明不仅仅限定在该方面并且接口可以是任何其它类型的接口，例如Firewire接口(例如Firewire接头)。
附图说明
现在将描述本发明的优选特征，仅为了说明，参考下图：
图1示出了公知便携数据存储设备的第一结构；
图2示出了公知便携数据存储设备的第二结构；
图3示出了本发明实施例的便携数据存储设备的结构；和
图4和图5是图3实施例的运行的流程图。
具体实施方式
参考图3，示出了本发明实施例的便携数据存储设备的结构。相应于图1和2的公知设备的实施例的元件用相同的附图标记表示。
如图1和2的公知设备中，图3的数据存储设备包括壳体1，该壳体包含与主机5的USB接口4连接的USB接口3。通常，USB接口3是直接插入到USB接口4的阳USB插头，该USB接口4是USB插座。然而，在另一可能的实施例中，电缆可以设置在接口3和4之间。此外，图3实施例的USB接口3、4可以由其它的数据接口替代，例如Firewire接口。
USB接口3由USB控制器2控制。优选地，USB控制器2和接口3、4根据具有至少480Mbits/s的数据传输率的USB标准(例如USB2.0)运行传输率。优选地，便携数据存储设备通过接口3、4由主机电源供电。
USB控制器2传送从接口3接收的数据给主控单元(MCU)7，其通常由具有称为引脚的电触点的单集成电路封装实现。主控单元(MCU)7通过输出引脚16来输出数据。八个输出引脚连接到第一8位总线8，并且八个输出引脚连接到第二8位总线18。总线8、18分别连接到两个8位与非闪存设备9、19。
MCU 7通过连接到与非存储设备9的控制信号输入引脚的控制线6以及连接到与非存储设备19的控制信号输入引脚的控制线16来控制存储器设备9、19。MCU具有多个引脚11，其发送控制信号(例如ALE控制信号、芯片启动控制信号和CLE控制信号)，并且这些引脚的每一个都连接到线路6的相应一条和线路16的相应一条。因此，MCU同时发送同样的控制信号给两个存储器设备9、19。
USB控制器2通常通过接口3将任何接收数据以512字节大小的数据包传送到MCU 7。MCU 7将这些数据分成256字节大小的数据包部分。首先，MCU 7的控制信号引脚11同时发送CLE和芯片启动控制信号给两个存储器，并同时使用两个总线8、18发送写启动命令(即，写操作码)给两个存储器9、19。之后，MCU 7同时传送芯片启动控制信号和ALE控制信号给两个存储器9、19，并(通常同时)使用总线8、18传送给两个存储器9、19，数据将写入到存储设备9、19中各物理地址。随后，当MCU 7依然发送芯片启动控制信号给两个存储器9、19，MCU 7使用总线8、18以传送数据包部分，该数据包部分被写入到各存储器9、19中的地址。
优选地，MCU 7从USB控制器2接收的数据包中的每个字被分成两字节，然后被同时通过各自的总线8、18发送到两个各自的存储器设备9、19。两字节优选地在相应的地址存储在各自的存储设备9、19中。这出现是因为两个存储器设备优选地通过总线8、18从MCU 7发送相同的地址数据，同时当ALE信号设置存储器9、19以识别地址数据。注意，然而物理地址可以是不同的，例如它们是存储器相同“行”(闪存术语“行”(或“块”)是一组“页面”，例如在常规的闪存设备中所有给定行的页面必须一起删除；因此，在存储器中的物理地址通常编码为一个数字显示一行，在数据显示“偏移(offset)”后，即，在那行中一个特殊页面)的部分但在行中相同“偏移”的位置。这种设计具有简化的优势。然而，在其它实施例中，512字节可以以其它方式分开。
当希望从便携存储设备(例如，通过接口3响应于输入到便携存储设备的控制信号)提取数据时，MCU 7使用一条合适的控制信号线6和一条合适的控制信号线16以发送芯片启动控制信号给两个存储器，同时使用一条合适的控制信号线6和一条合适的控制信号线16以发送CLE控制信号给两个存储器，并且同时使用总线8发送读启动命令(即，读操作码)给两个存储器。随后，当芯片启动编码仍被发送到两个存储器，MCU 7使用一条合适的控制信号线6和一条合适的控制信号线16以发送ALE控制信号到两个存储器9、19，同时使用总线8以发送地址数据到两个存储器。为响应起见，当仍接收芯片启动控制信号，存储器9、19发送相应的数据到相应的总线8、18。因此，MCU在每一个时钟周期接收16位数据。其通过USB控制器2发送该数据到USB接口3，其发送数据到接口4上。
图4示出了在图3的设备中存储数据的流程。在步骤1中，接口3、4接收数据包，其从接口3、4被发送到接口控制器，然后发送到主控单元7。在步骤2中，主控单元7将从接口控制器逐字接收的数据包分为多个数据包部分，每个部分都包括存储的数据的单一字节。在步骤3中，主控单元7同时发送芯片启动控制信号和写指令(即，首先CLE控制信号，同时写启动命令；然后ALE控制信号，同时地址数据)到两个存储器设备9、19。在步骤4中，当芯片启动控制信号仍被发送，其同时通过不同的各总线8、18发送不同的数据包部分到每一个与非闪存单元9、19，并且在步骤5中各闪存单元9、19存储数据包部分。
图5示出了从图3的便携数据存储设备检索数据的流程。在步骤11中，主控单元7(为了响应从设备外接收的指令)同时发送芯片启动控制信号和读指令(即，首先CLE控制信号，同时读启动命令；然后ALE控制信号，同时地址数据)到闪存单元9、19。在步骤12中，当芯片启动控制信号仍被发送，闪存单元为了响应读指令通过各自的总线8、18同时发送数据到主控单元7。在步骤13中，主控单元7结合了从闪存单元9、19接收的数据的各字节为形成数据包的字，并且发送数据包到接口控制器2。在步骤14中，接口控制器通过设备外的接口3发送数据包。
注意，步骤3和步骤11都是通过以下的6个子步骤执行：
a)启动两个存储器芯片9、19(两个芯片都在写期间保持启动)；
b)发送命令允许锁存命令(控制信号)给两个芯片；
c)通过数据总线8发送命令操作码，并且操作码将通过存储器芯片9、19被解释为一命令；
d)无效(disable)命令允许锁存到两个芯片；
e)启动地址允许锁存命令(控制信号)；
f)通过数据总线发送地址操作码，并且操作码将通过存储器芯片9、19被解释为地址。
g)无效地址允许锁存命令。
应当理解，图4和图5的流程通常在逐字的基础上匆忙执行。换句话说，图4和图5示出了单一字的流程。因此，例如，当设备是执行步骤2关于某字时，接口3可以执行步骤1关于后面的字。
可选地，虽然不太优选，图4和图5的发明步骤的另一实施例可以是关于完整数据包的执行。因此，在图4的实施例中，完整的数据包可以在MCU中接收并存储在数据缓存中，在MCU开始对它进行分区之前，发送部分到存储器设备9、19中。
我们已经确定实施例可以以15Mbytes/s的速率写数据，以20Mbytes/s的速率读数据。这比可选设置更简单和更快，在该可选设置中MCU写数据到两个存储器设备中。
注意，以上描述实际上由于与非闪存设备的需求而复杂的。例如，如上所述，传统的与非闪存设备的窗口可以认为是窗口的二维数组，只有存储器的整个行可以立即被擦除。因此，这时，在图1和图2的已知设备中，有必要擦除一些但不是存储器设备9中的一行(对于其它数据使它们自由被写入)的所有框，MCU 7必需采取措施确保在不被擦除的框中的数据被保护。对于这个有几种策略。一种可能性是对于MCU 7命令存储器设备9写数据到被保护的被拷贝到总线8中，对于MCU 7存储数据在一个缓存中。然后存储器设备9的行被擦除掉，并且数据从缓存中被写回到存储器设备。另外一个可能性是对于MCU7命令存储器设备9以拷贝数据从被擦除到存储器设备9的另一行的行中。
这两种可能性也与图3的实施例类似。具体地，MCU 7将通常被布置成同时擦除存储器设备9、19两者的各完整行，并将被布置成与存储器设备9、19通信以确保在那些没删除的行中的任何数据在未被删除前存储在别处。因此，如上所述，优选地由MCU 7从USB控制器9接收的每个单独字节在两个存储器9、19之间分配，并且这两部分存储在两个存储器9、19中相应的存储地址，其通常是下面的情况，将被保护的各设备的各行中的数据在各存储器设备9、19的各行中的相同位置。因此，MCU可以通过发送相同的控制信号给两个存储器设备9、19来保存数据。
这些控制信号的第一种可能性是引导存储器设备9、19将这些没被删除的行中的任何数据传送给总线8、18，使得MCU 7能接收该数据并将其存储在RAM(例如，作为数据高速缓存器的MCU 7的内部RAM)中。然后，它可以为被删除的各行发送必需的控制信号给存储器设备9、19。然后，它可以通过各自的数据总线8、18从RAM同时传送数据给存储器设备9、19，以再次写入到存储器设备9、19中。MCU 7通过线路6、16发送ALE信号并通过总线8、18寻址以显示存储器设备9、19中数据将被存储的位置(可以是与其原先存储位置不同的存储位置)。
可选地(即，在本发明的可选实施例中，或在相同实施例的不同运行模式中)，MCU可以通过使用线路6、16保存将被删除的行中的数据以给存储器设备9、19发送相同的指令，以便复制(或移动)该数据到其它行。当完成了该操作，MCU使用线路6、16以给每个存储器设备9、19发送相同的指令，该指令使存储器设备9、19删除数据。
尽管这里仅描述了本发明的一个实施例，但可以在本发明范围内的各种可能变形对于本领域技术人员来说也是清楚的。例如，与非闪存设备的数量并不限定在两个，而可以是任何更大的数字。此外，尽管USB控制器使用的USB标准优选为版本USB2.0，但是本发明可以实现将来提出的任何版本的USB标准。
也应当指出，本发明的实施例可以具有这里没有明显示出的许多特征，但其是在其它公开可用的便携数据存储设备中公知的，例如密码保护，由生物遗传验证控制的访问权限(例如指纹识别)等。这些特征的实施对于本领域的技术人员来说是显而易见的。
Claims (14)
1.一种便携数据存储设备，其包括：
数据接口，其用于传输数据进出所述设备，
接口控制器，
主控单元，和
至少两个连接起来的与非闪存单元，其通过各自的数据总线将数据传输到主控单元并且从主控单元中传输数据，
所述接口控制器设置成将通过所述接口接收的数据发送到主控单元，和
所述主控单元设置成：
将从所述接口控制器接收的数据包分成多个数据包部分；
同时使用各自的数据总线将不同的数据包部分传送到每个与非闪存单元；以及
用发送到两个与非闪存单元的控制信号来控制所述与非闪存单元，所述主控单元至少将芯片启动信号传送到两个与非闪存单元同时用各自的数据总线传送数据包部分；其中所述主控单元设置成能够同时发送删除与非闪存单元部分存储空间的数据的信号至所述至少两个与非闪存单元。
2.根据权利要求1所述的设备，其中所述与非闪存单元设置成将数据包部分同时传送到主控单元，所述主控单元设置成将数据包部分合并以形成数据包，以及通过所述接口控制器将该数据包传送到所述数据接口。
3.根据权利要求1所述的设备，其中有两个与非闪存单元，并且所述主控单元设置成将数据包分成多个数据包部分以便被存储的数据的每个字被分成两个字节，该两个字节包括在不同的与非闪存单元所接收的数据包部分中。
4.根据前面任一权利要求所述的设备，其中所述主控单元通过主控单元的引脚同时发送相同的控制信号给两个与非闪存单元，每一个主控单元的引脚都电连接到一条控制信号线，每一条控制信号线通向每个与非闪存单元的各自的控制信号输入。
5.根据权利要求4所述的设备，其中所述主控单元传送相同的写、读、启动和ALE信号给各自的与非闪存单元。
6.根据权利要求1所述的设备，其中所述接口是USB接口，并且接口控制器是USB控制器。
7.根据权利要求6所述的设备，其中所述接口根据具有至少480Mbits/s数据传输率的USB标准运行。
8.根据权利要求1所述的设备，其中各自的平行数据总线是8位数据总线。
9.根据权利要求1所述的设备，其中所述数据包大小是512字节。
10.根据权利要求1所述的设备，其中在将信号发送到每个与非闪存单元以删除其各自存储空间的一段之前，主控单元是运转的，以便引导每个与非闪存单元传送在存储空间段中存储的数据的一部分到不同的位置。
11.根据权利要求10所述的设备，其中所述的不同位置是在RAM存储器中。
12.根据权利要求10所述的设备，其中所述的不同位置是在删除段外各自的存储空间中的位置上。
13.一种在便携数据存储设备中存储数据的方法，所述便携数据存储设备包括用于传输数据进出设备的数据接口、接口控制器、具有高速缓冲存储器的主控单元，和至少两个与非闪存单元，该方法包括以下步骤：
所述接口控制器将通过数据接口接收到的数据包发送给主控单元；
所述主控单元将从接口控制器接收到的数据包分成多个数据包部分，同时通过各自不同的总线将不同的数据包部分传送给每个与非闪存单元，并使用发送到两个与非闪存单元的控制信号来控制与非闪存单元，所述主控单元传送写指令和芯片启动控制信号给两个与非闪存单元，并随后，当仍然发送芯片启动控制信号的时候，使用各自的总线将数据包部分传送到各自的与非闪存单元；
各自的与非闪存单元存储数据包部分；该方法进一步包括所述主控单元同时发送删除与非闪存单元存储空间的一段的信号至所述至少两个与非闪存单元。
14.根据权利要求13所述的在便携数据存储设备中存储数据的方法，该方法进一步包括以下步骤：
所述主控单元同时给与非闪存单元发送各自的读指令和芯片启动信号；
所述与非闪存单元相应于读指令，并当仍然接收芯片启动控制信号时，通过各自不同的总线同时传送数据给主控单元；
所述主控单元将从与非闪存单元接收的数据合并以形成数据包，并将数据包传送给接口控制器；以及
所述接口控制器通过数据接口发送从所述主控单元接收到的数据包。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/SG2004/000020 WO2005069150A1 (en) | 2004-01-20 | 2004-01-20 | Portable data storage device using multiple memory devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1926527A CN1926527A (zh) | 2007-03-07 |
| CN100495369C true CN100495369C (zh) | 2009-06-03 |
Family
ID=34793523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800425082A Expired - Fee Related CN100495369C (zh) | 2004-01-20 | 2004-01-20 | 使用多个存储器设备的便携数据存储设备 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20080228996A1 (zh) |
| EP (1) | EP1709542A1 (zh) |
| JP (1) | JP2007519119A (zh) |
| CN (1) | CN100495369C (zh) |
| BR (1) | BRPI0418431A (zh) |
| TW (1) | TWI303385B (zh) |
| WO (1) | WO2005069150A1 (zh) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060069896A1 (en) * | 2004-09-27 | 2006-03-30 | Sigmatel, Inc. | System and method for storing data |
| US11948629B2 (en) | 2005-09-30 | 2024-04-02 | Mosaid Technologies Incorporated | Non-volatile memory device with concurrent bank operations |
| US7747833B2 (en) | 2005-09-30 | 2010-06-29 | Mosaid Technologies Incorporated | Independent link and bank selection |
| US7652922B2 (en) * | 2005-09-30 | 2010-01-26 | Mosaid Technologies Incorporated | Multiple independent serial link memory |
| WO2007036050A1 (en) | 2005-09-30 | 2007-04-05 | Mosaid Technologies Incorporated | Memory with output control |
| US20070076502A1 (en) | 2005-09-30 | 2007-04-05 | Pyeon Hong B | Daisy chain cascading devices |
| CN100397380C (zh) * | 2005-12-27 | 2008-06-25 | 北京中星微电子有限公司 | 多通道闪存传输控制器、芯片及存储设备 |
| WO2007095217A1 (en) * | 2006-02-15 | 2007-08-23 | Micron Technology, Inc. | Single latch data circuit in a multiple level cell non-volatile memory device |
| ITRM20060074A1 (it) | 2006-02-15 | 2007-08-16 | Micron Technology Inc | Circuito per dati a latch singolo in un dispositivo di memoria volatile e delle a piu livelli |
| JP4020934B2 (ja) * | 2006-02-24 | 2007-12-12 | トヨタ自動車株式会社 | 緊急通報装置 |
| CN102063931B (zh) * | 2006-03-31 | 2014-07-30 | 莫塞德技术公司 | 闪烁存储器系统控制方案 |
| US8407395B2 (en) | 2006-08-22 | 2013-03-26 | Mosaid Technologies Incorporated | Scalable memory system |
| US7904639B2 (en) | 2006-08-22 | 2011-03-08 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
| US8046527B2 (en) | 2007-02-22 | 2011-10-25 | Mosaid Technologies Incorporated | Apparatus and method for using a page buffer of a memory device as a temporary cache |
| US8086785B2 (en) | 2007-02-22 | 2011-12-27 | Mosaid Technologies Incorporated | System and method of page buffer operation for memory devices |
| WO2009062280A1 (en) | 2007-11-15 | 2009-05-22 | Mosaid Technologies Incorporated | Methods and systems for failure isolation and data recovery in a configuration of series-connected semiconductor devices |
| CN101246464B (zh) * | 2008-03-07 | 2010-11-03 | 威盛电子股份有限公司 | 主控模块、电子装置、电子系统及其数据传输方法 |
| US8037235B2 (en) | 2008-12-18 | 2011-10-11 | Mosaid Technologies Incorporated | Device and method for transferring data to a non-volatile memory device |
| US8194481B2 (en) | 2008-12-18 | 2012-06-05 | Mosaid Technologies Incorporated | Semiconductor device with main memory unit and auxiliary memory unit requiring preset operation |
| JP2013069171A (ja) * | 2011-09-22 | 2013-04-18 | Toshiba Corp | メモリシステムとその制御方法 |
| US9336112B2 (en) * | 2012-06-19 | 2016-05-10 | Apple Inc. | Parallel status polling of multiple memory devices |
| US20140189201A1 (en) * | 2012-12-31 | 2014-07-03 | Krishnamurthy Dhakshinamurthy | Flash Memory Interface Using Split Bus Configuration |
| US11500576B2 (en) | 2017-08-26 | 2022-11-15 | Entrantech Inc. | Apparatus and architecture of non-volatile memory module in parallel configuration |
| US10831963B1 (en) * | 2017-08-26 | 2020-11-10 | Kong-Chen Chen | Apparatus and method of parallel architecture for NVDIMM |
| CN108920387B (zh) * | 2018-06-06 | 2021-04-20 | 深圳忆联信息系统有限公司 | 降低读延迟的方法、装置、计算机设备及存储介质 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5359557A (en) * | 1992-12-04 | 1994-10-25 | International Business Machines Corporation | Dual-port array with storage redundancy having a cross-write operation |
| US5581723A (en) * | 1993-02-19 | 1996-12-03 | Intel Corporation | Method and apparatus for retaining flash block structure data during erase operations in a flash EEPROM memory array |
| US5699297A (en) * | 1995-05-30 | 1997-12-16 | Kabushiki Kaisha Toshiba | Method of rewriting data in a microprocessor additionally provided with a flash memory |
| US6081878A (en) * | 1997-03-31 | 2000-06-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| US5933847A (en) * | 1995-09-28 | 1999-08-03 | Canon Kabushiki Kaisha | Selecting erase method based on type of power supply for flash EEPROM |
| US5890192A (en) * | 1996-11-05 | 1999-03-30 | Sandisk Corporation | Concurrent write of multiple chunks of data into multiple subarrays of flash EEPROM |
| US5956473A (en) * | 1996-11-25 | 1999-09-21 | Macronix International Co., Ltd. | Method and system for managing a flash memory mass storage system |
| US5822245A (en) * | 1997-03-26 | 1998-10-13 | Atmel Corporation | Dual buffer flash memory architecture with multiple operating modes |
| US6571312B1 (en) * | 1999-02-19 | 2003-05-27 | Mitsubishi Denki Kabushiki Kaisha | Data storage method and data processing device using an erasure block buffer and write buffer for writing and erasing data in memory |
| US6426893B1 (en) * | 2000-02-17 | 2002-07-30 | Sandisk Corporation | Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
| US6553450B1 (en) * | 2000-09-18 | 2003-04-22 | Intel Corporation | Buffer to multiply memory interface |
| JP4059473B2 (ja) * | 2001-08-09 | 2008-03-12 | 株式会社ルネサステクノロジ | メモリカード及びメモリコントローラ |
| KR100450080B1 (ko) * | 2001-11-13 | 2004-10-06 | (주)지에스텔레텍 | 유에스비기반의 이동형 저장장치 및 그 제어방법 |
| US6792501B2 (en) * | 2002-01-31 | 2004-09-14 | Phision Electronic Corp | Universal serial bus flash memory integrated circuit device |
| CN1605069A (zh) * | 2002-05-13 | 2005-04-06 | 特科2000国际有限公司 | 对便携式数据存储设备中存储的数据进行压缩及解压缩的系统和设备 |
| JP2003330879A (ja) * | 2002-05-15 | 2003-11-21 | Mitsubishi Electric Corp | Ｄｍａ回路 |
| US6766425B2 (en) * | 2002-05-16 | 2004-07-20 | Delphi Technologies, Inc. | Calibration method implementing segmented flash memory and RAM overlay |
-
2004
- 2004-01-20 EP EP04703556A patent/EP1709542A1/en not_active Ceased
- 2004-01-20 WO PCT/SG2004/000020 patent/WO2005069150A1/en active Application Filing
- 2004-01-20 BR BRPI0418431-9A patent/BRPI0418431A/pt not_active IP Right Cessation
- 2004-01-20 CN CNB2004800425082A patent/CN100495369C/zh not_active Expired - Fee Related
- 2004-01-20 US US10/597,331 patent/US20080228996A1/en not_active Abandoned
- 2004-01-20 JP JP2006551010A patent/JP2007519119A/ja active Pending
- 2004-05-31 TW TW093115485A patent/TWI303385B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200525439A (en) | 2005-08-01 |
| TWI303385B (en) | 2008-11-21 |
| CN1926527A (zh) | 2007-03-07 |
| JP2007519119A (ja) | 2007-07-12 |
| WO2005069150A1 (en) | 2005-07-28 |
| BRPI0418431A (pt) | 2007-05-22 |
| US20080228996A1 (en) | 2008-09-18 |
| EP1709542A1 (en) | 2006-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100495369C (zh) | 使用多个存储器设备的便携数据存储设备 | |
| US11301175B2 (en) | Method for controlling storage device | |
| US7130958B2 (en) | Serial interface to flash-memory chip using PCI-express-like packets and packed data for partial-page writes | |
| US7657692B2 (en) | High-level bridge from PCIE to extended USB | |
| US7475174B2 (en) | Flash / phase-change memory in multi-ring topology using serial-link packet interface | |
| CN101384984B (zh) | 整合有多个闪存单元的便携式数据存储装置 | |
| TW561346B (en) | Multiple removable non-volatile memory cards serially communicating with a host | |
| US7392343B2 (en) | Memory card having a storage cell and method of controlling the same | |
| US20070083689A1 (en) | USB system having card-type USB interface connector | |
| US20060026340A1 (en) | Memory card, card controller mounted on the memory card, and device for processing the memory card | |
| JP2006139556A (ja) | メモリカード及びそのカードコントローラ | |
| US7490193B2 (en) | Flash memory devices with MMC interfaces and methods of operating the same | |
| TW201145037A (en) | USB-attached-SCSI flash-memory system with additional command, status, and control pipes to a smart-storage switch | |
| EP1403814B1 (en) | Electronic apparatus, information processing apparatus, adapter apparatus, and information exchange system | |
| JP4588427B2 (ja) | メモリシステムおよびホストとメモリカードとの間のデータ伝送速度設定方法 | |
| TWI226643B (en) | Simulated SmartMedia/xD-Picture memory card using any nonvolatile memory | |
| TWI405207B (zh) | Semiconductor memory device and data transmission method thereof | |
| KR100882207B1 (ko) | 다른 메모리 장치를 호스트와 독립적으로 인터페이스시키기위한 커넥터를 포함하는 메모리 장치 | |
| KR100825535B1 (ko) | 다수의 메모리 장치들을 이용하는 휴대용 데이터 저장 장치 | |
| TWI820952B (zh) | 藉助於預定命令來進行記憶體裝置的資料存取控制的方法及設備 | |
| US20070119931A1 (en) | Apparatus for reading/writing storage devices | |
| JP3113267B2 (ja) | Ｉｃカード | |
| TW200408950A (en) | Multimode controller for intelligent and "dumb" flash cards | |
| JPH02249068A (ja) | 電子手帳システム | |
| TWM479459U (zh) | 記憶卡轉接裝置之改良 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090603 Termination date: 20100220 |