TWI303385B - Portable data storage device using multiple memory devices - Google Patents

Portable data storage device using multiple memory devices Download PDF

Info

Publication number
TWI303385B
TWI303385B TW093115485A TW93115485A TWI303385B TW I303385 B TWI303385 B TW I303385B TW 093115485 A TW093115485 A TW 093115485A TW 93115485 A TW93115485 A TW 93115485A TW I303385 B TWI303385 B TW I303385B
Authority
TW
Taiwan
Prior art keywords
data
flash memory
main control
control unit
nand flash
Prior art date
Application number
TW093115485A
Other languages
English (en)
Other versions
TW200525439A (en
Inventor
Tan Henry
Chuan Lim Lay
Pin Poo Teng
Original Assignee
Trek 2000 Int Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Trek 2000 Int Ltd filed Critical Trek 2000 Int Ltd
Publication of TW200525439A publication Critical patent/TW200525439A/zh
Application granted granted Critical
Publication of TWI303385B publication Critical patent/TWI303385B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Transfer Systems (AREA)

Description

1303385 玖、發明說明： 【發明所屬之技術領域】 本發明係關於可攜式資料儲存裝置，及利用此裝置 與擷取寫入之資料的方法。 【先前技術】 過去數年中，提供含有快閃記憶體且可連接至電腦 列匯流排之資料儲存裝置已越來越受重視。此領域之 領先技術文件係為 W 0 0 1 / 6 1 6 9 2，其揭示一種後來以 「T h u in b d r i v e」行銷之裝置。在此文件的一具體例中 裝置之殼體上所整合之公USB插頭直接連接至一電腦 母USB插座，使得電腦能夠在USB控制器的控制下將 來回傳輸到可攜式儲存裝置之快閃記憶體。針對此 置，已有各種改良提出。例如，W 0 0 3 / 0 0 3 2 8 2揭示裝 設有一指紋感測器，只有在指紋感測器比較使用者掃 紋與預先儲存資料，藉以核對使用者身份後，才能存 置中所儲存的資料。此等文件所揭示之内容併述於此 參考。 此種可攜式儲存裝置的結構如圖1所示。可攜式儲 置係位於標示為1之殼體内。其包括一 USB控制器2 制一 U S B介面3 (亦即一 U S B插頭），其直接連接到主 腦5之U S B介面4 (亦即一 U S B插座）。從主機電腦5 到USB介面3的資料透過USB控制器2而傳到一主控 元7。資料封包的大小係為51 2位元組之倍數。主控 元7經由一 8 -位元匯流排8將此等資料封包傳送到一 312/發明說明書(補件)/93-08/93115485
儲存 之串 一項 商標 ，此 中的 資料 種裝 置可 瞒指 取裝 以供 存裝 ，控 機電 傳輸 制單 制單 NAND 5 1303385 快閃記憶體9。主控制單元以控制信號來控制N AND快 憶體9，控制信號係藉由示意圖中標示為6的一或多 來傳送。典型地，此等線6包括一條線用於傳送一 「 閃鎖致能」（C L E ; command latch enable )信號，指 命令（例如一 W R I T E致能信號或一 R E A D致能信號）利 流排 8而寫入或將要寫入快閃記憶體 9，一條線用於 一位址閂鎖致能（ALE; address latch enable)信號 指示匯流4非目前或將要經由匯流4非8而將指示記憶體 之位址的實體位址資料傳送到快閃記憶體 9，及一條 於傳送一晶片ENABLE信號，其必須設為某特定值才能 閃記憶體運作。N A N D快閃記憶體9的構造係可將5 1 2 組區段之資料儲存在個別「窗」中，每一窗亦含有一區 如1 0位元組）用於儲存核對正確儲存之資料（亦即， 之作用係類似一檢查位元）。當資料傳出裝置時，其 5 1 2位元組封包的方式，經由 8 _位元匯流排 8而從 快閃記憶體9傳送到主控制單元7。主控制單元7將 位元組封包傳送到USB控制器2，其經由USB介面3 封包從裝置1傳出到主機5。 圖2顯示習知記憶體裝置的第二種可能。與圖1具 同含意之元件係以相同元件編號標示。相對於圖 1 置，圖2之裝置包括一第二N A N D快閃記憶體單元1 9 接至相同匯流排8。主控制單元利用一組控制線1 6來 第二記憶體1 9。實務上，主控制單元7的某些發送控 號之針腳可連接至線6的其中一者、同時連接至線1 6 312/發明說明書(補件)/93-08/931 ] 5485 閃記 條線 命令 示一 用匯 傳送 ，其 9中 線用 使快 位元 (例 此區 係以 NAND 512 而將 有相 之裝 ，連 控制 制信 的其 6 1303385 中一者，使得該針腳可同時發送相同的控制信號至記憶體 9、1 9，但至少晶片E N A B L E信號並非同時地發送到二記憶 體。具體言之，當主控制單元欲將資料寫到記憶體時，其 會藉由發送晶片 ENABLE信號而僅僅致能其中一個記憶體 9、1 9。當晶片致能信號正在傳送到該記憶體時，其首先經 由線6的其中一適當之線而傳送CLE信號至記憶體，同時 以匯流排8傳送一 WRITE致能命令（一晶片操作碼）。接著， 當晶片致能信號仍在傳送到該記憶體時，其經由線6的其 中一適當之線而傳送一 ALE信號，同時以匯流排8傳送位 址資料。然後，當晶片 ENABLE信號仍在傳送到該記憶體 時，主控制單元利用匯流排8將欲儲存之資料傳送到記憶 體。雖然二晶片均接收到欲儲存之資料，且選擇性地亦會 接收到CLE和ALE信號，但只有晶片ENABLE信號致能之記 憶體9、1 9才會將資料儲存在位址資料所指定的位置。 同樣地，當記憶體控制單元欲讀取資料時，其利用對應 之線6或線1 6的其中一者傳送晶片E N A B L E信號，來致能 僅僅其中一個記憶體9、1 9。當晶片E N A B L E信號傳送時， 主控制單元利用線6或線1 6其中一者將C L E信號傳送到該 記憶體，同時利用匯流排8將一 R E A D致能命令（即R E A D 操作碼）傳送到該記憶體。接著，當晶片ENABLE信號傳送 時，主控制單元利用線6或線1 6的其中一適當之線將A L E 信號傳送到該記憶體，同時利用匯流排8將位址資料傳送 到該記憶體。快閃記憶體1 9相應地將資料寫到匯流排8。 本文件中所使用的「讀取指令」一詞係表示，在一晶片 3】2/發明說明書(補件)/93-08/931〗5485 1303385 解決此一問題的一種方式係將記憶體實際做成 2 晶片 組，其中資料可透過一 1 6 -位元匯流排同時寫入二N A N D快 閃記憶體單元。然而，此解決方案很複雜。 蓋言之，本發明提出：MCU透過並列匯流排路徑同時地 將資料傳去及傳回二或多個NAND快閃記憶體裝置。 在典型具體例中，主控制單元的一或多個（較佳全部） 傳送控制信號之針腳的每一者均耦接至二導電路徑，分別 導向二記憶體裝置。 這表示每一記憶體裝置將會接收到相同的資料量。例 如，若有二記憶體裝置，每一者會接收到傳送以供儲存之 資料的一半。 具體言之，本發明之第一態樣提出一種可攜式資料儲存 裝置，包括： 一資料介面，用於將資料傳入及傳出裝置， 一介面控制器， 一主控制單元，及 至少二 N AND快閃記憶體單元，連接成可經由個別匯流 排而將資料傳至主控制單元及將資料從主控制單元傳回， 介面控制器係配置成可透過主控制單元之介面而傳送 所接收之資料，及 主控制單元係配置成： 將從介面控制器所接收的資料分割成資料部分； 利用個別資料匯流排同時將不同的資料分傳送到每 一 N AND快閃記憶體單元；及 9 312/發明說明書(補件)/93-08/93115485 1303385 利用控制信號控制 N A N D快閃記憶體單元，控制 傳送到二NAND快閃記憶體單元，記憶體控制裝置至 片ENABLE信號傳送到二NAND快閃記憶體單元，同 匯流排傳送資料部分。 較佳地，所有傳送到 NAND快閃記憶體單元之控 均相同。更進一步，其較佳係由主控制單元之相同 發出，該等針腳的每一者係連接至二NAND快閃記憶 的個別控制信號輸入。 介面較佳係為U S B介面，更佳為U S B 2 · 0或以上< 本發明不限於此種態樣，介面亦可為其他型式之介 如 F i r e w i r e介面（例如 F i r e w i r e插頭）。 【實施方式】 以下將參照圖式說明本發明之較佳特徵，其僅為 質。 參照圖 3，其顯示本發明一具體例之可攜式資料 置的結構。本具體例中對應於圖1與2之習知裝置 係以相同元件符號標示。 如同圖1與2之習知裝置，圖3的資料儲存裝置 殼體1，其含有一 U S B介面，用於連接至一主機電 USB介面4。典型地，USB介面3係為公USB插頭， 入USB插座USB介面4。然而，其他可能的具體例 在介面 3、4之間設置一纜線。再者，圖 3具體你 介面3、4可取代成其他資料介面，例如F i r e w i r e USB介面3係由USB控制器2所控制。較佳地， 312/發明說明書(補件)/93-08/93】】5485 信號係 少將晶 時利用 制信號 針腳所 體單元 然而， 面，例 例示性 儲存裝 的元件 包括一 腦5的 直接插 中，可 的 USB 介面。 USB控 10 1303385 MCU 7將晶片ENABLE控制信號和ALE控制信號同時傳 二記憶體9、1 9，並且（通常是在同時）利用匯流排8 將記憶體9、1 9中欲寫入資料之個別實體位址傳送到 憶體9、1 9。之後，當M C U 7仍在將晶片E N A B L E控制 傳送到二記憶體 9、1 9的時候，M C U 7利用匯流排 8 傳送欲寫入個別記憶體9、1 9之該位址的資料封包部 較佳地，MCU 7從USB控制器2所接收到之封包中 一個字元（w 〇 r d )係分割成二位元組，然後經由個別 排8、1 8而同時傳送到二個別記憶體裝置9、1 9。二 組較佳係儲存在個別記憶體裝置9、1 9的對應位址中 是因為，當A L E信號已組態記憶體9、1 9以辨識該位 料時，M C U 7較佳經由匯流排8、1 8同時傳送相同位 料給二記憶體裝置。然而請注意，實體位址可不同，例 使得其係為記憶體之相同「列」的部分（快閃記體技術 「歹d」（或「區塊」）係為一組的「頁」，在習知快閃記 裝置中，一特定列的所有頁必須一起擦除；因此，記 中的一實體位址習知係編碼成一指示列的數字，後面 一指示「偏移」的數字’亦即’該列中的一特定頁）， 於列中的相同「偏移」位置。此種方案具有簡單的優 然而，在其他具體·例中，5 1 2位元組亦可以其他方式分 當欲從可攜式儲存裝置提取資料時（例如，響應於 過介面3而輸入到可攜式儲存裝置之控制信號），M C U 用控制信號線6中適當的一線及控制信號線1 6中適當 線傳送晶片ENABLE控制信號到二記憶體，同時利用控 3〗2/發明說明書(補件)/93-08/93115485 送到 、1 8 二I己 信號 、18 分。 的每 匯流 位元 。這 址資 址資 如， 中， 憶體 體體 接著 但位 點。 割。 一透 7利 的一 制信 12 1303385 號線6中適當的一線及控制信號線1 6中適當的一線將C L E 控制信號傳送到二記憶體，並同時利用匯流排 8將 READ 致能命令（READ操作碼）傳送到二記憶體。接著，當晶片 ENABLE碼仍在傳送到二記憶體時，MCU 7利用控制信號線 6中適當的一線及控制信號線1 6中適當的一線將A L E控制 信號傳送到二記憶體9、1 9，並同時利用匯流排8將位址 資料傳送到二記憶體。響應於此，在仍接收到晶片ENABLE 控制信號時，記憶體9、1 9將對應資料傳送到對應匯流排 8、1 8。因此，M C U在每一時鐘週期可接收1 6位元之資料。 其將此資料經由U S Β控制器2傳送到U S Β介面3，U S Β介面 3將其傳送到介面4。 將資料儲存到圖3之裝置中的流程係顯示於圖4。在步 驟1中，介面3、4接收到一資料封包，資料封包由介面3、 4傳送到介面控制器，然後傳送到主控制單元7。在步驟2 中，主控制單元7以逐一字元分割的方式，將從介面控制 器所接收到的資料封包分割成資料封包部分，每一者含有 欲儲存之單一位元組之資料。在步驟3中，主控制單元7 將晶片E N A B L Ε控制信號、並同時將一 W R I Τ Ε指令（亦即， 首先傳送CLE控制信號，並同時傳送寫入致能命令；然後 傳送ALE控制信號，並同時傳送位址資料）傳送到二記憶 體裝置9、1 9。在步驟4中，當Ε N A B L E控制信號仍在傳送 時，其同時透過不同的個別匯流排 8、1 8，而將不同的資 料封包部分同時傳送到每一 N A N D快閃記憶體單元9、1 9， 並且，在步驟5中，個別快閃記憶體單元9、1 9儲存資料 13 312/發明說明書(補件)/93-08/93115485 1303385 封包部分。 從圖3之可攜式資料儲存裝置擷取資料的流程係顯示於 圖5。在步驟1 1中，主控制單元7 (響應於從裝置外部所 接收到的一指令）將晶片ENABLE控制信號、並同日寺將一讀 取指令（亦即，首先傳送CLE控制信號，並同時傳送讀取 致能命令；然後傳送A L E控制信號，並同時傳送位址資料） 同時傳送到快閃記憶體單元9、1 9。在步驟1 2中，當晶片 ϋ N A B L· E控制信號仍在傳送時，快閃記憶體單元響應於讀取 指令，同時透過個別匯流排、1 8而將資料傳送到主控制單 元7。在步驟1 3中，主控制單元7將從快閃記憶體單元9、 1 9 所接收到的個別位元組資料結合為字元，形成資料封 包，並將資料封包傳送到介面控制器2。在步驟1 4中，介 面控制器透過介面3而將資料封包傳出裝置。 請注意，步驟3與步驟 1 1各係由以下 6個子步驟而執 行： a ) 致能二記憶體晶片9、1 9 (在整個寫入過程中，二晶 片均維持致能）。 b) 將命令閂鎖致能命令（一控制信號）傳送到二晶片 c) 透過資料匯流排 8傳送命令操作碼，操作碼將會被 記憶體晶片9、1 9當作一命令。 d )禁能二晶片之命令閂鎖致能。 e )致能位址閂鎖致能命令（一控制信號） f ) 透過資料匯流排傳送位址操作碼，操作碼將會被記 憶體晶片9、1 9當作一位址 14 312/發明說明書(補件)/93-08/93115485 1303385 回記憶體裝置。另一種可能性為，MCU 7指示記憶體裝置9 將欲擦除之列的資料複製到記憶體裝置9的另一列。 此等可能性在圖 3的具體例中均有類似的情況。特別 地，M C U 7將會典型地配置成可同時擦除二記憶體裝置9、 1 9之個別完整列，且將會配置成可與記憶體裝置9、1 9連 通，在刪除發生之前，確保不_想刪除之列中的資料可儲存 在其他處。如上所述，由於MCU 7從USB控制器9所接收 的每一個別位元組較佳係分割於二記憶體裝置 9、1 9之 間，且二部分係儲存在二記憶體裝置9、1 9的對應記憶體 位址中，通常的情形是，個別裝置之個別列中欲保存的資 料將會是個別記憶體裝置9、1 9的列中的相同位置。因此， M C U可傳送相同的控制信號至二記憶體裝置9、1 9，藉以保 存資料。 第一種可能性為，該等控制信號指示記憶體裝置 9、1 9 將不想擦除之該等列中的任何資料傳送到匯流排 8、1 8， 使得MCU 7可接收此資料，並將其儲存在一 RAM中（例如 M CU 7的内部RAM，作用如同一資料快取記憶體）。然後， 其可將必要的控制信號傳送到記憶體裝置 9，使個別列擦 除。然後，其可同時經由個別資料匯流排8、1 8將資料從 R A Μ傳回記憶體裝置9、1 9，以便可寫入記憶體裝置9、1 9 中。M C U 7透過線6、1 6傳送A L Ε信號，並透過匯流排8、 1 8傳送位址，指示資料應儲存在記憶體裝置9、1 9中的位 置（可能不同於其原先儲存之記憶體位置）。 另一種方式（亦即，本發明之另一種具體例中，或相同 16 312/發明說明書(補件)/93-08/93115485 1303385 具體例的不同操作模式），M C U對於欲刪除之列中的 料之保存方式，可利用線6、1 6傳送相同的指令至 裝置 9、1 9，將資料複製（或移動）到其他列。當 完成時，M C U利用線6、1 6將一相同指令傳送到每 體裝置9、1 9，使其擦除資料。 雖然此處僅揭示本發明之單一具體例，但熟及此 者可在本發明之範圍内進行許多可能的變化。例如 快閃記憶體裝置不限於二個，可為任何更高之數目 雖然U S Β控制器所使用之U S Β標準較佳係為U S Β 2 . 但本發明亦可以其他未來所制定的任何版本實施。 再者，應注意，本發明之具體例可具有許多此處 顯示之特徵，但為公開可得之可攜式資料儲存裝置 者，例如密碼保護、利用如指紋辨識等生物辨識進 控制等。此等特徵之實施係為熟習此項技術者所知 【圖式簡單說明】 圖1顯示習知可攜式資料儲存裝置之第一構造； 圖2顯示習知可攜式資料儲存裝置之第二構造； 圖 3 顯示本發明一具體例之可攜式資料儲存裝 造；及 圖4及圖5係為圖3具體例的運作流程圖。 (元件符號說明） 1 殼體 2 USB控制器 3 USB介面 312/發明說明書(補件)/93-08/93 Π 5485 某些資 記憶體 此動作 一記憶 項技術 ，NAND 0 又 ， 0版本， 未明確 所習知 行存取 置的構 17 1303385 4 U S B介面 5 主機電腦 6 控制信號線 7 主控制單元 8 匯流排 9 NAND快閃記憶體裝置 11 針腳 16 控制信號線
19 N A N D快閃記憶體裝置
312/發明說明書(補件)/93-08/93】15485 18

Claims (1)

1303385拾、申請專利範圍：
NAR 1 7 2000 替換本 1. 一種可攜式資料儲存裝置，包括： 一資料介面，用於在一電腦與該裝置之間傳送資料， 一介面控制器， 一主控制單元，及 至少二N A N D快閃記憶體單元，連接成可經由個別匯流 排將資料傳入及傳出該主控制單元， 該介面控制器係配置成可透過該資料介面將接收自該 電腦的資料傳送至該主控制單元，及 該主控制單元係配置成： 將接收自該介面控制器的資料封包分割成資料封包部 分； 利用個別資料匯流排同時將不同的資料封包部分傳送 到每一 NAND快閃記憶體單元；及 利用傳送到二 NAND快閃記憶體單元的控制信號控制 該等 NAND快閃記憶體單元，該主控制單元至少將晶片 ENABLE信號傳送到二NAND快閃記憶體單元，同時利用 該等匯流排傳送資料封包部分， 其中，該主控制單元更配置成同時傳送一信號至該至 少二NAND快閃記憶體單元，以引起每一該至少二NAND 快閃記憶體單元的記憶體空間之一區段的擦除。 2.如申請專利範圍第1項之裝置，其中，該等NAND快 閃記憶體單元係配置成可同時地將資料封包部分傳送到該 主控制單元，該主控制單元係配置成可將其組合形成資料 19 93115485 1303385 封包，並將該資料封包傳送到該介面控制器，以透過 面控制器傳送。 3. 如申請專利範圍第1項之裝置，其中，具有二 快閃記憶體單元，且該主控制單元係配置成可將資料 分割成資料封包部分，使得欲儲存之資料的每一字元 成二位元組，其係包含於用於不同N A N D快閃記憶體單 資料封包部分中。 4. 如前述申請專利範圍中任一項之裝置，其中，該 制單元透過該主控制單元之各自電性連接至一控制信 的針腳，同時地將相同控制信號傳送到二NAND快閃記 單元，每一控制信號線導向每一該NAND快閃記憶體單 個別控制信號輸入。 5. 如申請專利範圍第4項之裝置，其中，該主控制 另字相同WRITE、 READ、 ENABLE及ALE信號傳送至個另J 體裝置。 6. 如申請專利範圍第1項之裝置，其中，該介面係 USB介面，且該介面控制器係為一 USB控制器。 7. 如申請專利範圍第6項之裝置，其中，該介面係 資料傳輸速率至少為4 8 0百萬位元/秒之USB標準運 8. 如申請專利範圍第1項之裝置，其中，該個別並 料匯流排係為8 -位元匯流排。 9. 如申請專利範圍第1項之裝置，其中，該封包預 小係為5 1 2位元組。 1 0.如申請專利範圍第1項之裝置，其中，該主控 93115485 該介 NAND 封包 分割 元之 主控 號線 憶體 元之 〇〇 一 早兀 記憶 為一 依據 ；〇 列資 定大 制單 20 1303385 元在傳送信號至每一該 N A N D快閃記憶體單元而使其擦除 其個別記憶體空間之一區段之前，指示每一該NAND快閃記 憶體單元將儲存在該記憶體空間之該區段的一部份資料傳 送至一不同位置。 1 1 .如申請專利範圍第1 0項之裝置，其中，該不同位置 係位於一 RAM記憶體中。 1 2.如申請專利範圍第1 0項之裝置，其中，該不同位置 係位於個別記憶體空間中之欲擦除區段以外的位置。 1 3. —種將資料儲存在一可攜式資料儲存裝置中之方 法，該可攜式資料儲存裝置包括一用於在一電腦與該裝置 之間傳送資料之資料介面、一介面控制器、一具有一快取 記憶體之主控制單元、及至少二NAND快閃記憶體單元，該 方法包括下列步驟： 該介面控制器透過該資料介面將接收自該電腦的資料 封包傳送到該主控制單元， 該主控制單元將接收自該介面控制器的資料封包分割 成資料封包部分，並同時透過不同的個別匯流排，而同時 將不同的資料封包部分傳送到每一該 NAND快閃記憶體單 元，並利用傳送至二NAND快閃記憶體單元之控制信號控制 該NAND快閃記憶體單元，該主控制單元將WRITE指令與晶 片ENABLE控制信號傳送到二NAND快閃記憶體單元，接著， 當仍在傳送該晶片ENABLE控制信號時，利用個別匯流排將 資料封包部分傳送到個別NAND快閃記憶體單元， 個別快閃記憶體單元則儲存該資料封包部分， 21 93115485 1303385 其中該方法更包含該主控制單元同時傳送一信號至該 至少二NAND快閃記憶體單元以引起每一該至少二NAND快 閃記憶體單元的記憶體空間之一區段的擦除之步驟。 1 4.如申請專利範圍第1 3項之方法，其更是一種自可攜 式資料儲存裝置擷取資料的方法，該方法包括下列步驟： 該主控制單元將個別READ指令及晶片ENABLE信號同時 發出到該快閃記憶體單元； 該快閃記憶體單元響應於 READ指令，當仍在接收晶片 ENABLE控制信號時，透過不同的個另匯流排而同時將資料 傳送到該主控制單元； 該主控制單元將接收自該快閃記憶體單元的資料結合 形成資料封包，並將該資料封包傳送到該介面控制器；及 該介面控制器透過該資料介面將接收自該主控制單元 的資料封包自該裝置傳出至該電腦。 22 93115485
TW093115485A 2004-01-20 2004-05-31 Portable data storage device using multiple memory devices TWI303385B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SG2004/000020 WO2005069150A1 (en) 2004-01-20 2004-01-20 Portable data storage device using multiple memory devices

Publications (2)

Publication Number Publication Date
TW200525439A TW200525439A (en) 2005-08-01
TWI303385B true TWI303385B (en) 2008-11-21

Family

ID=34793523

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093115485A TWI303385B (en) 2004-01-20 2004-05-31 Portable data storage device using multiple memory devices

Country Status (7)

Country Link
US (1) US20080228996A1 (zh)
EP (1) EP1709542A1 (zh)
JP (1) JP2007519119A (zh)
CN (1) CN100495369C (zh)
BR (1) BRPI0418431A (zh)
TW (1) TWI303385B (zh)
WO (1) WO2005069150A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060069896A1 (en) * 2004-09-27 2006-03-30 Sigmatel, Inc. System and method for storing data
WO2007036050A1 (en) 2005-09-30 2007-04-05 Mosaid Technologies Incorporated Memory with output control
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
US11948629B2 (en) 2005-09-30 2024-04-02 Mosaid Technologies Incorporated Non-volatile memory device with concurrent bank operations
US7747833B2 (en) 2005-09-30 2010-06-29 Mosaid Technologies Incorporated Independent link and bank selection
US20070076502A1 (en) 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
CN100397380C (zh) * 2005-12-27 2008-06-25 北京中星微电子有限公司 多通道闪存传输控制器、芯片及存储设备
ITRM20060074A1 (it) 2006-02-15 2007-08-16 Micron Technology Inc Circuito per dati a latch singolo in un dispositivo di memoria volatile e delle a piu livelli
WO2007095217A1 (en) * 2006-02-15 2007-08-23 Micron Technology, Inc. Single latch data circuit in a multiple level cell non-volatile memory device
JP4020934B2 (ja) * 2006-02-24 2007-12-12 トヨタ自動車株式会社 緊急通報装置
US7802064B2 (en) * 2006-03-31 2010-09-21 Mosaid Technologies Incorporated Flash memory system control scheme
US7904639B2 (en) 2006-08-22 2011-03-08 Mosaid Technologies Incorporated Modular command structure for memory and memory system
US8407395B2 (en) 2006-08-22 2013-03-26 Mosaid Technologies Incorporated Scalable memory system
US8086785B2 (en) 2007-02-22 2011-12-27 Mosaid Technologies Incorporated System and method of page buffer operation for memory devices
US8046527B2 (en) 2007-02-22 2011-10-25 Mosaid Technologies Incorporated Apparatus and method for using a page buffer of a memory device as a temporary cache
WO2009062280A1 (en) 2007-11-15 2009-05-22 Mosaid Technologies Incorporated Methods and systems for failure isolation and data recovery in a configuration of series-connected semiconductor devices
CN101246464B (zh) * 2008-03-07 2010-11-03 威盛电子股份有限公司 主控模块、电子装置、电子系统及其数据传输方法
US8037235B2 (en) 2008-12-18 2011-10-11 Mosaid Technologies Incorporated Device and method for transferring data to a non-volatile memory device
US8194481B2 (en) 2008-12-18 2012-06-05 Mosaid Technologies Incorporated Semiconductor device with main memory unit and auxiliary memory unit requiring preset operation
JP2013069171A (ja) * 2011-09-22 2013-04-18 Toshiba Corp メモリシステムとその制御方法
US9336112B2 (en) * 2012-06-19 2016-05-10 Apple Inc. Parallel status polling of multiple memory devices
US20140189201A1 (en) * 2012-12-31 2014-07-03 Krishnamurthy Dhakshinamurthy Flash Memory Interface Using Split Bus Configuration
US11500576B2 (en) 2017-08-26 2022-11-15 Entrantech Inc. Apparatus and architecture of non-volatile memory module in parallel configuration
US10831963B1 (en) * 2017-08-26 2020-11-10 Kong-Chen Chen Apparatus and method of parallel architecture for NVDIMM
CN108920387B (zh) * 2018-06-06 2021-04-20 深圳忆联信息系统有限公司 降低读延迟的方法、装置、计算机设备及存储介质

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359557A (en) * 1992-12-04 1994-10-25 International Business Machines Corporation Dual-port array with storage redundancy having a cross-write operation
US5581723A (en) * 1993-02-19 1996-12-03 Intel Corporation Method and apparatus for retaining flash block structure data during erase operations in a flash EEPROM memory array
US5699297A (en) * 1995-05-30 1997-12-16 Kabushiki Kaisha Toshiba Method of rewriting data in a microprocessor additionally provided with a flash memory
US6081878A (en) * 1997-03-31 2000-06-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5933847A (en) * 1995-09-28 1999-08-03 Canon Kabushiki Kaisha Selecting erase method based on type of power supply for flash EEPROM
US5890192A (en) * 1996-11-05 1999-03-30 Sandisk Corporation Concurrent write of multiple chunks of data into multiple subarrays of flash EEPROM
US5956473A (en) * 1996-11-25 1999-09-21 Macronix International Co., Ltd. Method and system for managing a flash memory mass storage system
US5822245A (en) * 1997-03-26 1998-10-13 Atmel Corporation Dual buffer flash memory architecture with multiple operating modes
US6571312B1 (en) * 1999-02-19 2003-05-27 Mitsubishi Denki Kabushiki Kaisha Data storage method and data processing device using an erasure block buffer and write buffer for writing and erasing data in memory
US6426893B1 (en) * 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US6553450B1 (en) * 2000-09-18 2003-04-22 Intel Corporation Buffer to multiply memory interface
JP4059473B2 (ja) * 2001-08-09 2008-03-12 株式会社ルネサステクノロジ メモリカード及びメモリコントローラ
KR100450080B1 (ko) * 2001-11-13 2004-10-06 (주)지에스텔레텍 유에스비기반의 이동형 저장장치 및 그 제어방법
US6792501B2 (en) * 2002-01-31 2004-09-14 Phision Electronic Corp Universal serial bus flash memory integrated circuit device
GB2398151B (en) * 2002-05-13 2005-06-01 Trek 2000 Int Ltd System and apparatus for compressing and decompressing data stored to a portable data storage device
JP2003330879A (ja) * 2002-05-15 2003-11-21 Mitsubishi Electric Corp Ｄｍａ回路
US6766425B2 (en) * 2002-05-16 2004-07-20 Delphi Technologies, Inc. Calibration method implementing segmented flash memory and RAM overlay

Also Published As

Publication number Publication date
CN1926527A (zh) 2007-03-07
TW200525439A (en) 2005-08-01
JP2007519119A (ja) 2007-07-12
WO2005069150A1 (en) 2005-07-28
BRPI0418431A (pt) 2007-05-22
US20080228996A1 (en) 2008-09-18
EP1709542A1 (en) 2006-10-11
CN100495369C (zh) 2009-06-03

Similar Documents

Publication Publication Date Title
TWI303385B (en) Portable data storage device using multiple memory devices
US8103845B2 (en) Data storage device using two types of storage medium
US7409473B2 (en) Off-chip data relocation
US8681552B2 (en) System and method for accessing and storing interleaved data
US8180931B2 (en) USB-attached-SCSI flash-memory system with additional command, status, and control pipes to a smart-storage switch
US11137914B2 (en) Non-volatile storage system with hybrid command
CN107111456B (zh) 用于生成与主机命令相关联的提示信息的系统和方法
TWI280585B (en) Memory card, semiconductor device, and method of controlling semiconductor memory
US20080192928A1 (en) Portable Electronic Storage Devices with Hardware Security Based on Advanced Encryption Standard
JP2009503729A (ja) 論理アドレス空間と直接データファイル方式で動作するインターフェイスシステム
JP2005508551A5 (zh)
TW201145037A (en) USB-attached-SCSI flash-memory system with additional command, status, and control pipes to a smart-storage switch
JP2009518698A (ja) 改良されたホストインターフェイス
CN110431540B (zh) 用于在非托管闪存设备中复制数据页的方法和装置
US20090307427A1 (en) Memory card and method of writing data
US20080222350A1 (en) Flash memory device for storing data and method thereof
WO2024082466A1 (zh) 存储系统及其操作方法、存储器控制器和存储器
US9778864B2 (en) Data storage device using non-sequential segment access and operating method thereof
CN101083132B (zh) 半导体存储装置及其数据发送方法
RU2325689C2 (ru) Портативное устройство хранения данных с использованием множества запоминающих устройств
KR100825535B1 (ko) 다수의 메모리 장치들을 이용하는 휴대용 데이터 저장 장치
TWI566182B (zh) 儲存裝置管理方法與系統及其記憶體儲存裝置