CN101083132B - 半导体存储装置及其数据发送方法 - Google Patents

Abstract

本发明提供一种能够容易地进行数据传输，并能够提高便利性的半导体存储装置及其数据发送方法。该半导体存储装置具备：存储保护信息(33)的非易失性存储器(15)；具有系统缓冲器(18)并控制上述非易失性半导体存储器的物理状态的控制器(16)；驱动上述非易失性存储器及上述控制器的电池(17)；可以将上述非易失性存储器内的数据发送给外部，并接收从外部发送来的数据的第一收发部件(12)；以及可以将上述非易失性存储器内的数据发送给外部，并接收从外部发送来的数据的第二收发部件(13)。

Description

半导体存储装置及其数据发送方法

技术领域

本发明涉及半导体存储装置及其数据发送方法，例如应用于USB存储器等。

背景技术

近年来，伴随着NAND型闪存(flash memory)等非易失性存储器的容量增大，USB(通用串行总线：Universal Serial Bus)存储器、存储卡等可携带的半导体存储装置的需要增大。

例如，上述USB存储器是能够连接到PC(personal computer，个人计算机)等主机装置的USB端子上的存储器(例如，参照专利文献1参照)。即便是现在的USB存储器等，数据的写入及擦除当然也可以进行。但是，USB存储器彼此间的数据传输、交换等数据发送却无法进行。

例如在合法地购入作为作品的环球网(Web)上的音乐数据，并下载到PC等中的情况下，该音乐数据的复制权就被认为已经耗尽。一方面，作为上述音乐数据的其它著作财产权的转让权(日本著作权法第26条之2)等还残存于原作品的音乐数据中。因此，在将存储在USB存储器中的音乐数据从PC交付给他人的情况下，在形式上就会构成转让权等著作权侵害。

进而，在这种发送数据中包含有营业秘密等的情况下，有时还会构成不正当竞争行为(日本反不正当竞争法第2条第1项第4号等)。

另一方面，对于在现有的存储介质彼此间发送的数据，并未设置可回避著作权等的问题的技术性手段。因此，就无法在存储介质彼此间容易地发送存储介质中的音乐信息、照片、映像等其它数据，从而存在便利性低的问题。

如上述那样，现有的半导体存储装置无法容易地进行数据发送，从而存在便利性低的情形。

【专利文献1】特开2006-94441号公报说明书

发明内容

发明所要解决的技术问题

本发明提供一种能够容易地进行数据发送，并能够提高便利性的半导体存储装置及其数据发送方法。

解决技术问题的技术手段

根据本发明的一个方面，提供一种半导体存储装置，其特征在于，具备：存储保护信息的非易失性存储器；具有系统缓冲器并控制上述非易失性半导体存储器的物理状态的控制器；驱动上述非易失性存储器及上述控制器的电池；可以将上述非易失性存储器内的数据发送给外部，并接收从外部发送来的数据的第一收发部件；以及可以将上述非易失性存储器内的数据发送给外部，并接收从外部发送来的数据的第二收发部件。

根据本发明的另一个方面，提供一种半导体存储装置的发送方法，该半导体存储装置具备第一半导体存储装置和第二半导体存储装置，其中，该第一半导体存储装置具备：将保护信息存储在数据中的第一非易失性存储器；具有第一系统缓冲器并控制上述第一非易失性存储器的物理状态的第一控制器；驱动上述第一非易失性存储器及上述第一控制器的电池；可以将上述第一非易失性存储器内的数据发送给外部并接收从外部发送来的数据的第一收发部件；以及可以将上述第一非易失性存储器内的数据发送给外部并接收从外部发送来的数据的第二收发部件；该第二半导体存储装置具备：第二非易失性存储器；具有第二系统缓冲器并控制上述第二非易失性半导体存储器的物理状态的第二控制器；可以将上述第二非易失性存储器内的数据发送给外部并接收从外部发送来的数据的第三收发部件，所述半导体存储装置的发送方法的特征在于：将上述第一或第二收发部件与上述第三收发部件电气连接；上述第一控制器从上述第一非易失性存储器读出发送数据；上述第一控制器不向第二半导体存储装置发送上述发送数据当中具有上述保护信息的发送数据。

发明效果

根据本发明，得到一种能够容易地进行数据发送，并能够提高便利性的半导体存储装置及其发送方法。

附图说明

图1是表示本发明第1实施方式的半导体存储装置的斜视图。

图2是表示USB接受用端子的平面图。

图3是表示第1实施方式的半导体存储装置的框图。

图4是用于说明第1实施方式的数据传输动作的斜视图。

图5是用于说明第1实施方式的数据传输动作的框图。

图6是用于说明第1实施方式的数据传输动作的流程图。

图7是用于说明保护检查时的发送数据的平面图。

图8是用于说明第1实施方式的半导体存储装置的数据交换动作的平面图。

图9是表示第1实施方式的半导体存储装置的数据交换动作的定时图。

图10是表示本发明第2实施方式的半导体存储装置的斜视图。

图11是用于说明第2实施方式的半导体存储装置的数据传输动作的斜视图。

【附图标记说明】

11...USB存储器；12...USB插入用端子；13...USB接受用端子；15...NAND型闪存；16...控制器；17...电池；18...系统缓冲器；19...MPU；21、22...USB接口。

具体实施方式

以下，参照附图就本发明的实施方式进行说明。此外，在本说明中，对所有图共同的部分附以共同的参照标记。

[第1实施方式]

首先，使用图1至图3来说明本发明第1实施方式的半导体存储装置。图1是表示本实施方式的半导体存储装置的斜视图。图2是表示USB接受用端子的平面图。在本实施方式中，以USB存储器作为一例来进行说明。

如图示那样，USB存储器11具有USB插入用端子(第1收发部件)12和USB接受用端子(第2收发部件)13。

通过在PC(personal computer)等主机装置上插入、连接USB插入用端子12，来进行USB存储器11内的数据的收发。

通过在USB接受用端子13上插入、连接其它USB存储器等的USB插入用端子，来进行USB存储器11内的数据的收发。

其次，使用图3进一步详细说明本例的USB存储器11。图3是表示本实施方式的半导体存储装置的框图。

如图示那样，USB存储器11具备NAND型闪存15、控制器16、以及电池17。

NAND型闪存15是可以写入、读出的非易失性存储器，例如存储音乐信息等数据。另外，NAND型闪存15具备具有两个数据高速缓存的读出放大器(未图示)，利用该读出放大器对所存储的数据进行放大并读出。

控制器16构成为控制NAND型闪存15内部的物理状态(例如，在何处的物理块地址中包含第几个逻辑扇区地址数据，或者何处的块处于擦除状态)。另外，控制器16对NAND型闪存15进行数据的输入输出控制、数据的管理、以及在写入数据时附加纠错代码(ECC：Error Correcting Code)并在读出时进行纠错代码(ECC)的解析、处理。

该控制器16具备系统缓冲器18、MPU(micro processing unit，微处理单元)19、以及USB接口(以下称为USBI/F)21、22。

系统缓冲器18构成为暂时地保持来自NAND型闪存15的数据等。

MPU19构成为控制NAND型闪存15以及系统缓冲器18的动作。例如，MPU19从主机装置(未图示)接收写入指令、读出指令、擦除指令，对NAND型闪存15执行规定的处理，或者控制通过系统缓冲器18的数据传输处理。

USBI/F21与上述USB接受用端子13电气连接。经由该USBI/F21，例如与其它USB存储器等进行数据的收发。

USBI/F22与上述USB插入用端子12电气连接。经由该USBI/F22，例如与PC等主机装置等进行数据的收发。

电池17构成为向NAND型闪存15以及控制器16供给规定的电源，并驱动它们。此外，该电池17还可以从外部供给电源，或者采用能够由从外部供给的电源充电的结构。

<数据传输动作>

其次，使用图4至图7说明作为本实施方式的半导体存储装置的数据发送动作的一个动作的数据传输动作。图4及图5是用于说明本例的数据传输动作的斜视图及框图。图6是用于说明本例的数据传输动作的流程图。在本例中采用将具有在本实施方式中说明的同样结构的USB存储器11-1内的数据发送给USB存储器11-2的例子，以下按照图6来说明。

(步骤1)

首先，如图4所示，在USB存储器11-1的USB接受用端子13-1上连接USB存储器11-2的USB插入用端子12-2。此时，如图5所示，USB存储器11-1的USBI/F21-1与USB存储器11-2的USBI/F22-2电气连接。这样，USB存储器11-1、11-2彼此被连接起来，由此读取相互的信息(ST1)。

(步骤2)

接着，当MPU19-1、19-2检测到USB存储器11-1、11-2已被连接时，使控制器16-1、16-2起动。由此使NAND型闪存15-1、15-2成为可驱动状态(ST2)。

(步骤3)

接着，如图7所示，从要进行发送一侧的USB存储器11-1的NAND型闪存15-1，利用读出放大器S/A1将发送数据放大并读出(ST3)。

(步骤4(发送数据的保护检查))

接着，对上述已读出的发送数据进行保护检查(ST4)。

这里，使用图7说明上述保护检查。图7是用于说明进行保护检查(ST4)时的发送数据的平面图。如图示那样，NAND型闪存15-1、15-2具备具有多个作为单位存储区域的存储页面(在本例中示出存储页面0～存储页面3)的块25-1、25-2。

存储页面0～存储页面3分别具有数据区域27-1、27-2和冗余区域28-1、28-2。例如，在本例的情况下，数据区域27-1、27-2的容量为2000字节左右，冗余区域28-1、28-2的容量为60字节左右。另外，在冗余区域27-1、27-2中例如存储着容量40字节左右的上述纠错代码(ECC)(未图示)。而且，在存储页面0及存储页面1的冗余区域28-1中具有保护标志(保护信息)33。

该保护标志33是在将数据写入NAND型闪存15-1的存储页面时，对于想要进行保护或者复制防护(copy guard)的数据预先有选择地写入的。

在本例的情况下，已读出的存储页面0～存储页面3中的、具有保护标志33的存储页面0及存储页面1具有保护标志33。因此，控制器16-1对于存储页面0及存储页面1判断为是要保护的数据，不向USB存储器11-2传输，而是进行下一存储页面2的读出动作。

此外，将保护标志(保护信息)33写入冗余区域28-1的情况作为一例示出。但是，保护信息并不限于冗余区域28-1，例如还可以写入每个块25-1或者传输数据的每个文件等。

(步骤5)

接着，控制器16-1对于没有保护标志33的存储页面，向USB存储器11-2进行传输(ST5)。

例如，控制器16-1进行存储页面2的读出(ST3)，并确认没有保护标志(ST4)，向USB存储器11-2的块25-2传输该存储页面2(ST5)。

接着，对存储页面3也进行同样的步骤3～步骤5(ST3～ST5)。以后，对于块25-1内的所有发送数据重复进行上述步骤3～步骤5(ST3～ST5)，进行传输数据的拷贝。

(步骤6(传输数据的保护检查))

接着，控制器16-2对所传输的存储页面2、存储页面3、...、进行保护检查(ST6)。

即，控制器16-2对于传输数据中是否有保护标志33再次进行确认。此时，若控制器16-2确认所传输的存储页面中有保护标志33，则对于该存储页面不进行向NAND型闪存15-2的写入。然后，重复上述步骤3～步骤6(ST3～ST6)。

(步骤7)

接着，控制器16-2对于已被确认没有保护标志33的存储页面2等，写入接收侧的USB存储器11-2的NAND型闪存15-2(ST7)。

通过以上的步骤1～步骤7，本例的数据传输动作结束。

<数据交换动作>

其次，使用图8、图9说明作为本实施方式的半导体存储装置的数据发送动作的一个动作的数据交换动作。图8是用于说明本例的数据交换动作的框图。图9是用于说明本例的数据交换动作的定时图。

首先，使用图8说明与本例的数据交换有关的构成。如图所示，存储单元阵列11-1、11-2如上述那样具备多个存储页面A、存储页面B、...。

存储页面A等分别具有在字线WL与位线BL的交叉位置上呈矩阵状配置的多个存储单元MC。存储单元MC分别是具备设置在半导体基板上的隧道绝缘膜、设置在隧道绝缘膜上的浮置电极FG、设置在浮置电极FG上的栅极间绝缘膜、以及设置在栅极间绝缘膜上的控制电极CG的层叠构造。沿位线BL方向邻接的存储单元MC配置成共享作为电流路径的源极/漏极，各自的电流路径的一端及另一端串联地连接例如32个。

读出放大器S/A1、S/A2具备两个数据高速缓存C1、C2、C1′、C2′。构成为对应于一个数据高速缓存C1～C2′，存储一个存储页面A等的数据。

系统缓冲器18-1、18-2具备例如由SRAM(Static Random AccessMemory，静态随机存取存储器)等构成的存储器SB、SB′。构成为对应于一个存储器SB、SB′，存储一个存储页面A等的数据。

其次，按照图9说明本例的数据交换方法。在这里，以具备在本实施方式中说明的同样构成的USB存储器11-1、11-2为例来说明对存储页面A和存储页面B进行交换，对存储页面C和存储页面D进行交换的情况。

(步骤1)

首先，与上述数据传输动作同样，在USB存储器11-1的USB接受用端子13-1上连接USB存储器11-2的USB插入用端子12-2。此时，USB存储器11-1的USBI/F21-1与USB存储器11-2的USBI/F22-2电气连接。这样，将USB存储器11-1、11-2彼此进行连接，处于读取相互的信息的状态。

然后，USB存储器11-1的NAND型闪存15-1、15-2读出存储页面A及存储页面B(ST1)

此时，与上述传输动作同样，控制器16-1、16-2对上述已读出的、将要交换的存储页面A及存储页面B，进行是否具有保护标志(保护信息)的保护检查。在具有保护标志的情况下，控制器16-1、16-2进行下一存储页面的读出动作。在本例的情况下，由于存储页面A及存储页面B均没有保护标志，所以不进行下一存储页面的读出动作。

(步骤2)

接着，控制器16-1将上述已读出的存储页面A的数据保存在读出放大器S/A1内的数据高速缓存C1中，控制器16-2将存储页面B的数据保存在读出放大器S/A2内的数据高速缓存C1′中(ST2)。

(步骤3)

接着，控制器16-1将上述存储页面A的数据保存在读出放大器S/A1内的数据高速缓存C2中，控制器16-2将存储页面B的数据保存在读出放大器S/A2内的数据高速缓存C2′中(ST3)。

(步骤4)

接着，控制器16-1将存储页面A的数据保存在系统缓冲器18-1内的存储器SB中，控制器16-2将存储页面B的数据保存在系统缓冲器18-2内的存储器SB′中(ST4)。

(步骤5(存储页面A与存储页面B的数据交换))

接着，控制器16-1经由USBI/F21-1将存储页面A的数据传输给USB存储器11-2，控制器16-2经由USBI/F22-2将存储页面B的数据传输给USB存储器11-1，同时进行数据交换(ST5)。

(步骤6)

接着，控制器16-1将已交换的存储页面B的数据保存在系统缓冲器18-1内的存储器SB中，控制器16-2将已交换的存储页面A的数据保存在系统缓冲器18-2内的存储器SB′中。

进而，此时，控制器16-1、16-2读出下次要交换的NAND型闪存15-1、15-2内的存储页面C及存储页面D(ST6)。

(步骤7)

接着，控制器16-1将已交换的存储页面B的数据保存在读出放大器S/A1内的数据高速缓存C2中，控制器16-2将已交换的存储页面A的数据保存在读出放大器S/A2内的数据高速缓存C2′中。

此时，控制器16-1将下次要交换的存储页面C的数据保存在读出放大器S/A1内的数据高速缓存C1中，控制器16-2将存储页面D的数据保存在读出放大器S/A2内的数据高速缓存C1′中(ST7)。

(步骤8)

接着，控制器16-1将已交换的存储页面B的数据保存在读出放大器S/A1内的数据高速缓存C1中，控制器16-2将已交换的存储页面A的数据保存在读出放大器S/A2内的数据高速缓存C1′中。

此时，控制器16-1将下次要交换的存储页面C的数据保存在读出放大器S/A1内的数据高速缓存C2中，控制器16-2将存储页面D的数据保存在读出放大器S/A2内的数据高速缓存C2′中(ST8)。

(步骤9)

接着，控制器16-1将已交换的存储页面B的数据写入NAND型闪存15-1的块25-1中，控制器16-2将已交换的存储页面A的数据写入NAND型闪存15-2的块25-2中。通过以上的动作，存储页面A与存储页面B的交换动作结束。

此时，控制器16-1、16-2还可以对已交换的存储页面A及存储页面B再次进行保护检查。即，控制器16-1、16-2就已交换的数据中是否有保护标志再次进行确认。然后，若控制器16-1、16-2确认已交换的存储页面A及存储页面B中有保护标志，则对于该存储页面不进行向NAND型闪存15-1、15-2的写入。

进而，此时，控制器16-1将下次要传输的存储页面C的数据保存在系统缓冲器18-1内的存储器SB中，控制器16-2将存储页面D的数据保存在系统缓冲器18-2内的存储器SB′中(ST9)。

(步骤10(存储页面C与存储页面D的数据交换))

接着，经由USBI/F21-1将存储页面C的数据传输给USB存储器11-2，经由USBI/F22-2将存储页面D的数据传输给USB存储器11-1，同时进行数据交换(ST10)。

(步骤11)

接着，控制器16-1将已交换的存储页面D的数据保存在系统缓冲器18-1内的存储器SB中，控制器16-2将已交换的存储页面C的数据保存在系统缓冲器18-2内的存储器SB′中。

此时，控制器16-1、16-2同样地读出下次要交换的NAND型闪存15-1、15-2内的存储页面E及存储页面F(ST11)。

以后，对将要交换的USB存储器11-1、11-2的NAND型闪存15-1、15-2内的所有存储页面进行同样的动作，结束数据交换动作。

此外，在本例中，将同时交换USB存储器11-1、11-2间的数据的情况作为一例示出。但是，例如还可以在步骤ST5时，仅将存储页面A的数据以单方通行的形式从USB存储器11-1向USB存储器11-2传输，或者仅将存储页面B的数据以单方通行的形式来进行传输等。在此情况下，使控制器16采用可以进行这种单方通行的结构即可。

如上述那样，根据本实施方式的半导体存储装置及其数据发送方法，获得下述(1)至(3)的效果。

(1)能够容易地进行数据发送，并能够提高便利性。

如上述那样，本实施方式的半导体存储装置具备USB接受用端子13。因此，在进行上述数据交换动作时，电气连接在USB接受用端子13上的USBI/F21-1与USB存储器11-2的USBI/F22-2电气连接。

这样，通过能够将USB存储器11-1、11-2彼此进行连接，就能够读取相互的信息(ST1)。因此，就能够对USB存储器11-1内的数据(存储页面2、存储页面3、...、)容易地进行传输及交换。其结果就能够提高便利性。

而且，在作为NAND型闪存15中的单位存储区域的存储页面的冗余区域27中具有保护标志(保护信息)33。

因此，在从USB存储器11-1向USB存储器11-2传输及交换数据时，进行发送一侧的控制器16-1能够对发送数据进行是否具有保护标志33的保护检查(ST4)。然后，控制器16-1对没有保护标志33的存储页面进行传输，对具有保护标志33的存储页面则不进行传输(ST5)。

该保护标志33是在将数据写入传输侧的存储页面时，对于想要进行复制防护的存储页面预先有选择地写入的。

其结果，对于包含著作权或营业秘密等的数据就能够有选择地不进行传输，从而防止著作权侵害等问题发生(复制防护)，并且能够容易地进行数据发送，从而能够提高便利性。

进而，USB存储器11具备向NAND型闪存15及控制器16供给规定的电源并驱动它们的电池17。

从而，USB存储器11能够单独地驱动，而不需要与PC等主机装置连接并附随于它们来驱动。因此，能够单独用USB存储器11驱动NAND型闪存15，从而即便在未从主机装置供给电源的情况下，也能够容易地在USB存储器11彼此间进行数据发送。

利用如以上那样的构成，就能够容易地进行数据发送，并能够提高便利性。因此，例如不经由PC等就可以将他人持有的数字音频播放器的音乐信息等容易地与他人进行传输或交换。

(2)能够强化复制防护功能。

如上述那样，接收到发送数据一侧的控制器16-2对已传输和交换的存储页面2、存储页面3、...、再次确认没有保护标志33，并将没有保护标志33的存储页面2等写入传输侧的USB存储器11-2的NAND型闪存15-2中(ST6)。此时，若控制器16-2确认已传输的存储页面中有保护标志33，则对于该存储页面就不进行向NAND型闪存15-2的写入。

这样，对于已经发送的数据也能够在写入时进行再次保护检查。因此，即便是在发送时的保护检查(ST4)中漏检的数据，也能够通过该写入时的再次保护检查(ST6)而发现，从而能够强化复制防护功能。

(3)能够提高数据交换速度。

在上述数据交换动作的步骤6～步骤9中，控制器16-1将已交换的存储页面B的数据依次保存并写入存储器SB、数据高速缓存C2、数据高速缓存C1中。与此同时，控制器16-1依次读出下次要交换的存储页面C，并保存在数据高速缓存C1、数据高速缓存C2、存储器SB中。

同样，控制器16-2将已交换的存储页面A的数据依次保存并写入存储器SB′、数据高速缓存C2′、数据高速缓存C1′。与此同时，控制器16-2依次读出下次要交换的存储页面D，并保存在数据高速缓存C1′、数据高速缓存C2′、存储器SB′中(ST6～ST9)。

这样，控制器16-1在保存并写入已交换的存储页面B的同时，读出并保存下次要交换的存储页面C。同样，控制器16-2在保存并写入已交换的存储页面A的同时，读出并保存下次要交换的存储页面D。

因此，对于读出并保存下次要交换的存储页面C及存储页面D的时间，在动作上可以看不到，从而可以删除该时间。

结果，就能够从写入了已交换的存储页面A及存储页面B时(ST9)起，立即对下次要交换的存储页面C及存储页面D进行数据交换(ST10)，从而能够提高数据交换速度。

[第2实施方式(红外线发送的一例)]

其次，使用图10及图11说明第2实施方式的半导体存储装置及其数据发送方法。图10是表示本实施方式的半导体存储装置的斜视图。在上述第1实施方式中，示出了通过利用USB端子12、13的连接来进行数据的传输及交换的例子。而本实施方式涉及应用了红外线发送作为发送方法的一例。在此说明中省略与上述第1实施方式重复部分的详细说明。

如图示那样，本实施方式的USB存储器11在具备开关53、指示器51、以及红外线端口55这一点上与上述第1实施方式相异。

开关53在进行上述数据传输动作及数据交换动作时决定是否进行数据传输及数据交换。例如，构成为在开关53打开(ON)的情况下不能进行数据的传输，而在开关53关闭(OFF)的情况下能够进行数据的传输。

为了向外部表示上述数据传输动作及数据交换动作正在进行而设置有指示器51。例如，指示器51由发光二极管等构成，在数据传输动作正在进行的期间发光。

红外线端口55构成为对USB存储器11中的数据进行传输及交换。其它构成与上述第1实施方式同样。

<数据传输动作及数据交换动作>

其次，使用图11说明本实施方式的半导体存储装置的数据传输动作及数据交换动作。

如图示那样，在进行数据传输动作及数据交换动作时，USB存储器11-1、11-2接近规定的距离，开关53-1打开(ON)，在红外线端口55-1、55-2间照射被变换成红外线59的数据。在数据传输动作及数据交换动作的动作中，指示器51-1发光，以告知外部正处于动作中。

以后，通过与上述第1实施方式同样的动作来实施数据传输动作及数据交换动作。若数据传输动作及数据交换动作完成，则指示器51-1就变得不发光。

如上述那样，根据本实施方式的半导体存储装置，可获得与上述(1)至(3)同样的效果。

进而，本例的半导体存储装置能够利用红外线通信，直接地进行USB存储器11-1、11-2彼此间的数据传输及交换。

因此，例如在能够不经由读写器等其它设备而直接地进行数据的传输及交换、从而能够提高便利性这一点上有利。

此外，收发部件不限于上述红外线端口55，例如还可以应用无线LAN等。

在上述第1、第2实施方式中，说明了USB存储器11-1、11-2都具备电池17-1、17-2的例子。但是，如果能够通过USBI/F等相互供给电源，则USB存储器11-1、11-2的任意一方具备电池17即可。

另外，在上述各实施方式中，将USB存储器11-1、11-2间相互的数据传输及交换作为一例示出。但是，例如还可以将从USB存储器11-1向USB存储器11-2等的数据传输设为单方通行。在此情况下，使控制器16采用可以进行这种单方通行的结构即可，用户可以从使用容易性的观点出发来选择是这样的数据传输还是数据的单方通行。

进而，在上述实施方式中，作为半导体存储装置的一例对USB存储器11进行了说明。但是，不限于USB存储器11，例如还可以应用于存储卡、便携式电话等可以对数据进行传输或者交换的其它半导体存储装置。此时，在象便携式电话等那样具有显示器的情况下，能够用显示器来确认传输数据，所以在能够更详细地选择传输数据这一点上有效。

以上，使用第1、第2实施方式进行了本发明的说明，但本发明并不限定于上述各实施方式，可以在实施阶段在不脱离其要旨的范围内进行种种变形。另外，在上述各实施方式中包含各种阶段的发明，利用所公开的多个构成要件的适当组合可以抽取出各种发明。例如在即便从各实施方式所示的全部构成要件中删除若干构成要件，也能够解决在“发明所要解决的技术问题”部分所述的技术问题中的至少一个，并获得在“发明效果”部分所述的效果中的至少一个的情况下，删除了此构成要件的构成就可作为发明而抽取出来。

Claims (5)

1.一种半导体存储装置，其特征在于，具备：

存储保护信息的非易失性存储器；

具有系统缓冲器并控制上述非易失性存储器的物理状态的控制器；

驱动上述非易失性存储器及上述控制器的电池；

可以将上述非易失性存储器内的数据发送给外部，并接收从外部发送来的数据的第一收发部件；以及

可以将上述非易失性存储器内的数据发送给外部，并接收从外部发送来的数据的第二收发部件，

上述控制器控制为使上述非易失性存储器内的数据向外部进行的发送、与对从外部发送的数据进行的接收，通过第一收发部件或第二收发部件中的某一个和上述系统缓冲器同时进行。

2.按照权利要求1所述的半导体存储装置，其特征在于：

上述第一、第二收发部件是USB端子、红外线端口、或者无线LAN之中的任意一个。

3.按照权利要求1或2所述的半导体存储装置，其特征在于：

上述非易失性存储器具备各自具有数据区域和冗余区域的多个单位存储区域；

上述保护信息被存储在上述冗余区域中。

4.按照权利要求1或2所述的半导体存储装置，其特征在于：

上述控制器对上述非易失性存储器进行控制，使得不从上述第一或第二收发部件发送上述非易失性存储器内的数据当中具有上述保护信息的数据。

5.一种半导体存储装置的数据发送方法，该半导体存储装置具备第一半导体存储装置和第二半导体存储装置，

其中，该第一半导体存储装置具备：将保护信息存储在数据中的第一非易失性存储器；具有第一系统缓冲器并控制上述第一非易失性存储器的物理状态的第一控制器；驱动上述第一非易失性存储器及上述第一控制器的电池；可以将上述第一非易失性存储器内的数据发送给外部并接收从外部发送来的数据的第一收发部件；以及可以将上述第一非易失性存储器内的数据发送给外部并接收从外部发送来的数据的第二收发部件；

该第二半导体存储装置具备：第二非易失性存储器；具有第二系统缓冲器并控制上述第二非易失性存储器的物理状态的第二控制器；可以将上述第二非易失性存储器内的数据发送给外部并接收从外部发送来的数据的第三收发部件，

所述半导体存储装置的发送方法的特征在于：

将上述第一或第二收发部件与上述第三收发部件电气连接；

上述第一控制器从上述第一非易失性存储器读出发送数据；

上述第一控制器不向第二半导体存储装置发送上述发送数据当中具有上述保护信息的发送数据，

使上述第一非易失性存储器内的数据向上述第二非易失性存储器进行的发送、与上述第二非易失性存储器内的数据向上述第一非易失性存储器进行的发送，通过第一收发部件或第二收发部件中的某一个和上述第三收发部件、上述第一系统缓冲器、第二系统缓冲器同时进行。

Images