WO2004075064A1

WO2004075064A1 - 記録媒体の記録制御方法及び記録制御装置

Info

Publication number: WO2004075064A1
Application number: PCT/JP2004/000695
Authority: WO
Inventors: Kenichi Iida; Jun Yasuda; Kazuyuki Takaoka
Original assignee: Sony Corporation
Priority date: 2003-02-20
Filing date: 2004-01-27
Publication date: 2004-09-02
Also published as: JP3928724B2; KR20050111594A; CN100440167C; US20060153025A1; JP2004264912A; CN1751296A

Abstract

本発明は、所定のデータ数の小ブロックをデータの読み書きの単位とし、小ブロックの複数個からなる大ブロックでデータの消去が可能であり、小ブロック単位の書き込みは、大ブロック間及び小ブロック間においてランダムにでき、大ブロック内での小ブロックの書き込みがアドレス順に行われる記録媒体に対してデータの書き込みを行う記録制御方法であり、大ブロック内の小ブロックの書き込みが終了したときに、次に書き込みがなされる小ブロックが、書き込みが終了した小ブロックが含まれる大ブロックと同一であって、次に書き込みがなされる小ブロックのアドレスが、書き込みが終了した小ブロックのアドレスの後のアドレス順であるかどうか判別し、そうであれば、当該次に書き込むべき小ブロックの書き込みを実行する。

Description

明細書記録媒体の記録制御方法及び記録制御装置技術分野本発明は、フラッシュメモリなどの記録媒体の記録制御方法及び記録制御装置に関する。

本出願は、日本国において 200 3年 2月 20日に出願された日本特許出願番号 2 0 0 3 - 042 9 8 3を基礎として優先権を主張するものであり、この出願は参照することにより、本出願に援用される。背景技術

NAND型フラッシュメモリで取り扱う記録データは、例えば図 1に示すように構成されている。すなわち、記録データは、ページと称される小ブロック単位で読み出し及び書き込みが行われこのページを複数個有するブロックと称される大プロック単位で消去が行われる。

1ページは、例えば、 5 1 2バイトのデ一夕エリアと、 1 6バイトのスペアェリア（冗長部）とから構成される。 1 6バイトのスペアエリアのうちの 4バイトは、エラー検出訂正用の E C C (Error Correct ion Code)として使用される。このフラッシュメモリの読み出し及び書き込みの制御方法は、例えば特開 20 0 0 - 3 1 1 04公報に記載されているような方法で行われる。

フラッシュメモリの読み出し及び書き込みを制御する記録制御装置は、ブロック単位で、フラッシュメモリのどの物理アドレスにデータを書き込んだかを、論理アドレスにより管理するようにしており、このため、記録制御装置は、ブロック単位で、フラッシュメモリの物理ァドレスと論理ァドレスとの変換を行うための論理物理アドレス変換テーブルを備える。記録制御装置は、この論理物理アドレス変換テーブルを用いて、フラッシュメモリのァドレス制御を行う。この場合、論理アドレスは、各ページのスペアエリアに書き込まれる。また、スペアエリアには、当該論理ァドレスのブロックへの書き込みが行われている最中であるか否かを示す更新中フラグが含まれる。更新中フラグは、書き込みが行われているときには、オン（「0」）にされ、書き込み中でなければ、オフ ( 「 1」）である。

次に、 N A N D型フラッシュメモリにおけるページ単位のデータの書き込み動作について説明する。この場合に、 N A N D型フラッシュメモリは、書き込み対象ブロック及び書き込み対象ページは、ランダムに決定することができるが、同一プロック内での書き込み処理手順においては、ァドレス番号の先頭のページから、アドレス順に従つて行わなければならないという制約がある。つまり、同一ブロック内では、ァドレスの小さいページから順番に書き込む必要がある。このため、従来は、ページ単位の書き込みであっても、当該書き込み対象ページを含むプロック単位で書き込み動作を行うようにしている。

図 2は、このページ単位のデータの書き込み動作の概要を説明するための図でめる。

すなわち、あるブロック中の空いている 1ページ分のエリァにぺ一ジデ一夕を書き込む場合には、 1ブロック分の空きエリァを用意し、当該空きエリァの書き込み対象ページアドレスには、新規デ一夕を書き込み、当該ブロックの他のぺ一ジのデ一夕は、元のデータをコピーするようにする。そして、書き込み処理が終了後には、元のプロックを消去するようにする。

なお、図 2中、斜線が施されたブロックは、デ一夕が既に書き込まれたデ一夕書き込み済みページを示し、空白のブロックは、デ一夕が未だ書き込まれていなぃデ一夕未書き込みページを示し、編み目を施したブロックは、新規のデータの書き込みが行われる新規データ書き込みページを示す。

図 3は、このデータ書き込み時の処理動作のフロ一チヤ一トであり、これは、前述したフラッシュメモリの読み書きを制御する記録制御装置が実行する処理を中心に記述したものである。

すなわち、記録制御装置は、フラッシュメモリへの書き込み指示が発生したか否か判別し（ステップ S 1 ) 、書き込み指示が発生していないと判別したときには、その他の処理を実行する（ステップ S 2 ) 。

そして、ステップ S 1で、書き込み指示が発生したと判別したときには、記録制御装置は、書き込み対象ブロック及び書き込み対象ページの論理ァドレスを決定し（ステップ S 3 ) 、当該論理アドレスのブロックの先頭のページの更新中フラグをオンにする (ステップ S 4 ) 。

次に、論理上、記録制御装置の論理物理アドレス変換テーブルに用意している予備の空きエリアに書き込み対象プロックを退避すると共に、書き込み対象プロックの論理ァドレスと同じ論理ァドレスのブロックを書き込める空きブロックェリアを作るようにする (ステップ S 5 ) 。このステップ S 5の処理を、図 4を参照してさらに説明する。

すなわち、例えば、図 4に示すように、フラッシュメモリが、論理ブロックァドレス Aから論理ブロックァドレス A + n— 1までを有効エリアとして持つと共に、論理ブロックァドレス A + nの 1ブロック分の予備エリァを持つものとする。ここで、論理ブロックアドレス A + nの予備ェリアは、消去済みであって空きェリアであるものとする。

図 4に示す例では、書き込み対象ブロックは、論理ブロックアドレス A + 3のブロックであるとしている。そこで、この例では、ステップ S 4において、図 4 に示すように、論理プロックァドレス A + 3のブロックの先頭のページにおけるスペアエリアの更新中フラグがオンにされる。

ステップ S 5では、記録制御装置は、書き込み対象ブロックである論理プロックアドレス A + 3のブロックの論理ブロックァドレスを、論理物理ァドレス変換テ一プル上において、予備エリアの論理ブロックアドレス A + nに変更する。このとき、論理ブロックァドレス A + 3のブロックデータ上のスペアエリアの論理ァドレスの書き換えは行わない。

また、論理ブロックァドレスが A + nであった予備エリアの論理ブロックァドレスを、論理物理アドレス変換テーブル上において、 A + 3に変換する。この論理ァドレスの入れ換えは、新規に書き込むブロックのスペアエリアの論理ァドレスに、 A + 3が書かれるようにするためである。この論理アドレスの入れ換えにより、論理上、あたかも、書き込み対象の元のブロックデータが、予備エリアに退避され、書き込み対象の元のブロックデ一夕があった論理ブロックアドレスが空きエリアになったようになる。

以上のようなステップ S 5の処理が終了したら、記録制御装置は、図 2に①ー 1を付して示すように、書き込み対象ページよりも前のァドレス順位の全てのぺ一ジデ一夕を、書き込み対象の元のブロックから、書き込み先のブロックエリアの対応するページにコピーする（ステップ S 6 ) 。このとき、コピ一先のブロックの先頭のページのスペアエリアの更新中フラグはオフとされる。

次に、記録制御装置は、図 2の①ー 2で示すように、書き込み対象ページのデ一夕を、書き込み先のブロックエリァの対応するページに書き込む (ステツプ S 7 ) 。

次に、記録制御装置は、図 2の①— 3で示すように、書き込み対象ページよりも後のァドレス順位の全てのページデ一夕を、書き込み対象の元のブロックから、書き込み先のブロックエリアの対応するページにコピーする (ステツプ S 8 ) 。以上のようにして、書き込み対象の元のブロックの、全てのページのデータについて、書き換えが終了したら、記録制御装置は、論理上、予備エリアに退避していた書き込み対象の元のブロックのデータを消去する (ステップ S 9 ) 。これにより論理上の予備エリアは空きエリアとなる。

次に、記録制御装置は、書き込みが終了したか否か判別し（ステップ S 1 0 ) 、終了していなければ、ステップ S 3に戻って、次の書き込み対象ブロック及び書き込み対象ページを決定し、以上の処理を繰り返す。また、ステップ S 1 0で書き込み終了であると判別したときには、この書き込み処理ルーチンを終了する。以上のような書き込み処理の最中に、停電や電池切れなどの理由で、電源電圧が遮断されると、書き込み処理が完了しないことになる。その場合に対処するため、従来は、電源電圧の再投入時にリセット処理を行って、フラッシュメモリのアドレス管理上、不具合が生じないようにしている。

図 5は、電源電圧が再投入されたときのリセット処理を説明するためのフローチヤ一卜である。

すなわち、記録制御装置は、電源電圧が再投入されると、図 5に示すリセット処理をスタートさせ、各ブロックの先頭のページのスペアエリアの論理ァドレスを検索して、同じ論理アドレスのブロックが 2つあるか否か判別する（ステップ S 2 1 ) 。

前述したように、論理上、予備エリアに退避された書き換え対象の元のプロックのページデータ上のスペアエリアの論理ァドレスは元のままであるので、書き換え先のプロックのべ一ジデ一夕上のスペアエリアの論理ァドレスと同じ状態となる。したがって、書き込み処理の途中で電源が遮断されたときには、論理アドレスが同一のブロックが 2個存在することになる。但し、書き換え対象の元のブロックでは更新中フラグがオンとされているので、更新中フラグがオフである害き換え先のプロックとは区別が可能である。

以上のことに基づいて、ステツプ S 2 1で、論理ァドレスが同一のプロックが 2つあると判別したときには、書き込み処理の途中で電源が遮断されたと判断し、それら 2つのブロックのうちの、更新中フラグがオンであるブロックのデータは残し、更新中フラグがオフであるブロックのデータは、全て消去する（ステップ S 2 2 ) 。これにより、ページ書き込み処理前の状態に戻る。そして、リセット処理を終了し、次の処理に移る。

また、ステップ S 2 1で、論理アドレスが同一のブロックは一つしかないと判別したときには書き込み処理が途中のものは無いとしてこのリセット処理をそのまま終了し _¾ 次の処理に移る。

以上のように、従来のフラッシュメモリの記録制御方法においては、 1ページのデ一夕の書き込みを行うごとに、 1ブロックの全てのページを書き込み先のブロックに書き換え (コピ一を含む) 、書き込み対象の元のブロックは、消去するようにする。

したがって、 1ページのデータの書き込みが、ブロック単位の書き込み及び消去を伴うことになるため、従来のフラッシュメモリの記録制御方法においては、書き込み処理速度が遅いという問題がある。発明の開示本発明の目的は、上述したような従来の技術が有する問題点を解決することができる新規な記録媒体の記録制御方法及び記録制御装置を提供することにある。本発明の他の目的は、フラッシュメモリのような記録媒体の記録制御方法として書き込み処理速度の高速化を可能にする記録制御方法及び記録制御装置を提供することにある。

上述のような目的を達成するための提案される本発明は、所定のデータ数の小プロックをデ一夕の読み書きの単位とし、小プロックの複数個からなる大ブロックをデータの消去単位とし、大ブロック内での小ブロックの書き込みはァドレス順になされる記録媒体への記録制御方法であって、大ブロック内の第 1の小ブロックにデータを書き込み、次に書き込みが行われた第 2の小プロックが、大プロック内の、第 1の小ブロックのァドレスより後のァドレス順位であるかを判別し、第 2の小ブ口ックが、大ブロック内の第 1の小プロックのァドレスより後のァドレス順位であると判別されるときには、第 2の小ブロックにデータの書き込みを行う。

また、本発明は、所定のデ一夕数の小ブロックをデ一夕の読み書きの単位とし、小プロックの複数個からなる大プロックをデ一夕の消去の単位とし、大プロック内での小プロックの書き込みはァドレス順になされる記録媒体への記録制御方法であって、第 1の小ブロックが含まれる第 1の大ブロックにうち、第 1の小ブロックのァドレスよりも前のァドレス順位の小プロックを、デ一夕が消去された第 2の大プロックの対応するァドレスにコピーする第 1のコピー工程と、第 2の大ブロックの第 1の小ブロックのァドレスに対応するァドレスにデータを書き込む第 1の書き込み工程と、次に書き込みが行われる第 2の小ブロックが、第 1の大ブロック内の第 1の小ブロックのァドレスより後のァドレス順位であるかを判別する判別工程と、判別工程で、第 2の小ブロックが第 1の大プロック内の第 1の小ブロックのァドレスより後のァドレス順位であると判別したときに、第 1の小ブロックと第 2の小ブロックとの間の小ブロックのデータを第 2の大ブロックの対応するアドレスにコピーする第 2のコピー工程と、第 2のコピー工程の後、第 2の大ブロックの第 2の小ブロックのァドレスに対応するァドレスにデータを書き込む第 2の書き込み工程と、判別工程で、第 2の小ブロックが第 1の大ブロックとは異なる大ブロック内のものであると判別したときに、第 1の大ブロックのうち、第 1の小ブロックのァドレスより後のァドレス順位の全ての小ブロックのデ一夕を第 2の大ブロックの対応するァドレスにコピーする第 3のコピー工程と、第 3のコピー工程の後、第 1の第 1ブロックのデータを消去する消去工程とこの記録制御方法において、書き込み処理が途中で中断された後の復帰時には、第 2の大ブロックにおいて、ァドレス順位が最後の小ブロックァドレスから見たとき、連続して空となっている小ブロックアドレスのうちの最も先順位の小ブロックァドレスを検出する工程と、第 2の大ブロックの最も先順位の小ブロックァドレス以降の全ての小ブロックァドレスに第 1の大ブロックの対応する小ブ口ックのデータをコピーする工程と、第 1の大プロックのデータを消去する消去工程とを行う。

そして、小ブロック単位の書き込みが途中で中断された後の復帰時には、第 2 の大ブロックのァドレス順位が最後の小ブロックァドレスから見たとき、連続して空となっている大ブロックアドレスのうちの最も先順位の小ブロックアドレスを、第 2の大プロックにおいて次に書き込みを開始する小プロ Vクァドレスとする。

また、本発明は、所定のデータ数の小ブロックをデータの読み書きの単位とし、小ブロックの複数個からなる大ブロックをデ一夕の消去の単位とし、大ブロック内での小ブロックの書き込みはアドレス順になされる記録媒体への記録制御装置であって、大ブロック内の第 1の小プロックへのデータの書き込みが終了したときに、次に書き込みがなされる第 2の小ブロックが大ブロック内のものであって、第 1の小プロックのァドレスより後のァドレス順位であるかを判別する判別手段を備え、判別手段で、第 2の小プロックが、第 1の大ブロック内のものであって、第 1の小プロックのァドレスより後のァドレス順位であると判別されるとき、第 2の小ブロックにデータの書き込みを行う。

さらに、本発明は、所定のデ一夕数の小ブロックをデータの読み書きの単位とし、小ブロックの複数個からなる大ブロックをデータの消去の単位とし、大ブロック内での小プロックの書き込みはァドレス順になされる記録媒体への記録制御装置であって、第 1の小ブロックが含まれる第 1の大ブロックのうち、第 1の小ブロックのァドレスよりも前のァドレス順位の小ブロックを、データが消去された第 2の大ブロックに対応するァドレスにコピーする第 1のコピー手段と、第 2 の大ブロックにおいて、第 1の小ブロックのァドレスに対応するァドレスにデ一夕を書き込む第 1の書き込み手段と、次に書き込みがなされる第 2の小プロックが、第 1の大ブロック内の第 1の小ブロックのァドレスより後のァドレス順位であるかを判別する判別手段と、判別手段で、第 2の小ブロックが第 1の大ブロック内の第 1の小プロックのァドレスより後のァドレス順位であると判別したときに、第 1の小ブロックと第 2の小ブロックとの間の小プロックデータを第 2の大プロックの対応するァドレスにコピーする第 2のコピー手段と、第 2のコピー手段でコピーがなされた第 2の大ブロックにおいて第 2の小プロックのァドレスの対応するアドレスにデータを書き込む第 2の書き込み手段と、判別手段で、第 2 の小ブロックが第 1の大ブロックとは異なる大ブロック内のものであると判別したとさに、第 1の大ブロックのうち第 1の小ブロックのアドレスより後のアドレス順位の全ての小ブロックデータを第 2の大ブロックの対応するァドレスにコピ一する第 3のコピー手段と、第 3のコピ一手段でのコピ一処理の後、第 1の大ブロックのデータを消去する消去手段とを備える。

本発明に係る記録制御装置は、さらに、小ブロック単位の書き込みが途中で中断されたことを検出する検出手段と、検出手段で小ブロック単位の書き込みが途中で中断されたと検出したときに、第 2の大ブロックにおいて，アドレス順位が最後の小ブロックアドレスから見たとき、連続して空となっている小プロックァドレスのうちの最も先順位の小ブロックァドレスを検出する手段と、第 2の大ブ口ックの最も先順位の小ブロックアドレス以降の全ての小ブロックァドレスに、第 1の大ブロックの対応する小ブロックのデータをコピーするコピー手段と、第

1の大プロックのデータを消去する消去手段とを備える。

本発明に係る記録制御装置は、さらに、小ブロック単位の書き込みが途中で中断されたことを検出する検出手段を備え、検出手段で、小ブロック単位の書き込みが途中で中断されたことが検出されたときに、第 2の大ブロックのアドレス順位が最後の小ブロックァドレスから見たとき、連続して空となっている小プロックァドレスのうちの、最も先順位の小ブロックァドレスを第 2の大ブロックにおいて次の書き込みを開始する小プロックァドレスとする。本発明の更に他の目的、本発明によって得られる具体的な利点は、以下において図面を参照して説明される実施の形態の説明から一層明らかにされるであろう。図面の簡単な説明図 1は、 N A N D型フラッシュメモリのデ一タ構造を示す図である。

図 2は、 N A N D型フラッシュメモリについて、従来の記録制御方法を説明するための図である。

図 3は、 N A N D型フラッシュメモリについて、従来の記録制御方法の手順を示すフローチヤ一卜である。

図 4は、 N A N D型フラッシュメモリについて、従来の記録制御方法を説明するための図である。

図 5は、従来の記録媒体の記録制御方法におけるリセット処理の手順を示すフローチヤ一トである。

図 6は、本発明に係る記録媒体の記録制御方法が適用される I Cレコーダの構成を示すブロック図である。

図 7は，フラッシュメモリのメモリエリァ構造を説明するための図である。図 8及ぴ図 9は本発明に係る記録媒体の記録制御方法の手順を示すフローチヤー卜の一部である。

図 1 0は、本発明に係る記録媒体の記録制御方法を説明するための図である。図 1 1は、本発明に係る記録媒体の記録制御方法におけるリセット処理の手順を示すフローチヤ一トである。発明を実施するための最良の形態以下、本発明に係る記録媒体の記録制御方法及び記録制御装置を I C (Integra ted C i rcui t :集積回路）レコーダに適用した場合を例を挙げて説明する。

図 6は、本発明が適用される I Cレコーダの構成を示すブロック図である。図 6に示す I Cレコーダにおいては、マイクロコンピュー夕により構成される制御部 1に対して、記録媒体としてのフラッシュメモリ 2と、表示素子の例としての LCD (L uid Crystal Display) 3についての表示制御を行う表示制御部 4 と、操作入力部 5を当該制御部 1に接続するための操作入力部ィンタフェース 6 と、 U S B (Universal Serial Bus)インタフェース 7とが接続されている。

制御部 1を構成するマイクロコンピュータは、この例では、 CPU (Central P rocessing Unit) 1 1と、プログラム R O M (Read Only Memory) 12と、ヮ一クェリア用 RAM (Random Access Memory) 13とを内蔵している。プログラム ROM 12と、ワークエリア用 RAM 1 3とが、 C P Uに対して外付けにされているマイク口コンピュータを用いることもできる。

制御部 1と、フラッシュメモリ 2とからなる構成部分が、記録媒体の記録制御装置の実施形態を構成する部分となる。

この例の I Cレコーダにおいては、マイクロホン 2 1からの音声信号は、アンプ 22を通じて記録処理部 23に供給される。記録処理部 23では制御部 1による制御の下に、音声信号をデジタル信号に変換すると共に、デ一夕圧縮を行う。制御部 1は, 操作入力部 5からの記録指示を、操作入力部ィン夕フェース 6を通じて受け取ると、記録処理部 23からの音声データを受け取り、フラッシュメモリ 2に書き込む。この制御部 1は，操作入力部 5から再生指示を、操作入力部インタフェース 6を通じて受け取ると、フラッシュメモリ 2から音声データを読み出して再生処理部 24に送出する。再生処理部 24では、制御部 1の制御の下に、受け取った音声デ一夕の圧縮を解凍し、また、デジタル音声信号をアナログ音声信号に戻す。そして、再生処理部 24は、アナログ音声信号をアンプ 25を通じて、例えばイヤホンが接続される音声信号出力端子に供給する。また、制御部 1は、表示制御部 4を介して所定の表示を L C D 3の画面上において行う。この例の I Cレコーダにおいては、 US Bコネクタ 8に US Bケーブルを通じて、例えばパーソナルコンピュータを接続することができる。そして、制御部 1 は、フラッシュメモリ 2に記録されている音声データを読み出して、 US Bイン夕フェース 7を通じてパーソナルコンピュータにデータ転送し、パーソナルコンピュー夕からのデ一夕を US Bインタフェース 7を通じて供給されてフラッシュメモリ 2に書き込むすることができる。また、この例では、フラッシュメモリ 2に書き込まれる音声データについては、用件ごとに管理することが可能とされており、各用件毎の音声デ一夕については、文字コメントを付加することができるようにされている。その文字コメントは、 L CD 3の画面に表示することができるようにされている。

この場合のフラッシュメモリ 2におけるメモリエリァ管理について説明する。図 7は、この例のフラッシュメモリ 2のメモリエリアの説明図である。図 7において、「BANK0」及び「BANK 1」と、「EXTERNAL」とは、 TO C (T a b l e o f C o n t e n t s ) エリアである。また、「P CM D ATAJ は、音声データが書き込まれるエリアである。

「EXTERNAL」は、文字コメントが書き込まれるエリアである。この例においては、音声データの 1用件あたりについて、入力可能な文字は、 2 5 6バイト分とされ、 1ページに割り当てられる。つまり、 1ページに 1用件分の文字コメントが割り当てられる。

「B ANK 0」及び「B ANK 1」のそれぞれは、「F〇LDER I NDE X ADRE S S S TAGE」と、「EXTERNAL MAP」と、「B L ANK MAP」と、「REV I S I〇N」とを含む。

「FOLDER I NDEX ADRE S S S T A G E」は、各用件毎の音声デ一夕が「P CM DATA」のエリアのどこにあるか（ページ単位）、また、当該音声データに対応する文字コメン卜が Γ E X T E R N A L J のエリアのどこにあるか（ページ単位）を管理するための情報を格納する。

("EXTERNAL MA P J は、「EXTERNAL」のエリアに文字コメントがどのように書き込まれていて、どのページが空きエリァであるかを管理するための情報を格納する。

「 BLANK MAP」は、「P CM DATA」にどのように音声デ一夕が書き込まれているかの情報を格納する。「REV I S I ON」は、 ΓΒΑΝΚ 0」、「BANK 1」の改訂回数を示す番号を管理する。

この例の I Cレコーダの場合、 US Bィンタフエース 7を通じて接続されるパ一ソナルコンピュータに、文字コメントを書き込むためのアプリケ一ションソフトウエアが搭載される。そのアプリケーションにおいては、パーソナルコンピュ —夕の画面に、フラッシュメモリ 2に格納されている多数の用件のそれぞれ毎に、文字コメントの書き込み欄が表示され、当該書き込み欄に文字コメントが入力される。

そして、入力された文字コメントのデータは、 US Bインタフェース 7を通じてパーソナルコンピュータから I Cレコーダに転送され、制御部 1は、フラッシュメモリ 2の「EXTERNAL」のエリアに、転送されてきた文字コメントのデ一夕を書き込む。この場合において、制御部 1は、「EXTERNAL」のェリアには、「 EXTERNAL MA P J を参照して、空いているエリアをサ一チして文字コメントを書き込むようにする。ただし、この例では、「EXTER N ALJ のエリアには、 7ドレス番号順であって、先順位の空きページエリアから順に書き込みを行うように定められている。

なお、 Γ B A N K 0 J 及び ΓΒ ANK 1 J の 2つがあるのは、一方に一つ前の TOC情報を格納しておき、常に、一つ前の状態には戻れるようにするためである。つまり、 TOCが書き換えられているときに、突然の電源遮断が発生しても、書き換えられているのは一方の B AN Kであり、書き換えられていない一つ前の状態の BANKの情報には必ず戻ることができる。

また、 Γ R E V I S I O N j のエリアに格納されている改訂回数を示す番号を参照することにより、 Γ B A N K 0 J 及び Γ B A N K 1 J の 2つのうちの、いずれが旧く、いずれが新しい T O C情報であるかを知ることができる。

次に、本発明に係るフラッシュメモリ 2へのデータの書き込み制御について、説明する。

図 8及び図 9は、本発明に係るフラッシュメモリ 2へのデータ書き込み時の処理動作のフローチヤ一トであり、これは、制御部 1の C P U 1 1が ROM 1 2のプログラムに従って実行する処理を中心に記述したものである。

すなわち、制御部 1は、フラッシュメモリ 2への書き込み指示が発生したか否か判別し（ステップ S 1 0 1) 、書き込み指示が発生していないと判別したときには、その他の処理を実行する（ステップ S 1 02) 。

そして、ステップ S 1 0 1で、書き込み指示が発生したと判別したときにほ、制御部 1は、書き込み対象ブロック及び書き込み対象ページの論理ァドレスを決定し（ステップ S I 0 3 ) 、当該論理アドレスのブロックの先頭のページの更新中フラグをオンにする（ステップ S 1 0 4 ) 。

次に、論理上、制御部 1の論理物理アドレス変換テーブル（R A M 1 2内にある）に用意している予備の空きエリアに書き込み対象ブロックを退避すると共に、書き込み対象ブロックの論理ァドレスと同じ論理ァドレスのブロックを書き込める空きブロックエリアを作るようにする（ステップ S 1 0 5 ) 。このステップ S 1 0 5の処理は、前述の図 4を参照して説明した通りである。

次に、制御部 1は、書き込み対象ページよりも前のアドレス順位の全てのベージデ一夕を、書き込み対象の元のブロックから、書き込み先のブロックエリアの対応するページにコピーする (ステップ S 1 0 6 ) 。ただし、このとき、コピ一先のプロックの先頭のページのスペアエリァの更新中フラグはオフのままとされる。

次に、制御部 1は、書き込み対象ページのデ一夕を、書き込み先のブロックェリァの対応するページに書き込む（ステツプ S 1 0 7 ) 。このステツプ S 1 0 7 までの処理は、従来の書き込み制御手順である図 3のフローチャートのステップ S 1〜 S 7までの処理と同様である。

本発明では、ステップ S 1 0 7でページデータの書き込みが終了した後においては、従来のように即座に書き込み対象ページの後の残りのページを全てコピーするのではなく、書き込みが終了したページの直後のページを、当該ブロックにおける次の書き込み開始位置として登録して待機する。

この待機状態において、書き込み終了であるか否か判別し（図 9のステップ S 1 1 1 ) 、書き込み終了であれば、書き込み対象ページよりも後の全てのページデータを、書き込み対象の元のブロックから、書き込み先のブロックエリアの対応するページにコピーする（ステップ S 1 1 2 ) 。

そして、書き込み対象の元のブロックの、全てのページのデータについて、書き換えが終了したら、制御部 1は、論理上、予備エリアに退避していた書き込み対象の元のブロックのデータを消去する（ステップ S 1 1 3 ) 。そして、この書き込み処理ルーチンを終了する。

また、ステップ S 1 1 1で、書き込み終了ではないと判別したときには、制御部 1は、次の書き込み対象ブロック及び書き込み対象ページの論理ァドレスを決定する（ステップ S 1 1 4 ) 。そして、決定した次の書き込み対象ページが、書き込み中の同一ブロック内のものであって、かつ、ステップ S 1 0 7で書き込んだページアドレスの後順位のアドレスであるか否か判別する（ステップ S 1 1 5 ) 。

このステップ S 1 1 5で、次の書き込み対象ページが、書き込み中の同一ブロック内のものであって、かつ、前回、データを書き込んだページよりも後順位のアドレス位置のものであると判別したときには、制御部 1は、前回、データを書き込んだページと、次の書き込み対象ページとの間の全てのページのデータを、書き込み対象の元のプロックから、書き込み先のブロックエリアの対応するぺ一ジにコピーする (ステップ S 1 1 6 ) 。

そして、図 8のステップ S 1 0 7に戻り、ステップ S 1 1 4で決定された書き込み対象ページにデータの書き込みを行う。以下、次の書き込み対象ページが、書き込み中の同一ブロック内のものであって、かつ、前回デ一夕を書き込んだぺ ―ジょりも後順位のァドレス位置のものである間は、ステツプ S 1 1 1〜ステツプ S 1 1 6及びステツプ S 1 1 6からステツプ S 1 0 7に戻るルーチンを繰り返す。

ステップ S 1 1 5で、次の書き込み対象ページが、書き込み中の同一ブロック内のものでないと判別したときには、制御部 1は、最後の書き込み対象ページよりも後の全てのページデータを、書き込み対象の元のブロックから、書き込み先のプロックエリアの対応するページにコピーする（ステップ S 1 1 7 ) 。

そして、書き込み対象の元のブロックの、全てのページのデータについて、書き換えが終了したら、制御部 1は、論理上、予備エリアに退避していた書き込み対象の元のブロックのデータを消去する (ステツプ S 1 1 8 ) 。そして、ステツプ S 1 0 4に戻り、このステップ S 1 0 4以降の処理ステップを繰り返す。したがって、本発明に係る書き込み方法においては、書き込み対象ページの指定が、図 1 0において、 ①、 ②、 ③で示すように、同一ブロック内のページであつて、アドレス順位が、順次、後順位となるようなものであった場合には、それらの①、 ②、 ③のページは、次のようにして、高速に書き込まれる。すなわち、 ①のページの書き込みにおいては、先ず、 ①のページよりも前のぺージが、図 1 0において、 ①ー 1で示すように、書き込み対象の元のブロック

(コピー元のブロック）から、書き込み先のブロック（コピー先のブロック）にコピーされる。その後、図 1 0において、 ①ー 2で示すように、 ①のページの書き込みがなされる。

続いて、 ①のページと、 ②のページの間の全てのページが、図 1 0において、 ②— 1で示すように、書き込み対象の元のブロック（コピー元のブロック）から、書き込み先のブロック（コピー先のブロック）にコピーされる。その後、図 1 0 において、 ②ー 2で示すように、 ②のページの書き込みがなされる。

さらに、続いて、 ②のページと、 ③のぺ一ジの間の全てのページが、図 1 0において、 ③— 1で示すように、書き込み対象の元のブロック（コピー元のブロック）から、書き込み先のブロック（コピー先のブロック）にコピーされる。その後、図 1 0において、 ③ー 2で示すように、 ③のページの書き込みがなされる。なお、図 1 0において、斜線が施されたブロックは、データが既に書き込まれたデータ書き込み済みページを示し、空白のブロックは、データが未だ書き込まれていないデータ未書き込みページを示し、編み目を施したブロックは、新規のデ一夕の書き込みが行われる新規データ書き込みページを示す。

以上のように本発明によれば、 1ページの書き込みを行うごとに 1ブロック分の書き込みを全て行わなければならない従来の方法とは異なり、書き込み対象ページが、同一ブロック内のページであって、アドレス順位が、順次、後順位となるように発生する場合には、一つのブロック内において、必要なページのコピーと、当該書き込み対象ページの書き込みを繰り返すので、高速の書き込み処理が可能になる。

特に、前述した「 E X T E R N A L^ のエリアにおいては、文字コメントのデ —夕について、アドレス番号順であって、先順位の空きページエリアから順に書き込みを行うように定められているので、本発明に係る書き込み制御方法が有効に働く。

例えば、パーソナルコンピュータで、複数個の用件についての文字コメントをそれぞれ入力した後、それらの複数個の用件についての文字コメントのデータをフラッシュメモリ 2に書き込む場合、従来の場合であれば、文字コメントの 1用件分毎に、 1ブロック単位の書き込みを行わなければならなかったが、本発明によれば、複数個の用件分の文字コメントのデータを、順次に 1ブロック内に書き込むことが可能となるので、非常に高速の書き込みが可能になる。

また、本発明においては、以上のような書き込み処理の最中に、停電や電池切れなどの理由で、電源電圧が遮断された場合に、書き込み処理が完了しないことになることに対処するためのリセット処理は、次のように行われる。

図 1 1は、本発明において、電源電圧が再投入されたときのリセット処理を説明するためのフローチヤ一トである。

すなわち、制御部 1は、電源電圧が再投入されると、図 1 1のリセット処理をスタートさせ、先ず、各ブロックの先頭のページのスペアエリァの論理ァドレスを検索して、同じ論理アドレスのブロックが 2つあるか否か判別する (ステツプ S 1 2 1 ) 。

前述したように、論理上、予備エリアに退避された書き換え対象の元のプロックのページデータ上の論理ァドレスは元のままであるので、書き換え先のブロックの論理アドレスと同じ状態となる。したがって、書き込み処理の途中で電源が遮断されたときには論理ァドレスが同一のブロックが 2個存在することになる。ただし、書き換え対象の元のブロックでは更新中フラグがオンとされているので、更新中フラグがオフである書き換え先のプロックとは区別が可能である。

以上のことに基づいて、ステップ S 1 2 1で、論理ァドレスが同一のブロックが 2つあると判別したときには、制御部 1は、書き込み処理の途中で電源が遮断されたと判断し、この実施形態では、それら 2つのブロックの両方を残し、更新中フラグがオフであるブロック内をサーチし、ァドレス順位が 1プロックの最後のページの方からみたときに、連続して空きとなっているページのうち、最も先順位のァドレスとなっているページを検出する (ステップ S 1 2 2 ) 。

次に、制御部 1は、検出したページを含めて、更新中フラグがオンであるプロックの当該ページ以降のページのデータを、更新中フラグがオフであるブロックの対応するページ位置に全てコピーする（ステップ S 1 2 3 ) 。コピーが終了したら、更新中フラグがオンであるブロックのデータは、全て消去する（ステップ S 1 2 4 ) 。そして、リセット処理を終了し、次の処理に移る。

また、ステップ S 1 2 1で、論理アドレスが同一のブロックは一つしかないと判別したときには、書き込み処理が途中のものは無いとして、このリセット処理をそのまま終了し、次の処理に移る。

以上のリセット処理により、書き込み処理の途中で電源が遮断されてしまったとしても、 1ブロック内に連続して複数のページを書き込んだとしても、書き込み済みのページまでのデ一夕は、保存されるという効果がある。

なお、上述のリセット処理の他の例として、ステップ S 1 2 2において、更新中フラグがォフであるブロック内をサーチし、アドレス順位が最後のページの方からみたときに、連続して空きとなっているページのうち、最も先順位のァドレスとなっているページを検出したら、当該ページァドレス位置を、当該更新中フラグがオフの状態のブロック (書き込み先ブロック) における、次の書き込み開始位置として登録して、図 1 1のステツプ S 1 2 3及び 1 2 4の処理は行わずにリセット処理を終了するようにしてもよい。

この場合には、リセット処理により、図 8のステップ S 1 0 7が終了した段階になる。したがって、リセット処理の後は、図 9のステップ S 1 1 1以降の処理が行われる状態になり書き込み終了であれば、図 1 1のステップ S 1 2 3及び 1 2 4の処理に等しいステツプ S 1 1 2及びステツプ S 1 1 3の処理を行い、また、書き込み終了でなければ、次の書き込み対象ブロック及びページを判別して、上述のような書き込み処理を行う。

以上の説明は、記録媒体が N A N D型フラッシュメモリである場合であるが、本発明は、 N A N D型フラッシュメモリと同様のァドレス制御を書き込み時に行わなければならない記録媒体の全てに適用可能である。

また、本発明が適用される電子機器は、 I Cレコーダに限られるものでないことも言うまでもない。そして、フラッシュメモリは、電子機器に内蔵の塲合に限らず、例えばフラッシュメモリが力一ド型メモリであって、挿脱可能なものであつてもよい。

また'、上述の説明では、ブロック単位の空きエリアを用意して、ページ単位に書き込みを行う場合において、書き込み元と書き込み先のブロックの区別は、ぺージデータに含まれる更新中フラグを用いて行うようにしたが、書き込み元と書き込み先のブロックの区別は、このようなフラグを用いる方法に限定されるものではない。例えば、書き込み元と書き込み先のブロックアドレスを常に記憶して管理するようにすれば、書き込み元と書き込み先のブロックの区別は可能である。また、上述の説明では、書き込み制御の管理は、' 論理物理アドレス変換テープルを用いて行うようにしたが、本発明はこのような方法に限られるものでない。また、上述の説明においては、ブロック内（大ブロック内）では、アドレスの小さいページ（小ブロック）から順番に昇順に書き込むようにした場合について説明したが、本発明は、アドレスの大きいページ（小ブロック）から順番に降順に書き込むようにする場合にも同様に適用できる。産業上の利用可能性上述したように、本発明は、ページ単位の書き込み指示が、同一ブロック内のアドレス順のページについて、連続して複数回発生する場合には、当該同一プロック内において、ページ単位の書き込みがなされ、その後、当該ブロックの書き込みが終了となるので、書き込み処理を高速で行うことができる。

Claims

請求の範囲

1 . 所定のデータ数の小ブロックをデータの読み書きの単位とし、前記小ブロックの複数個からなる大ブロックをデータの消去単位とし、大ブロック内での小ブロックの書き込みはアドレス順になされる記録媒体への記録制御方法であって、大ブロック内の第 1の小ブロックにデ一夕を書き込み、

次に書き込みが行われる第 2の小ブロックが、前記大ブロック内の前記第 1の小ブロックのァドレスより後のァドレス順位であるかを判別し、

前記第 2の小ブロックが、前記大ブロック内の前記第 1の小ブロックのァドレスより後のアドレス順位であると判別されるときには前記第 2の小ブロックにデ —夕の書き込みを行うことを特徴とする記録媒体への記録制御方法。

2 . 所定のデータ数の小プロックをデータの読み書きの単位とし、前記小ブロックの複数個からなる大プロックをデ一夕の消去の単位とし、大ブロック内での小プロックの書き込みはァドレス順になされる記録媒体への記録制御方法であって、第 1の小プロックが含まれる第 1の大ブロックにうち、前記第 1の小プロックのァドレスよりも前のァドレス順位の小ブロックをデ一夕が消去された第 2の大プロックの対応するァドレスにコピーする第 1のコピー工程と、

前記第 2の大ブロックの前記第 1の小プロックのアドレスに対応するァドレスにデータを書き込む第 1の書き込み工程と、

次に書き込みがなされる第 2の小ブロックが、前記第 1の大ブロック内の前記第 1の小プロックのァドレスより後のァドレス順位であるかを判別する判別工程と、

前記判別工程で、前記第 2の小ブロックが、前記第 1の大プロック内の前記第 1の小ブロックのァドレスより後のァドレス順位であると判別したときに、前記第 1の小ブロックと、第 2の小ブロックとの間の小ブロックのデ一夕を前記第 2 の大ブロックの対応するァドレスにコピーする第 2のコピー工程と、

前記第 2のコピ一工程の後、前記第 2の大ブロックの前記第 2の小ブロックのァドレスに対応するァドレスにデータを書き込む第 2の書き込み工程と、

前記判別工程で、前記第 2の小プロックが前記第 1の大ブロックとは異なる大ブロック内のものであると判別したときに、前記第 1の大ブロックのうち前記第 1の小ブロックのァドレスより後のァドレス順位のすべての小ブロックのデ一夕を前記第 2の大ブロックの対応するァドレスにコピーする第 3のコピー工程と、前記第 3のコピー工程の後、前記第 1の第 1ブロックのデータを消去する消去工程とを備えることを特徴とする記録媒体への記録制御方法。

3 . 前記第 2の書き込み工程の後には、前記判別工程に戻って前記判別工程以降の処置を行うようにすることを特徴とする請求の範囲第 2項記載の記録媒体への記録制御方法。

4 . 前記記録制御方法は、

さらに、書き込み処理が途中で中断された後の復帰時には、

前記第 2の大ブロックにおいて、ァドレス順位が最後の小ブロックァドレスから見たとき、連続して空となっている小ブロックアドレスのうちの、最も先順位の小ブロックァドレスを検出する工程と、

前記第 2の大ブロックの、前記最も先順位の小ブロックァドレス以降のすべての小ブロックァドレスに、前記第 1の大ブロックの対応する小ブロックのデータをコピ一する工程と、

前記第 1の大プロックのデータを消去する消去工程とを備えることを特徴とする請求の範囲第 2項記載の記録媒体への記録制御方法。

5 . 前記小ブロック単位の書き込みが途中で中断された後の復帰時には、前記第 2の大ブロックのァドレス順位が最後の小ブロックァドレスから見たとき、連続して空となっている大ブロックァドレスのうちの、最も先順位の小ブロックァドレスを、前記第 2の大ブロックにおいて、次に書き込みを開始する小ブロックァドレスとすることを特徴とする請求の範囲第 2項記載の記録媒体への記録制御方法。

6 . 所定のデータ数の小ブロックをデータの読み書きの単位とし、前記小プロックの複数個からなる大ブロックをデ一夕の消去の単位とし、大ブロック内での小ブロックの書き込みはァドレス順になされる記録媒体への記録制御装置であって、大ブロック内の第 1の小ブロックへのデータの書き込みが終了したときに、次に書き込みがなされる第 2の小ブロックが前記大ブロック内のものであって、前記第 1の小ブロックのァドレスより後のァドレス順位であるかを判別する判別手段を'備え、

前記判別手段で、前記第 2の小ブロックが、前記第 1の大ブロック内のものであって、前記第 1の小ブロックのァドレスより後のァドレス順位であると判別されるとき、前記第 2の小ブロックにデータの書き込みを行うことを特徴とする記録媒体への記録制御装置。

7 . 所定のデータ数の小ブロックをデータの読み書きの単位とし、前記小プロックの複数個からなる大プロックをデータの消去の単位とし、大ブロック内での小ブロックの書き込みはァドレス順になされる記録媒体への記録制御装置であって、第 1の小ブロックが含まれる第 1の大ブロックのうち、前記第 1の小ブロックのァドレスよりも前のァドレス順位の小プロックをデ一夕が消去された第 2の大ブロックに対応するァドレスにコピーする第 1のコピー手段と、

前記第 2の大プロックにおいて前記第 1の小プロックのァドレスに対応するァドレスにデータを書き込む第 1の書き込み手段と、

次に書き込みがなされる第 2の小プロックが、前記第 1の大ブロック内の前記第 1の小ブロックのァドレスより後のァドレス順位であるかを判別する判別手段と、

前記判別手段で、第 2の小ブロックが前記第 1の大プロック内の前記第 1の小ブロックのァドレスより後のァドレス順位であると判別したときに、前記第 1 の小ブロックと、第 2の小ブロックとの間の小ブロックデータを前記第 2の大ブ口ックの対応するァドレスにコピーする第 2のコピ一手段と、

前記第 2のコピー手段でコピーがなされた前記第 2の大プロックにおいて前記第 2の小ブロックのァドレスの対応するァドレスにデ一夕を書き込む第 2の書き込み手段と、

前記判別手段で、前記第 2の小ブロックが、前記第 1の大ブロックとは異なる大ブロック内のものであると判別したときに、前記第 1の大ブロックのうち前記第 1の小プロックのァドレスより後のァドレス順位のすべての小ブロックデ一夕を前記第 2の大ブロックの対応するァドレスにコピーする第 3のコピー手段と、前記第 3のコピ一手段でのコピー処理の後、前記第 1の大ブロックのデ一タを消去する消去手段とを備えることを特徴とする記録媒体への記録制御装置。

8 . 前記第 2の書き込み手段によるデータ書き込みの後に、前記判別手段による判別を再度行うことを特徴とする請求の範囲第 7項記載の記録媒体への記録制御装置。

9 . 前記記録制御装置は、さらに、

前記小ブロック単位の書き込みが途中で中断されたことを検出する検出手段と、前記検出手段で、前記小ブロック単位の書き込みが途中で中断されたと検出したときに、前記第 2の大ブロックにおいて、ァドレス順位が最後の小ブロックァドレスから見たとき、連続して空となっている小ブロックアドレスのうちの、最も先順位の小プロックァドレスを検出する手段と、

前記第 2の大ブロックの、前記最も先順位の小ブロックァドレス以降のすべての小ブロックァドレスに、前記第 1の大ブロックの対応する小ブロックのデータをコピーするコピー手段と、

前記第 1の大プロックのデータを消去する消去手段とを備えることを特徴とする請求の範囲第 7項記載の記録媒体への記録制御装置。

1 0 . 前記小ブロック単位の書き込みが途中で中断されたことを検出する検出手段を備え前記検出手段で、前記小プロック単位の書き込みが途中で中断されたと検出したときに、前記第 2の大ブロックのァドレス順位が最後の小プロックァドレスから見たとき、連続して空となっている小ブロックアドレスのうちの、最も先順位の小ブロックアドレスを、前記第 2の大ブロックにおいて、次の書き込みを開始する小プロックァドレスとすることを特徴とする請求の範囲第 7項記載の記録媒体への記録制御装置。