JP2009294869A - メモリシステム - Google Patents
メモリシステム Download PDFInfo
- Publication number
- JP2009294869A JP2009294869A JP2008147192A JP2008147192A JP2009294869A JP 2009294869 A JP2009294869 A JP 2009294869A JP 2008147192 A JP2008147192 A JP 2008147192A JP 2008147192 A JP2008147192 A JP 2008147192A JP 2009294869 A JP2009294869 A JP 2009294869A
- Authority
- JP
- Japan
- Prior art keywords
- data
- threshold level
- memory
- assigned
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【解決手段】メモリシステム1は、複数のメモリセルを有し、1つのメモリセルに1ビット又は2ビット以上のデータを記録することが可能なNAND型フラッシュメモリ12と、入力データを所定の閾値レベルと、所定の閾値レベルとは異なる別の閾値レベルとに割り当てることにより二重化する二重化変換回路21とを有する。また、メモリシステム1は、二重化変換回路21により二重化されたデータをNAND型フラッシュメモリ12に記録する制御を行うコントローラ11を有する。
【選択図】図1
Description
まず、図1に基づいて、本発明の第1の実施の形態に係るメモリシステムを有するドライブレコーダ装置の構成について説明する。図1は、本発明の第1の実施の形態に係るメモリシステムを有するドライブレコーダ装置の構成を示すブロック図である。図1に示すように、ドライブレコーダ装置100は、メモリシステム1と、撮像装置101と、動画圧縮部102と、DRAM103と、ショックセンサ104とを有して構成されている。
図2は、コントローラ11の論物変換処理の例について説明するための説明図である。図2に示すように、コントローラ11は、DRAM103から転送されるデータの論理アドレスを、A系列物理アドレスとB系列物理アドレスとに変換することが可能である。
次に、本発明の第2の実施の形態について説明する。図4は、本発明の第2の実施の形態に係るメモリシステムを有するドライブレコーダ装置の構成を示すブロック図である。図4に示すように、ドライブレコーダ装置100aは、図1のメモリシステム1に代わりメモリシステム1aを用いて構成されている。また、本実施の形態のメモリシステム1aは、図1の二重化変換回路21に代わり二重化変換回路21aを用いて構成されている。
図5は、メモリセルの閾値分布の例を示す図である。図5において、図3と同一の動作については説明を省略する。
Claims (5)
- 2m(mは正の整数)通りの閾値レベルのいずれか1つに制御されることでmビットのデータを保持可能なメモリセルを複数有する不揮発性メモリと、
1つの前記メモリセルに保持される対象となるmビットのデータが、互いに異なる2つの閾値レベルに割り当てられるように、入力データの符号化を行う二重化変換部と、
前記二重化変換部により二重化されたそれぞれの前記入力データを、前記不揮発性メモリの互いに異なる記憶領域に書き込むコントローラと、
を有することを特徴とするメモリシステム。 - 前記二重化変換部は、1つの前記メモリセルに保持される対象となるmビットのデータが、互いに循環的にシフトした2つの異なる閾値レベルに割り当てられるように、入力データの符号化を行うことを特徴とする請求項1に記載のメモリシステム。
- 前記メモリセルは、閾値電圧の順に、第1の閾値レベル、第2の閾値レベル、第3の閾値レベル、及び第4の閾値レベルのいずれか1つに制御され、前記コントローラは、各々の閾値レベルに対して第1のデータ、第2のデータ、第3のデータ、及び第4のデータのいずれか1つを対応付けることが可能であり、
前記二重化変換部は、前記第1のデータが前記第1の閾値レベルに、前記第2のデータが前記第2の閾値レベルに、前記第3のデータが前記第3の閾値レベルに、前記第4のデータが前記第4の閾値レベルに割り当てられるように入力データの変換を行う第1系列符号化回路と、前記第1のデータが前記第2の閾値レベルに、前記第2のデータが前記第3の閾値レベルに、前記第3のデータが前記第4の閾値レベルに、前記第4のデータが前記第1の閾値レベルに割り当てられるように入力のデータの変換を行う第2系列符号化回路とを有することを特徴とする請求項2に記載のメモリシステム。 - 前記二重化変換部は、1つの前記メモリセルに保持される対象となるmビットのデータが、高電圧印加側と低電圧印加側とを互いに入れ替えた2つの異なる閾値レベルに割り当てられるように、前記入力データの符号化を行うことを特徴とする請求項1に記載のメモリシステム。
- 前記メモリセルは、閾値電圧の順に、第1の閾値レベル、第2の閾値レベル、第3の閾値レベル、第4の閾値レベルからなる4通りのデータ状態に制御され、前記コントローラは、各々の閾値レベルに対して第1のデータ、第2のデータ、第3のデータ、及び第4のデータのいずれか1つを対応付けることが可能であり、
前記二重化変換部は、前記第1のデータが前記第1の閾値レベルに、前記第2のデータが前記第2の閾値レベルに、前記第3のデータが前記第3の閾値レベルに、前記第4のデータが前記第4の閾値レベルに割り当てられるように入力データを変換する第1系列号化回路と、前記第1のデータが前記第4の閾値レベルに、前記第2のデータが前記第3の閾値レベルに、前記第3のデータが前記第2の閾値レベルに、前記第4のデータが前記第1の閾値レベルに割り当てられるように入力データの変換を行う第2系列符号化回路とを有することを特徴とする請求項4に記載のメモリシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008147192A JP2009294869A (ja) | 2008-06-04 | 2008-06-04 | メモリシステム |
US12/391,583 US20090307414A1 (en) | 2008-06-04 | 2009-02-24 | Memory system, memory system control method, and drive recorder apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008147192A JP2009294869A (ja) | 2008-06-04 | 2008-06-04 | メモリシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009294869A true JP2009294869A (ja) | 2009-12-17 |
Family
ID=41401344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008147192A Abandoned JP2009294869A (ja) | 2008-06-04 | 2008-06-04 | メモリシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090307414A1 (ja) |
JP (1) | JP2009294869A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011204304A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | データ記憶装置、及びその書き込み方法 |
JP2013016147A (ja) * | 2011-06-08 | 2013-01-24 | Panasonic Corp | メモリコントローラ及び不揮発性記憶装置 |
JPWO2014083811A1 (ja) * | 2012-11-30 | 2017-01-05 | 学校法人 中央大学 | 半導体記憶装置およびその制御方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9377960B2 (en) | 2009-07-29 | 2016-06-28 | Hgst Technologies Santa Ana, Inc. | System and method of using stripes for recovering data in a flash storage system |
JP2013069171A (ja) | 2011-09-22 | 2013-04-18 | Toshiba Corp | メモリシステムとその制御方法 |
US9349489B2 (en) | 2013-01-11 | 2016-05-24 | Sandisk Technologies Inc. | Systems and methods to update reference voltages in response to data retention in non-volatile memory |
US9318215B2 (en) | 2013-02-14 | 2016-04-19 | Sandisk Technologies Inc. | Systems and methods to update reference voltages of non-volatile memory |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006058982A (ja) * | 2004-08-18 | 2006-03-02 | Yokogawa Electric Corp | 二重化プロセッサ装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5128944A (en) * | 1989-05-26 | 1992-07-07 | Texas Instruments Incorporated | Apparatus and method for providing notification of bit-cell failure in a redundant-bit-cell memory |
US5270979A (en) * | 1991-03-15 | 1993-12-14 | Sundisk Corporation | Method for optimum erasing of EEPROM |
US5497419A (en) * | 1994-04-19 | 1996-03-05 | Prima Facie, Inc. | Method and apparatus for recording sensor data |
US5699509A (en) * | 1995-06-07 | 1997-12-16 | Abbott Laboratories | Method and system for using inverted data to detect corrupt data |
US6246933B1 (en) * | 1999-11-04 | 2001-06-12 | BAGUé ADOLFO VAEZA | Traffic accident data recorder and traffic accident reproduction system and method |
US6298290B1 (en) * | 1999-12-30 | 2001-10-02 | Niles Parts Co., Ltd. | Memory apparatus for vehicle information data |
US6829167B2 (en) * | 2002-12-12 | 2004-12-07 | Sandisk Corporation | Error recovery for nonvolatile memory |
US7237074B2 (en) * | 2003-06-13 | 2007-06-26 | Sandisk Corporation | Tracking cells for a memory system |
JP4991131B2 (ja) * | 2005-08-12 | 2012-08-01 | 株式会社東芝 | 半導体記憶装置 |
US7716415B2 (en) * | 2006-08-01 | 2010-05-11 | Sandisk Il Ltd. | Method of avoiding errors in flash memory |
JP2008269473A (ja) * | 2007-04-24 | 2008-11-06 | Toshiba Corp | データ残存期間管理装置及び方法 |
KR101393622B1 (ko) * | 2007-08-30 | 2014-05-13 | 삼성전자주식회사 | 멀티 비트 플래시 메모리 장치를 포함하는 시스템 및그것의 데이터 처리 방법 |
US7873803B2 (en) * | 2007-09-25 | 2011-01-18 | Sandisk Corporation | Nonvolatile memory with self recovery |
-
2008
- 2008-06-04 JP JP2008147192A patent/JP2009294869A/ja not_active Abandoned
-
2009
- 2009-02-24 US US12/391,583 patent/US20090307414A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006058982A (ja) * | 2004-08-18 | 2006-03-02 | Yokogawa Electric Corp | 二重化プロセッサ装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011204304A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | データ記憶装置、及びその書き込み方法 |
JP2013016147A (ja) * | 2011-06-08 | 2013-01-24 | Panasonic Corp | メモリコントローラ及び不揮発性記憶装置 |
US8856427B2 (en) | 2011-06-08 | 2014-10-07 | Panasonic Corporation | Memory controller and non-volatile storage device |
JPWO2014083811A1 (ja) * | 2012-11-30 | 2017-01-05 | 学校法人 中央大学 | 半導体記憶装置およびその制御方法 |
US9684464B2 (en) | 2012-11-30 | 2017-06-20 | Chuo University | Semiconductor storage device and control method for same |
Also Published As
Publication number | Publication date |
---|---|
US20090307414A1 (en) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8738974B2 (en) | Nonvolatile memory device and memory controller | |
US8370561B2 (en) | Randomizing for suppressing errors in a flash memory | |
US8127200B2 (en) | Flash memory device and system with randomizing for suppressing errors | |
JP6125087B2 (ja) | 利用可能なメモリスペースに基づく冗長ストレージ構成の選択 | |
JP2009294869A (ja) | メモリシステム | |
US20160070507A1 (en) | Memory system and method of controlling memory device | |
US20080158948A1 (en) | Avoiding errors in a flash memory by using substitution transformations | |
KR20080076902A (ko) | Mbc 플래시 메모리에서의 에러 보정 방법 | |
CN111415699A (zh) | 数据存储装置及其操作方法 | |
US10198217B2 (en) | Method and system of enhanced reliability and error immunity in flash storage | |
US9779823B2 (en) | Secure erase of non-volatile memory | |
US10133645B2 (en) | Data recovery in three dimensional non-volatile memory array after word line short | |
US8352807B2 (en) | Semiconductor memory device, host device and semiconductor memory system | |
WO2008078314A1 (en) | Flash memory device, system and method with randomizing for suppressing error | |
JP2009048680A (ja) | 記憶装置 | |
JP5592478B2 (ja) | 不揮発性記憶装置及びメモリコントローラ | |
JP4491000B2 (ja) | メモリシステム | |
US20140245103A1 (en) | Memory controller, storage device, and memory control method | |
US11631457B2 (en) | QLC programming method with staging of fine data | |
KR20180086815A (ko) | 쓰기 버퍼를 이용한 중복-쓰기 동작을 수행하는 메모리장치 및 메모리장치의 읽기 및 쓰기 방법 | |
JP2008003684A (ja) | 不揮発性記憶装置及び不揮発性記憶システム | |
JP2008020937A (ja) | 不揮発性記憶装置 | |
WO2009139115A1 (ja) | 半導体記録装置 | |
KR101572833B1 (ko) | 플래시 메모리 프리프로세싱 시스템 및 그 방법 | |
JP2019114031A (ja) | メモリシステム及び制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20121025 |