JPWO2014083811A1 - 半導体記憶装置およびその制御方法 - Google Patents

半導体記憶装置およびその制御方法 Download PDF

Info

Publication number
JPWO2014083811A1
JPWO2014083811A1 JP2014549804A JP2014549804A JPWO2014083811A1 JP WO2014083811 A1 JPWO2014083811 A1 JP WO2014083811A1 JP 2014549804 A JP2014549804 A JP 2014549804A JP 2014549804 A JP2014549804 A JP 2014549804A JP WO2014083811 A1 JPWO2014083811 A1 JP WO2014083811A1
Authority
JP
Japan
Prior art keywords
data
memory
mirror
unit
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014549804A
Other languages
English (en)
Other versions
JP6327714B2 (ja
Inventor
竹内　健
健 竹内
周平 田中丸
周平 田中丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuo University
Original Assignee
Chuo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chuo University filed Critical Chuo University
Publication of JPWO2014083811A1 publication Critical patent/JPWO2014083811A1/ja
Application granted granted Critical
Publication of JP6327714B2 publication Critical patent/JP6327714B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
    • G06F2211/10—Indexing scheme relating to G06F11/10
    • G06F2211/1002—Indexing scheme relating to G06F11/1076
    • G06F2211/1009—Cache, i.e. caches used in RAID system with parity

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)
  • Read Only Memory (AREA)

Abstract

信頼性を高め、かつ、１つの階層でＳＳＤを効率的に制御する。本発明に係る半導体記憶装置は、プライマリメモリ３と、プライマリメモリ３に格納されるデータに対応するデータが格納されるミラーメモリ４と、バッファメモリ５とのうちの少なくとも１つのメモリと、少なくとも１つのメモリを制御して、少なくとも１つのメモリにデータを格納し、少なくとも１つのメモリからデータを読み出す制御装置２とを備える。

Description

関連出願へのクロスリファレンス
本出願は、日本国特許出願２０１２−２６３０３３号（２０１２年１１月３０日出願）の優先権を主張するものであり、当該出願の開示全体を、ここに参照のために取り込む。
本発明は、半導体記憶装置およびその制御方法に関し、特に、不揮発性メモリを備える半導体記憶装置およびその制御方法に関するものである。
近年、ビッグデータを取り扱う企業などにおいて、高速、低消費電力という特徴を有するＳＳＤ（Solid State Drive）をストレージシステムに採用することの需要が高まっている。
従来のストレージシステムは、図３２に示す例のように、サーバ、ディスクアレイ、ＳＳＤおよびＮＡＮＤフラッシュメモリなど、多くの階層を有する構成となっており、それぞれの階層で、データに冗長性を持たせ、また、エラー訂正を行うことにより、信頼性を向上させていた。
また、複数の記憶装置を組み合わせて信頼性を向上させる技術として、様々な種類のＲＡＩＤ（Redundant Arrays of Independent Disks）が提案されている（例えば、非特許文献１参照）。
Mike Ault, "Oracle and RAID Usage", [online], [平成２４年１１月２２日検索], インターネット<URL: http://www.dba-oracle.com/oracle_tips_raid_usage.htm>
ビッグデータを取り扱うストレージシステムにおいては、階層を超えてデータをコピーすることが多い。しかしながら、従来のストレージシステムは多くの階層を有し、各階層に存在するコントローラが独立して、データの冗長性やエラー訂正を最適化していたため、重複している部分が多く効率の悪いシステムとなっているものが多かった。
したがって、かかる点に鑑みてなされた本発明の目的は、信頼性が高く、かつ、１つの階層でＳＳＤを効率的に制御することができる半導体記憶装置およびその制御方法を提供することにある。
上記課題を解決するため、本発明に係る半導体記憶装置は、プライマリメモリと、前記プライマリメモリに格納されるデータに対応するデータが格納されるミラーメモリと、バッファメモリとのうちの少なくとも１つのメモリと、前記少なくとも１つのメモリを制御して、前記少なくとも１つのメモリにデータを格納し、前記少なくとも１つのメモリからデータを読み出す制御装置とを備える。
また、本発明に係る半導体記憶装置において、前記制御装置は、ホスト装置から受け取ったデータをエラー訂正符号化するエラー訂正符号化部と、ページ単位のデータが前記エラー訂正符号化部に書き込まれる度に、ビット線方向のパリティビットを算出して前記バッファメモリに格納するページＲＡＩＤ部と、前記ページＲＡＩＤ部から受け取ったデータを前記プライマリメモリおよび前記ミラーメモリに格納する逆ミラー部であって、前記プライマリメモリには受け取った前記データをそのまま格納し、前記ミラーメモリには、受け取った前記データの順番を変更して格納する逆ミラー部と、前記プライマリメモリおよび前記ミラーメモリからデータを読み出すエラー低減部であって、前記プライマリメモリからデータを読み出して第１のデータとし、前記ミラーメモリから、前記第１のデータに対応するデータを読み出して第２のデータとし、前記第１のデータと前記第２のデータとが一致する場合は、前記第１のデータを出力し、前記第１のデータと前記第２のデータとが一致しない場合は、前記第１のデータと前記第２のデータのいずれかで、支配的な方向のビットエラーが発生したものと推定して得られるデータを出力するエラー低減部と、前記エラー低減部から受け取ったデータをエラー訂正復号するエラー訂正復号部と、前記エラー訂正復号部から、エラー訂正復号の際に取得されたエラー位置情報を受け取るエラーマスキング部であって、前記エラー位置情報を前記バッファメモリ、前記プライマリメモリまたは前記ミラーメモリに格納し、前記エラー訂正復号部がデータをエラー訂正復号する際に、前記バッファメモリ、前記プライマリメモリまたは前記ミラーメモリから前記エラー位置情報を読み出して、前記エラー訂正復号部に提供するエラーマスキング部とを備えることが好ましい。
また、上記課題を解決するため、本発明に係る半導体記憶装置は、プライマリメモリと、前記プライマリメモリに格納されるデータに対応するデータが格納されるミラーメモリと、受け取ったデータを前記プライマリメモリおよび前記ミラーメモリに格納する制御装置であって、前記プライマリメモリには受け取った前記データをそのまま格納し、前記ミラーメモリには、受け取った前記データを格納するページを所定の規則に基づいて制御して、前記データを格納する制御装置とを備える。
また、上記課題を解決するため、本発明に係る半導体記憶装置は、プライマリメモリと、前記プライマリメモリに格納されるデータに対応するデータが格納されるミラーメモリと、受け取ったデータを前記プライマリメモリおよび前記ミラーメモリに格納する逆ミラー部であって、前記プライマリメモリには受け取った前記データをそのまま格納し、前記ミラーメモリには、受け取った前記データの順番を変更してデータを格納する逆ミラー部とを備える。
また、上記課題を解決するため、本発明に係る半導体記憶装置は、プライマリメモリと、前記プライマリメモリに格納されるデータに対応するデータが格納されるミラーメモリと、受け取ったデータを前記プライマリメモリおよび前記ミラーメモリに格納するシフトミラー部であって、前記プライマリメモリには受け取った前記データをそのまま格納し、前記ミラーメモリには、受け取った前記データを格納するページをシフトさせて格納するシフトミラー部とを備える。
また、上記課題を解決するため、本発明に係る半導体記憶装置は、プライマリメモリと、前記プライマリメモリに格納されるデータに対応するデータが格納されるミラーメモリと、前記プライマリメモリおよび前記ミラーメモリからデータを読み出すエラー低減部であって、前記プライマリメモリからデータを読み出して第１のデータとし、前記ミラーメモリから、前記第１のデータに対応するデータを読み出して第２のデータとし、前記第１のデータと前記第２のデータとが一致する場合は、前記第１のデータを出力し、前記第１のデータと前記第２のデータとが一致しない場合は、前記第１のデータと前記第２のデータのいずれかで、支配的な方向のビットエラーが発生したものと推定して得られるデータを出力するエラー低減部とを備える。
また、上記課題を解決するため、本発明に係る半導体記憶装置は、バッファメモリと、ホスト装置から受け取ったデータをエラー訂正符号化するエラー訂正符号化部と、ページ単位のデータが前記エラー訂正符号化部に書き込まれる度に、ビット線方向のパリティビットを算出して前記バッファメモリに格納するＲＡＩＤ部とを備える。
また、上記課題を解決するため、本発明に係る半導体記憶装置は、受け取ったデータをエラー訂正復号するエラー訂正復号部と、前記エラー訂正復号部から、エラー訂正復号の際に取得されたエラー位置情報を受け取るエラーマスキング部であって、前記エラー位置情報を前記メモリに格納し、前記エラー訂正復号部がデータをエラー訂正復号する際に、前記メモリから以前の前記エラー位置情報を読み出して、前記エラー訂正復号部に提供するエラーマスキング部とを備える。
また、上記課題を解決するため、本発明に係る半導体記憶装置の制御方法は、プライマリメモリと、当該プライマリメモリに格納されるデータに対応するデータが格納されるミラーメモリと、バッファメモリとのうちの少なくとも１つのメモリを備える半導体記憶装置の制御方法であって、前記少なくとも１つのメモリを制御して、前記少なくとも１つのメモリにデータを格納する格納ステップと、前記少なくとも１つのメモリを制御して、前記少なくとも１つのメモリからデータを読み出す読み出しステップとを含む。
本発明によれば、信頼性が高く、かつ、１つの階層でＳＳＤを効率的に制御することができる半導体記憶装置およびその制御方法を提供することができる。
本発明の一実施形態に係る半導体記憶装置の概略構成を示す図である。 本発明の一実施形態に係る逆ミラー部の概略構成を示す図である。 ＮＡＮＤフラッシュメモリの構成の一例を示す図である。 書き込みＢＥＲの上位ページ／下位ページへの依存性を示すグラフである。 データ保持ＢＥＲのページ番号への依存性を示すグラフである。 プライマリメモリおよびミラーメモリにデータを格納する様子の一例を示す図である。 書き込みエラー主因条件におけるデータの読み出し方法の一例である。 データ保持エラー主因条件におけるデータの読み出し方法の一例である。 書き込みエラー主因条件において、逆ミラーリングを適用した場合にＢＥＲが改善する様子を示すグラフである。 データ保持エラー主因条件において、逆ミラーリングを適用した場合にＢＥＲが改善する様子を示すグラフである。 本発明の一実施形態に係るエラー低減部の概略構成を示す図である。 ＮＡＮＤフラッシュメモリの書き込みＢＥＲにおけるエラー方向の非対称性を示す図である。 本発明の一実施形態に係るエラー低減部の処理を示すフローチャートである。 本発明の一実施形態に係るエラー低減部が出力を判定する様子の例を示す図である。 逆ミラーリングおよびエラー低減を適用した場合にＢＥＲが改善する様子を示すグラフである。 書き込みＢＥＲの書き換え回数への依存性を比較したグラフである。 書き込みＢＥＲの書き換え回数への依存性を比較したグラフである。 データ保持ＢＥＲの書き換え回数への依存性を比較したグラフである。 データ保持ＢＥＲの書き換え回数への依存性を比較したグラフである。 本発明の他の実施形態に係る半導体記憶装置の概略構成を示す図である。 図１６のシフトミラー部の概略構成を示す図である。 シフトミラーリングによりプライマリメモリおよびミラーメモリにデータを格納する様子の一例を示す図である。 シフトミラーリングによりプライマリメモリおよびミラーメモリにデータを格納する処理の一例を示す図である。 書き込みＢＥＲのワーストのシフト数への依存性を示す図である。 データ保持ＢＥＲのワーストのシフト数への依存性を示す図である。 シフトミラーリングを適用した場合に書き込みＢＥＲが改善する様子を示すグラフである。 シフトミラーリングを適用した場合にデータ保持ＢＥＲが改善する様子を示すグラフである。 本発明の一実施形態に係るページＲＡＩＤ部がビット線方向にパリティビットを生成する様子を示す図である。 ユーザメモリに対して必要なバッファ比のバッファメモリの許容書き換え回数への依存性を示す図である。 エラー訂正後のＢＥＲのエラー訂正前のＢＥＲへの依存性を比較したグラフである。 ＮＡＮＤフラッシュメモリにおけるデータ保持エラーの発生の様子の一例を示す図である。 本発明の一実施形態に係る制御装置の書き込みシーケンスのフローチャートである。 本発明の一実施形態に係る制御装置のエラーマスキングシーケンスのフローチャートである。 本発明の一実施形態に係るエラーマスキング部がエラー位置情報を圧縮する様子の一例を示す図である。 ＢＥＲのデータ保持時間への依存性を比較したグラフである。 データ保持ＢＥＲのデータ保持時間への依存性を示すグラフである。 書き込みＢＥＲの書き換え回数への依存性を示すグラフである。 本発明による効果をまとめた表である。 従来のストレージシステムの構成の一例である。
以下、本発明に係る実施形態について、図面を参照して説明する。
［全体構成］
図１は、本発明の一実施形態に係る半導体記憶装置の概略構成を示す図である。図１に示すように、半導体記憶装置は、ホスト装置１、制御装置２、プライマリメモリ３、ミラーメモリ４およびバッファメモリ５を備える。
なお、図１においては、プライマリメモリ３、ミラーメモリ４およびバッファメモリ５について簡略化し、それぞれ１つずつ示したが、これは簡略化した図であり、プライマリメモリ３、ミラーメモリ４およびバッファメモリ５は、それぞれ複数個であってよい。
図１に示すように、本発明の一実施形態に係る半導体記憶装置においては、プライマリメモリ３、ミラーメモリ４およびバッファメモリ５は階層構造を持たない。そのため、制御装置２は、同一の機能を重複させることなく、プライマリメモリ３、ミラーメモリ４およびバッファメモリ５を一括して制御することができる。
データ書き込み時においては、制御装置２は、ホスト装置１から受け取ったデータに対してエラー訂正符号化などの処理を行い、プライマリメモリ３に格納する。また、制御装置２は、データを冗長に格納するため、プライマリメモリ３に格納するデータに対応するデータをミラーメモリ４に格納する。制御装置２が行うエラー訂正符号化以外の処理については後述する。
データ読み出し時においては、制御装置２は、プライマリメモリ３およびミラーメモリ４からデータを読み出す。制御装置２は、受け取ったデータに対して、エラー訂正復号などの処理を行い、ホスト装置１にエラー訂正復号などの処理をしたデータを提供する。制御装置２が行うエラー訂正復号以外の処理については後述する。
プライマリメモリ３およびミラーメモリ４は、不揮発性のメモリであり、例えばＮＡＮＤフラッシュメモリである。信頼性を高めるため、プライマリメモリ３とミラーメモリ４の両方に対応するデータが格納される。
バッファメモリ５は、一時的にデータを格納する際に用いられるメモリである。バッファメモリ５は、制御装置２によってデータの書き込み／読み出しが頻繁に行われる。したがって、バッファメモリ５には、書き込み／読み出し時間が短く、書き換え可能回数が多いという特性を有する抵抗変化型メモリ（ＲｅＲＡＭ：Resistance Random Access Memory）などを用いることが好ましい。しかしながら、ＲｅＲＡＭであることは必須ではなく、バッファメモリ５としては、ＮＡＮＤフラッシュメモリ、ＤＲＡＭ（Dynamic Random Access Memory）、磁気抵抗メモリ（ＭＲＡＭ：Magnetoresistive Random Access Memory）、相変化メモリ（ＰＣＲＡＭ：Phase Change Random Access Memory）、強誘電体メモリ（ＦｅＲＡＭ：Ferroelectric Random Access Memory）など、様々なメモリを用いることができる。
また、この実施形態では、バッファメモリ５として、プライマリメモリ３およびミラーメモリ４とは別のメモリを用いているが、プライマリメモリ３、および／または、ミラーメモリ４内の一部の領域をバッファメモリとして使用することも可能である。
制御装置２は、エラー訂正符号化部１０、ページＲＡＩＤ部２０、逆ミラー部３０、エラー低減部４０、エラー訂正復号部５０およびエラーマスキング部６０を備える。
データ書き込み時においては、エラー訂正符号化部１０は、ホスト装置１から受け取ったデータをエラー訂正符号化する。続いて、ページＲＡＩＤ部２０は、排他的論理和（ＸＯＲ）の演算によってパリティビットを生成する。逆ミラー部３０は、データを逆ミラーリングして、元のデータと逆ミラーリングしたデータとを、それぞれ、プライマリメモリ３とミラーメモリ４とに格納する。「逆ミラーリング」の技術的意味については後述する。なお、ページＲＡＩＤ部２０が、排他的論理和の演算によってパリティビットを生成するのは一例であり、その他の演算方法によってパリティビットを生成してもよい。
データ読み出し時においては、エラー低減部４０は、プライマリメモリ３およびミラーメモリ４からデータを読み出す。続いて、エラー訂正復号部５０は、エラー訂正復号を実行する。また、エラー訂正復号部５０は、エラー訂正復号時に取得したエラー位置情報をエラーマスキング部６０に提供する。また、エラー訂正復号部５０は、エラーマスキング部６０から、以前の読み出し時におけるエラー位置情報を受け取り、エラー位置におけるデータを訂正する。
制御装置２内の各ブロックの機能の詳細について、以下に詳述する。
［逆ミラーリング］
図２は、本発明の一実施形態に係る逆ミラー部３０の概略構成を示す図である。図２に示すように、逆ミラー部３０は、入力部３１、プライマリ出力部３２、変換部３３およびミラー出力部３４を備える。
入力部３１は、データを受け取ると、プライマリ出力部３２およびバッファメモリ５にデータを提供する。プライマリ出力部３２は、受け取ったデータをそのままプライマリメモリ３に格納する。
変換部３３は、バッファメモリ５からデータの順番を逆にして読み出してミラー出力部３４へデータを提供する。ミラー出力部３４は、逆の順番となったデータをミラーメモリ４へ格納する。なお、変換部３３が、バッファメモリ５を介して入力部３１からデータを受け取るものとして説明したが、バッファメモリ５は必須ではなく、変換部３３は、入力部３１から直接データを受け取りデータの順番を逆にしてもよい。
以下、変換部３３がデータの順番を逆にすることにより、プライマリメモリ３とミラーメモリ４に格納されるデータの順番が逆になることの技術的意味を説明する。
図３は、１メモリセルあたり２ビットのＭＬＣ（Multiple Level Cell）のＮＡＮＤフラッシュメモリの構成の一例を示す図である。図３に示すように、１メモリセルあたり２ビットのＭＬＣのＮＡＮＤフラッシュメモリは、各メモリセルが下位ページと上位ページを有し２ビット分のデータを格納する。図３に示す例では、ビット線方向に１２８個のメモリセルがあるため、その２倍の２５６個のページがあり、２５６ビットのデータを格納する。以下、特に断らない限り、プライマリメモリ３およびミラーメモリ４は、１メモリセルあたり２ビットのＭＬＣのＮＡＮＤフラッシュメモリであり、０から２５５までのページ番号を有するものとして説明する。
図４は、ページ番号を横軸、データを所定の回数だけ書き換えた後に書き込んだデータのＢＥＲ（Bit Error Rate）（以下、「書き込みＢＥＲ」と称する）を縦軸としたグラフである。図４は、書き換え回数が１０ｋ回（１０ラ１０３回）の場合のＢＥＲの測定結果である。
図４に示すように、ＮＡＮＤフラッシュメモリにおいては、上位ページに書き込まれたデータの書き込みＢＥＲの方が下位ページに書き込まれたデータの書き込みＢＥＲよりも小さい。したがって、全てのデータが上位ページから読み出せることが好ましい。
図５は、ページ番号を横軸、データを所定の回数だけ書き換えた後に高温で所定の時間を経過した時点のＢＥＲ（以下、「データ保持ＢＥＲ」と称する）を縦軸としたグラフである。図５は、１０ｋ回書き換えた後に８５℃で１０時間経過した時点のＢＥＲの測定結果である。
図５に示すように、ＮＡＮＤフラッシュメモリにおいては、ページ番号が大きくなるにつれてデータ保持ＢＥＲが劣化する傾向がある。したがって、全てのデータがページ番号の小さい側のページから読み出せることが好ましい。
図６に、プライマリメモリ３とはデータの順番を逆にして、データをミラーメモリ４に格納する様子を示す。図６に示すように、データ０からデータ２５５は、ミラーメモリ４においては、データ２５５からデータ０の順でページ０からページ２５５に格納される。これにより、プライマリメモリ３では下位ページに記載されていたデータをミラーメモリ４では上位ページに格納することができる。例えば、データ０は、プライマリメモリ３では下位ページ（ページ０）に格納されるが、ミラーメモリ４では上位ページ（ページ２５５）に格納される。
また、プライマリメモリ３ではページ番号の大きいページに記載されていたデータをミラーメモリ４ではページ番号の小さいページに格納することができる。例えば、データ２５５は、プライマリメモリ３ではページ２５５に格納されるが、ミラーメモリ４ではページ０に格納される。
図７Ａに、書き込みエラーが主因となる条件（以下、「書き込みエラー主因条件」と称する）において、ワーストＢＥＲを改善させる読み出し方法の例を示す。ここで、ワーストＢＥＲとは、全てのページ番号の中で最も大きいＢＥＲのことである。図７Ａに示すように、奇数番号のデータ（データ１、データ３・・・）はプライマリメモリ３から読み出し、偶数番号のデータ（データ０、データ２・・・）はミラーメモリ４から読み出すことにより、全てのデータを上位ページから読み出すことができワーストＢＥＲが改善する。
図７Ｂに、データ保持エラーが主因となる条件（以下、「データ保持エラー主因条件」と称する）において、ワーストＢＥＲを改善させる読み出し方法の例を示す。図７Ｂに示すように、データ０から１２７はプライマリメモリ３から読み出し、データ１２８から２５５はミラーメモリ４から読み出すことにより、全てのデータをページ番号の小さい側のページから読み出すことができワーストＢＥＲが改善する。
図８Ａに、書き込みエラー主因条件において、書き込みＢＥＲを、従来の場合と、逆ミラーリングを適用した場合とで比較したグラフを示す。黒四角が従来の測定結果を示し、白四角が逆ミラーリングを適用した測定結果を示す。図８Ａに示すように、逆ミラーリングを適用することにより、ワーストＢＥＲが６９％改善した。
図８Ｂに、データ保持エラー主因条件において、データ保持ＢＥＲを、従来の場合と、逆ミラーリングを適用した場合とで比較したグラフを示す。黒四角が従来の測定結果を示し、白四角が逆ミラーリングを適用した測定結果を示す。図８Ｂに示すように、逆ミラーリングを適用することにより、ワーストＢＥＲが４１％改善した。
このように逆ミラーリングを適用し、全てのデータを上位ページから読み出す、または、ページ番号の小さい側から読み出すことによって、ワーストＢＥＲを改善させることができる。どちらの読み出し方を選択するかは、書き込みエラーまたはデータ保持エラーのいずれを改善させるかに応じて決定することができる。
なお、上記で説明した、ミラーメモリ４にデータの順番を逆にして格納する方法は、あくまで例示であって、これに限るものではない。最適なデータの格納方法は、プライマリメモリ３およびミラーメモリ４の特性によって変わり得る。逆ミラー部３０は、プライマリメモリ３およびミラーメモリ４の特性に応じて、最適な順番になるようにデータの順番を変更し、ミラーメモリ４にデータを格納する。
また、上記で説明した、上位ページのみからデータを読み出す方法、および、ページ番号の小さい側のみからデータを読み出す方法は、あくまで例示であって、これに限るものではない。最適なデータの読み出し方法は、プライマリメモリ３およびミラーメモリ４の特性によって変わり得る。例えば、プライマリメモリ３およびミラーメモリ４が、ページ番号が大きい方でＢＥＲが小さいという特性を有する場合は、ページ番号の大きい側からデータを読み出すことが好ましい場合もあり得る。
また、本実施形態では、変換部３３は、後述するエラー低減部４０と協働して、ワーストＢＥＲを低減する場合は、データの順番を逆にするだけでなく、さらにビットを反転させてデータをミラーメモリ４に格納する。ここで、ビットを反転とは、”０”のデータを”１”とし、”１”のデータを”０”とすることを意味する。変換部３３がビットを反転させることの技術的意味については、エラー低減部４０の説明において詳述する。
［エラー低減］
図９は、本発明の一実施形態に係るエラー低減部４０の概略構成を示す図である。図９に示すように、エラー低減部４０は、プライマリ入力部４１、ミラー入力部４２、ビット再反転部４３および判定部４４を備える。
プライマリ入力部４１は、プライマリメモリ３からデータを読み出して判定部４４にデータを提供する。
ミラー入力部４２は、ミラーメモリ４からデータを読み出してビット再反転部４３にデータを提供する。
ビット再反転部４３は、ミラー入力部４２から受け取ったデータのビットを反転させ、反転させたデータを判定部４４に提供する。ここで、ビット再反転部４３がビットを反転させるのは、逆ミラー部３０が、ビットを反転させてミラーメモリ４に格納したデータを、再反転させて元のデータに戻すためである。エラー低減部４０が逆ミラー部３０と協働してＢＥＲを低減する際に、逆ミラー部３０がビットを反転してミラーメモリ４に格納し、エラー低減部４０がミラーメモリ４から読み出したデータのビットを再反転して元に戻すことの技術的意味については後述する。
判定部４４は、プライマリ入力部４１およびビット再反転部４３から受け取ったデータを比較して正しいと推定されるデータを判定し、推定したデータを出力する。判定部４４が、どのようにして正しいと推定されるデータを判定するかについては、図１１のフローチャートの説明において詳述する。
以下、逆ミラー部３０によるビット反転、および、エラー低減部４０によるビット再反転の技術的意味を説明する。
図１０は、ＮＡＮＤフラッシュメモリの書き込みＢＥＲにおけるエラー方向の非対称性を示す図である。図１０に示すように、下位ページでは、”１”が”０”となるエラー方向が支配的であり、上位ページでは、”０”が”１”となるエラー方向が支配的である。
逆ミラー部３０は、プライマリメモリ３とミラーメモリ４とで上位ページと下位ページがペアになるようにデータを格納する。したがって、プライマリメモリ３で下位ページ（上位ページ）に格納されているデータは、ミラーメモリ４では上位ページ（下位ページ）に格納されている。
そうすると、逆ミラー部３０がビット反転せずにミラーメモリ４にデータを格納した場合、例えば、プライマリメモリ３で下位ページに格納されたデータと、ミラーメモリ４で上位ページに格納されたデータとでは、支配的なエラー方向が反対となる。この場合、プライマリメモリ３とミラーメモリ４から読み出したデータが一致しない場合に、正しいデータが”０”と”１”のどちらであるかが推定できない。
そこで、逆ミラー部３０がミラーメモリ４に格納するデータをビット反転させることにより、プライマリメモリ３とミラーメモリ４とで支配的なエラー方向が一致する。これにより、プライマリメモリ３とミラーメモリ４から読み出したデータが一致しない場合に、プライマリメモリ３とミラーメモリ４のいずれかで、支配的な方向のエラーが発生したと推定することにより、正しいデータが”０”と”１”のどちらであるかを推定できるようになる。
この場合、逆ミラー部３０がビットを反転させてミラーメモリ４にデータを格納するため、エラー低減部４０はビットを再反転させてデータを元に戻す。
上記のように、ＮＡＮＤフラッシュメモリの書き込みＢＥＲにおけるエラー方向に強い非対称性があることから、エラー低減部４０は、プライマリメモリ３とミラーメモリ４から読み出したデータが一致しない場合に、正しいデータを推定することができる。図１１のフローチャートに従って、エラー低減部４０が正しいデータを推定する手順を示す。
プライマリ入力部４１は、プライマリメモリ３からデータを読み出す（ステップＳ１０１）。ミラー入力部４２は、対応するデータをミラーメモリ４から読み出す（ステップＳ１０２）。なお、ステップＳ１０１とＳ１０２とは、逆の順番であっても構わないし、同時であっても構わない。
ビット再反転部４３は、ミラー入力部４２から受け取ったデータのビットを再反転させて判定部４４に提供する（ステップＳ１０３）。
判定部４４は、プライマリ入力部４１から受け取ったデータとビット再反転部４３から受け取ったデータが一致しているか否かを判定する（ステップＳ１０４）。
ステップＳ１０４にて、データが一致していると判定した場合は、判定部４４は、プライマリメモリ３とミラーメモリ４のいずれにおいてもエラーが発生しなかったものと推定し、プライマリメモリ３に格納されていたデータを出力する（ステップＳ１０５）。
ステップＳ１０４にて、データが一致していないと判定した場合は、判定部４４は、さらに、プライマリメモリ３から読み出したデータが、下位ページと上位ページのいずれから読み出したデータであるかを判定する（ステップＳ１０６）。
ステップＳ１０６にて、プライマリメモリ３の下位ページから読み出したデータであると判定した場合は、判定部４４は、”１”が正しいデータであると推定して、データ”１”を出力する（ステップＳ１０７）。
ステップＳ１０６にて、プライマリメモリ３の上位ページから読み出したデータであると判定した場合は、判定部４４は、”０”が正しいデータであると推定して、データ”０”を出力する（ステップＳ１０８）。
図１２は、エラー低減部４０の処理のいくつかの具体例を示す表である。図１２は、プライマリメモリ３の下位ページ、および、ミラーメモリ４の上位ページからデータを読み出した場合の例である。
ケース１は、プライマリメモリ３の下位ページデータが”１”で、ミラーメモリ４の上位ページデータ（ビット再反転後のデータ、以下同様）が”１”である場合である。この場合、データが一致しているので、エラー低減部４０は、”１”が正しいデータであると推定し”１”を出力する。
ケース２は、プライマリメモリ３の下位ページデータが”１”で、ミラーメモリ４の上位ページデータが”１”から”０”へのエラー（ビット再反転前は、”０”から”１”へのエラー）を起こした場合を示す。この場合、データが一致しておらず、プライマリメモリ３のデータは下位ページから読み出したデータであるので、エラー低減部４０は、”１”が正しいデータであると推定し”１”を出力する。この推定は正しい。
ケース３は、プライマリメモリ３の下位ページデータが”１”から”０”へのエラーを起こし、ミラーメモリ４の上位ページデータが”１”である場合を示す。この場合、データが一致しておらず、プライマリメモリ３のデータは下位ページから読み出したデータであるので、エラー低減部４０は、”１”が正しいデータであると推定し”１”を出力する。この推定は正しい。
ケース４は、プライマリメモリ３の下位ページデータが”１”から”０”へのエラーを起こし、ミラーメモリ４の上位ページデータも”１”から”０”へのエラー（ビット再反転前は、”０”から”１”へのエラー）を起こした場合を示す。この場合、データが一致しているので、エラー低減部４０は、”０”が正しいデータであると推定し”０”を出力する。この推定は正しくない。このように、プライマリメモリ３とミラーメモリ４の両方でエラーが発生した場合は、エラー低減部４０は正しい値を推定することができない。しかしながら、プライマリメモリ３とミラーメモリ４の両方で同時にエラーが発生する確率は非常に小さいため、この場合に正しく推定できないことの影響は小さい。
ケース５は、プライマリメモリ３の下位ページデータが”０”で、ミラーメモリ４の上位ページデータが”０”である場合を示す。この場合、データが一致しているので、エラー低減部４０は、”０”が正しいデータであると推定し”０”を出力する。
なお、上記説明においては、逆ミラー部３０とエラー低減部４０とで協働してＢＥＲを低減する場合を例に挙げて説明したが、エラー低減部４０のみを独立して採用してもよい。逆ミラーリングを採用しない場合は、エラー低減部４０におけるビット再反転は実行しない。また、逆ミラーリングを採用しない場合は、逆ミラー部３０は、バッファメモリ５を必要としない。
また、上記説明においては、支配的なエラー方向が図１０に示す方向である場合を例に挙げて説明したが、これはあくまで一例である。例えば、支配的なエラー方向が図１０に示す方向と逆の場合であっても、同様の考え方で正しいデータを推定することにより、本願発明は適用可能である。
[逆ミラーリングおよびエラー低減の効果]
図１３に、書き込みエラー主因条件において、書き込みＢＥＲを、通常のミラーリングを採用する従来技術の場合と、上記の逆ミラーリングおよびエラー低減を適用した場合とで比較したグラフを示す。黒四角が従来の測定結果を示し、白四角が逆ミラーリングおよびエラー低減を適用した測定結果を示す。図１３に示すように、逆ミラーリングおよびエラー低減を適用することにより、ワーストＢＥＲが９１％改善した。
図１４Ａ、１４Ｂ、１５Ａおよび１５Ｂに、通常のミラーリングを採用する従来技術の場合と、上記の逆ミラーリングを適用した場合と、上記の逆ミラーリングおよびエラー低減を適用した場合とを比較する測定結果を示す。黒四角が従来の測定結果、白三角が逆ミラーリングを適用した場合の測定結果、白四角が逆ミラーリングおよびエラー低減を適用した場合の測定結果を示す。
図１４Ａおよび１４Ｂは、横軸が書き換え回数、縦軸がブロック内のワースト書き込みＢＥＲである。図１４Ａは、サイズが２Ｘｎｍのメモリセルに対する測定結果である。図１４Ｂは、サイズが１Ｘｎｍのメモリセルに対する測定結果である。ここで、サイズが２Ｘｎｍとはサイズが２０〜３０ｎｍ程度であることを意味する。また、サイズが１Ｘｎｍとはサイズが１０〜２０ｎｍ程度であることを意味する。以下の説明においても同様である。
図１４Ａに示されるように、書き換え回数が１０ｋ回の場合、従来技術に対して逆ミラーリングを適用することでＢＥＲが６９％改善し、逆ミラーリングにさらにエラー低減を適用することで、従来技術に対してＢＥＲが９１％改善した。
また、図１４Ｂに示されるように、書き換え回数が６ｋ回の場合、従来技術に対して逆ミラーリングを適用することでＢＥＲが４５％改善し、逆ミラーリングにさらにエラー低減を適用することで、従来技術に対してＢＥＲが８５％改善した。
図１５Ａおよび１５Ｂは、横軸が書き換え回数、縦軸がブロック内のワーストデータ保持ＢＥＲである。図１５Ａは、サイズが２Ｘｎｍのメモリセルに対して、横軸で指定する書き換え回数だけ書き換えた後に、８５℃で５０６時間経過させた後の測定結果である。図１５Ｂは、サイズが１Ｘｎｍのメモリセルに対して、横軸で指定する書き換え回数だけ書き換えた後に、８５℃で１９４時間経過させた後の測定結果である。
図１５Ａに示されるように、書き換え回数が１０ｋ回の場合、従来技術に対して逆ミラーリングを適用することでＢＥＲが４１％改善し、逆ミラーリングにさらにエラー低減を適用することで、従来技術に対してＢＥＲが５６％改善した。
また、図１５Ｂに示されるように、書き換え回数が６ｋ回の場合、従来技術に対して逆ミラーリングを適用することでＢＥＲが１４％改善し、逆ミラーリングにさらにエラー低減を適用することで、従来技術に対してＢＥＲが３０％改善した。
［シフトミラーリング］
上述した「逆ミラーリング」の代わりに、「シフトミラーリング」を採用する実施形態を以下に説明する。図１６は、シフトミラーリングを採用した実施形態に係る半導体記憶装置の概略構成を示す図である。図１に示した「逆ミラーリング」を採用する半導体記憶装置とは、制御装置２が逆ミラー部３０の代わりにシフトミラー部７０を備える点、および、シフトミラー部７０がバッファメモリ５に接続されていない点で異なる。
図１７は、本発明の一実施形態に係るシフトミラー部７０の概略構成を示す図である。図１７に示すように、シフトミラー部７０は、入力部７１、プライマリ出力部７２およびシフト出力部７３を備える。
入力部７１は、データを受け取ると、プライマリ出力部７２およびシフト出力部７３にデータを提供する。プライマリ出力部７２は、受け取ったデータをそのままプライマリメモリ３に格納する。
シフト出力部７３は、データを格納するページを、プライマリ出力部７２がプライマリメモリ３に格納するページから、シフト数ｉ（ｉは整数）だけシフトさせて、受け取ったデータをミラーメモリ４に格納する。
以下、シフト出力部７３が、データを格納するページを、シフト数ｉだけシフトさせることについて詳細に説明する。
図１８に、ミラーメモリ４にデータを格納するページを、プライマリメモリ３にデータを格納するページから、所定のシフト数だけシフトさせる様子の一例を示す。以下、図１８に示すようなビット線方向の１２８個のメモリセルからなる単位を「ブロック」と称することとする。図１８に示すように、プライマリメモリ３のブロックｎ（ｎ番目のブロック）においては、ページ０からページ２５５に、データｎ＿０からデータｎ＿２５５が格納されている。一方、ミラーメモリ４のブロックｎにおいては、対応するデータが、所定のシフト数だけシフトさせたページに格納されている。例えば、データｎ＿０からデータｎ＿１２８が、ページ１２７からページ２５５に格納されている。また、データｎ＿１２９からデータｎ＿２５５は、図示していないミラーメモリ４のブロックｎ＋１に格納されている。また、ミラーメモリ４のブロックｎにおける、ページ０からページ１２６には、プライマリメモリ３のブロックｎ−１において、ページ１２９からページ２５５に格納されているデータｎ−１＿１２９からデータｎ−１＿２５５が格納されている。
図１９に、ミラーメモリ４にデータを格納するページを、プライマリメモリ３にデータを格納するページからシフトさせて格納する処理の一例を示す。プライマリメモリ３のブロック０において、データ０＿０をページ０に格納する際、ミラーメモリ４においては、ブロック０のページ２５５−ｉにデータ０＿０を格納する。また、プライマリメモリ３のブロック０において、データ０＿ｉをページｉに格納する際、ミラーメモリ４においては、ブロック０のページ２５５にデータ０＿ｉを格納する。また、プライマリメモリ３のブロック０において、データ０＿ｉ＋１をページｉ＋１に格納する際、ミラーメモリ４においては、ブロック１のページ０にデータ０＿ｉ＋１を格納する。また、プライマリメモリ３のブロック０において、データ０＿２５５をページ２５５に格納する際、ミラーメモリ４においては、ブロック１のページ２５４−ｉにデータ０＿２５５を格納する。
図１９に示すように、シフトミラー部７０は、同一のデータをプライマリメモリ３とミラーメモリ４に同時に書き込むことが可能であるため、バッファメモリ５が不要である。
シフト数ｉは任意の値に設定可能であり、プライマリメモリ３およびミラーメモリ４の特性に応じて適切な値を設定することができる。
図２０Ａに、書き込みＢＥＲのワーストを、従来の場合と、逆ミラーリングを適用した場合と、シフトミラーリングを適用した場合とで比較したグラフを示す。横軸はシフト数であり、シフトミラーリングを適用した場合の書き込みＢＥＲのワーストは、シフト数に依存して周期的に変化している。シフトミラーリングを適用した場合、シフト数として、書き込みＢＥＲのワーストが低くなる値を選択することにより、書き込みＢＥＲのワーストが逆ミラーリングを適用した場合と同等の程度まで改善させることができる。
図２０Ｂに、データ保持ＢＥＲのワーストを、従来の場合と、逆ミラーリングを適用した場合と、シフトミラーリングを適用した場合とで比較したグラフを示す。横軸はシフト数であり、シフトミラーリングを適用した場合のデータ保持ＢＥＲのワーストは、シフト数に依存して変化している。図２０Ｂに示すように、シフトミラーリングを適用した場合、シフト数が１１０〜１４４程度の範囲において、データ保持ＢＥＲのワーストが逆ミラーリングを適用した場合と同等の程度まで改善した。
図２１Ａに、書き込みＢＥＲを、従来の場合と、シフトミラーリングを適用した場合とで比較したグラフを示す。黒四角が従来の測定結果を示し、白四角がシフトミラーリングを適用した測定結果を示す。図２１Ａに示すように、シフトミラーリングを適用することにより、ワーストＢＥＲが５７％改善した。
図２１Ｂに、データ保持ＢＥＲを、従来の場合と、シフトミラーリングを適用した場合とで比較したグラフを示す。黒四角が従来の測定結果を示し、白四角がシフトミラーリングを適用した測定結果を示す。図２１Ｂに示すように、シフトミラーリングを適用することにより、ワーストＢＥＲが４１％改善した。
このようにシフトミラーリングを適用し、ミラーメモリ４にデータを格納するページを、プライマリメモリ３にデータを格納するページから、適切なシフト数ｉだけシフトさせることによって、バッファメモリ５を用いることなくワーストＢＥＲを改善させることができる。
なお、ミラーメモリ４にデータを格納するページを、プライマリメモリ３にデータを格納するページからシフトする際は、必ずしも一律にページをシフトさせなくてもよい。最適なデータの格納方法は、プライマリメモリ３およびミラーメモリ４の特性によって変わり得るからである。例えば、最適にデータを格納するため、ミラーメモリ４にデータを格納するページを、一律にシフトさせたものから一部順番を変更させてもよい。
［ページＲＡＩＤ］
図２２に、ページＲＡＩＤ部２０により、ビット線（ＢＬ：Bit Line）方向にパリティビットを付加する様子を示す。
図２２に示すように、ページＲＡＩＤ部２０は、従来のワード線（ＷＬ：Word Line）方向のエラー訂正符号に加えて、ビット線方向についても、各メモリセルのデータについて排他的論理和を演算することにより、パリティビットを算出する。ページＲＡＩＤ部２０は、算出したパリティビットをバッファメモリ５に格納する。
ページＲＡＩＤ部２０は、ユーザデータがページ単位でエラー訂正符号化部１０に書き込まれる度に、ビット線方向のパリティビットを算出し、算出したパリティビットをバッファメモリ５に格納する。バッファメモリ５は、少なくとも１ページ分の容量を有し、１ページ分のパリティビットを更新して格納する。バッファメモリ５には、書き換え可能回数が多いＲｅＲＡＭを用いることが好ましい。
ページＲＡＩＤ部２０は、ユーザデータの書き込みが完了すると、バッファメモリ５に格納しているパリティビットを書き込みが完了したユーザデータの後のページに書き込む。パリティビットは、最後のページ（一番ページ番号の大きいページ）に書き込まれる場合もあるが、最後のページに限るものではなく、最後から２番目のページやその他のページに書き込まれる場合もある。また、パリティビットの書き込みは１ページに限るものではなく、複数のページにパリティビットを書き込んでもよい。
ページＲＡＩＤ部２０は、ユーザデータの書き込みを完了するまでに、バッファメモリ５を、最大で（ページ数−１）回更新する。ここで、ページ数とは、ブロック内におけるページの数である。図２２に示す例においては、１つのビット線にメモリセルが１２８個あり、それぞれのメモリセルが２ページずつのページを有するため、ページ数は２５６である。
ＮＡＮＤブロックが４ｋ回書き換え可能である場合、バッファメモリ５は、４ｋラ２５５≒１０６回程度の書き換えが可能であることを要求されるが、バッファメモリ５にＲｅＲＡＭを採用すれば、ＲｅＲＡＭは書き換え可能回数が多いため対応可能である。
また、ページＲＡＩＤ部２０は、頻繁にバッファメモリ５への書き込みをするため、書き込みアクセス時間の観点から、書き込み速度が速いことが好ましい。この点からも、バッファメモリ５にＲｅＲＡＭを採用することが好ましい。
図２３Ａは、横軸をバッファメモリ５の許容書き換え回数、縦軸をユーザメモリに対して必要とされるバッファメモリ５の比としたグラフである。図２３Ａに示すように、ＲｅＲＡＭは、ＳＬＣ ＮＡＮＤに比べて、書き換え可能回数が約１００倍であるので、必要とされるバッファ比が約１００分の１である。また、バッファメモリ５にＲｅＲＡＭを採用した場合、ユーザメモリに対して必要とされる容量は０．１％以下である。
図２３Ｂは、横軸をエラー訂正前のＢＥＲ、縦軸をエラー訂正後のＢＥＲとしたグラフである。図２３Ｂに示すように、エラー訂正後のＢＥＲとして市場で要求されるレベルは、１０−１５である。１ｋバイトあたり４０ビットを訂正するという前提で検討すると、ページＲＡＩＤを適用することにより、許容できるＢＥＲが４５％増大する。ここで、許容できるＢＥＲとは、エラー訂正後に１０−１５のＢＥＲを達成可能なエラー訂正前のＢＥＲである。
［エラーマスキング］
図２４に、ＮＡＮＤフラッシュメモリにおいてデータ保持エラーが発生する様子を示す。データ保持エラーは、フローティングゲートから電子が漏れ出すことなどにより発生する。図２４に示す例においては、データの書き込みから１００日経過すると、左から３番目および右から３番目のメモリセルにおいて、もともと”０”であったデータが”１”になるというエラーが発生している。一旦エラーが発生した位置においては、エラーが回復することはないため、２００日経過後においても左から３番目のメモリセルと右から３番目のメモリセルは、エラーが発生した状態のままである。図２４に示す例においては、２００日経過後に、さらに、右から２番目のデータも”０”であったデータが”１”になるというエラーが発生している。
制御装置２は、ＮＡＮＤフラッシュメモリの上記のようなデータ保持エラーの特性を鑑みて、エラー訂正復号を効率的に実行する。エラーマスキングにおいては、制御装置２は、エラー書き込みシーケンスとエラーマスキングシーケンスの２つのシーケンスを実行する。それぞれのシーケンスについて、以下に説明する。
図２５は、エラー書き込みシーケンスのフローチャートである。
エラー訂正復号部５０は、エラー訂正符号化されたデータを読み出す（ステップＳ２０１）。エラー訂正復号部５０は、読み出したデータに対しエラー訂正復号を実行し、エラー訂正復号後のデータを出力する。この際、エラー訂正復号部５０は、どの位置のメモリセルでエラーが起こったかの情報（以下、「エラー位置情報」と称する）を取得する（ステップＳ２０２）。
エラーマスキング部６０は、エラー訂正復号部５０からエラー位置情報を取得し、取得したエラー位置情報を圧縮する（ステップＳ２０３）。エラーマスキング部６０が実行する圧縮方法の一例については後述する。なお、エラーマスキング部６０は、他の方法でエラー位置情報を取得することもできる。例えば、エラーマスキング部６０は、信頼性の高いメモリ（例えば、バッファメモリ５）に、別途、書き込んだデータと、プライマリメモリ３またはミラーメモリ４などから読み出したデータとを比較することによりエラー位置情報を取得することもできる。
エラーマスキング部６０は、圧縮したエラー位置情報をバッファメモリ５に格納する（ステップＳ２０４）。
図２６は、エラーマスキングシーケンスのフローチャートである。
エラーマスキング部６０は、バッファメモリ５から圧縮された以前のエラー位置情報を読み出す（ステップＳ３０１）。エラーマスキング部６０は、圧縮されているエラー位置情報を解凍する（ステップＳ３０２）。
エラー訂正復号部５０は、エラー位置情報をエラーマスキング部６０から取得し、データ内のエラーを削除する（ステップＳ３０３）。エラー訂正復号部５０は、エラー訂正復号を実行する（ステップＳ３０４）。エラー訂正復号部５０は、エラー訂正復号したデータを出力する（ステップＳ３０５）。
制御装置２は、エラー書き込みシーケンスとエラーマスキングシーケンスとを適切なタイミングで実行することにより、エラーマスキングを効果的に実行することができる。例えば、データ書き込み後、所定の時間までのデータ読み出し時においては、エラー書き込みシーケンスを実行し、所定の時間後のデータ読み出し時においては、エラーマスキングシーケンスを実行することとしてもよい。また、制御装置２は、所定の時間後のデータ読み出し時においては、エラー書き込みシーケンスとエラーマスキングシーケンスを両方実行することとしてもよい。
図２７に、エラーマスキング部６０がエラー位置情報を圧縮する一例を示す。通常、メモリセルにおいてエラーが発生する確率は小さいため、エラーマスキング部６０は、これを利用して効率的にエラー位置情報を圧縮することができる。エラー位置情報は、例えば、エラーのない位置を”０”、エラーの発生している位置を”１”とするテーブルであるが、通常、エラーの発生率は低いため、エラー位置情報は、ほとんどの位置で”０”となり、稀に、”１”となる。
エラーマスキング部６０は、このように特定の情報が連続して続くようなエラー位置情報を、例えばランレングス圧縮（Run Length Encoding）により圧縮することで効率的に圧縮することができる。例えば、ＢＥＲが１％の場合、ランレングス圧縮によりデータ量を１６％に低減することができる。なお、ランレングス圧縮は一例であり、他の圧縮方法を用いてもよい。
図２８に、ＢＥＲについて、エラーマスキングを適用した場合と、エラーマスキングを適用しない場合とを比較したグラフを示す。図２８に示すように、エラーマスキングシーケンスにおいて、エラーマスキングを適用することにより、８５℃にしてから２００時間経過後の比較でＢＥＲが６７％改善し、８５℃にしてから３５０時間経過後の比較でＢＥＲが５５％改善した。
なお、エラーマスキング部６０は、エラー位置情報を圧縮するものとして説明したが、これは必須ではない。エラーマスキング部６０は、エラー位置情報を圧縮せずにバッファメモリ５に格納してもよい。
また、上記説明においては、エラー位置情報がバッファメモリ５に格納されるものとして説明したが、これは一例である。エラー位置情報は、プライマリメモリ３やミラーメモリ４など他のメモリに格納してもよい。
［測定結果］
本願で説明した逆ミラーリング、エラー低減、ページＲＡＩＤおよびエラーマスキングを適用すると、データ保持ＢＥＲにおいて、許容できるＢＥＲ（ＡＢＥＲ：Acceptable BER）が６．２倍になる。図２９に示すように、これは、許容できる書き換え回数が２倍になったこと、および、許容できるデータ保持時間が３４倍になったことに相当する。
また、本願で説明した逆ミラーリング、エラー低減、ページＲＡＩＤおよびエラーマスキングを適用すると、書き込みＢＥＲにおいて、許容できるＢＥＲが３２倍になる。図３０に示すように、これは、許容できる書き換え回数が４．２倍になったことに相当する。
図３１に、図２９および３０で説明した数値を表にまとめて示す。
上述したように、本発明に係る半導体記憶装置は、許容できるＢＥＲを改善することにより、信頼性を高め、かつ、１つの階層でＳＳＤを効率的に制御し信頼性を向上させることができる。
また、本発明に係る半導体記憶装置は、逆ミラーリングを適用し、プライマリメモリ３とミラーメモリ４のうちの、ＢＥＲが小さいメモリからデータを読み出すことにより、ワーストＢＥＲを改善することができる。
また、本発明に係る半導体記憶装置は、エラー低減を適用し、プライマリメモリ３とミラーメモリ４から読み出したデータが一致しない場合は、ＮＡＮＤフラッシュメモリにおけるエラー方向の非対称性を利用して正しいデータを推定することにより、ワーストＢＥＲを改善することができる。
また、本発明に係る半導体記憶装置は、ページＲＡＩＤを適用し、ビット線方向にもパリティビットを付加することにより、誤り訂正能力を向上させることができる。
また、本発明に係る半導体記憶装置は、エラーマスキングを適用し、以前にデータを読み出した際のエラー位置情報を利用することにより、ワーストＢＥＲを改善することができる。
本発明を諸図面や実施例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形や修正を行うことが容易であることに注意されたい。従って、これらの変形や修正は本発明の範囲に含まれることに留意されたい。
例えば、本発明の実施形態はＮＡＮＤフラッシュメモリを例に挙げて説明したが、本発明はこれに限るものではなく、同様の特性を示すメモリであれば他のメモリであってもよい。
また、ＮＡＮＤフラッシュメモリとして、１メモリセルあたり２ビットのＭＬＣでページ番号が０から２５５のＮＡＮＤフラッシュメモリを例に挙げて説明したが、本発明はこれに限るものではなく、他の構成のＮＡＮＤフラッシュメモリであってもよい。
また、逆ミラーリング、エラー低減、ページＲＡＩＤおよびエラーマスキング全てを適用可能な装置構成とし、全てを適用した場合を例として説明してきたが、本発明は、いずれか１つまたは２つ以上を適用可能な装置構成とし、いずれか１つまたは２つ以上を適用する制御としてもよい。この場合、当業者であれば技術常識にしたがって不要なブロックを省略することができる。例えば、ページＲＡＩＤのみを適用する場合は、ミラーリングは必須ではないため、ミラーメモリ４は省略することができる。また、エラーマスキングのみを適用する場合も同様に、ミラーリングは必須ではないため、ミラーメモリ４は省略することができる。
また、本発明は、１つの階層でＳＳＤを制御することができるが、複数の階層で構成される構成に対しても適用可能である。
１ ホスト装置
２ 制御装置
３ プライマリメモリ
４ ミラーメモリ
５ バッファメモリ
１０ エラー訂正符号化部
２０ ページＲＡＩＤ部
３０ 逆ミラー部
３１ 入力部
３２ プライマリ出力部
３３ 変換部
３４ ミラー出力部
４０ エラー低減部
４１ プライマリ入力部
４２ ミラー入力部
４３ ビット再反転部
４４ 判定部
５０ エラー訂正復号部
６０ エラーマスキング部
７０ シフトミラー部
７１ 入力部
７２ プライマリ出力部
７３ シフト出力部

Claims (9)

  1. プライマリメモリと、前記プライマリメモリに格納されるデータに対応するデータが格納されるミラーメモリと、バッファメモリとのうちの少なくとも１つのメモリと、
    前記少なくとも１つのメモリを制御して、前記少なくとも１つのメモリにデータを格納し、前記少なくとも１つのメモリからデータを読み出す制御装置と
    を備える半導体記憶装置。
  2. 請求項１に記載の半導体記憶装置において、前記制御装置は、
    ホスト装置から受け取ったデータをエラー訂正符号化するエラー訂正符号化部と、
    ページ単位のデータが前記エラー訂正符号化部に書き込まれる度に、ビット線方向のパリティビットを算出して前記バッファメモリに格納するページＲＡＩＤ部と、
    前記ページＲＡＩＤ部から受け取ったデータを前記プライマリメモリおよび前記ミラーメモリに格納する逆ミラー部であって、
    前記プライマリメモリには受け取った前記データをそのまま格納し、
    前記ミラーメモリには、受け取った前記データの順番を変更して格納する逆ミラー部と、
    前記プライマリメモリおよび前記ミラーメモリからデータを読み出すエラー低減部であって、
    前記プライマリメモリからデータを読み出して第１のデータとし、
    前記ミラーメモリから、前記第１のデータに対応するデータを読み出して第２のデータとし、
    前記第１のデータと前記第２のデータとが一致する場合は、前記第１のデータを出力し、
    前記第１のデータと前記第２のデータとが一致しない場合は、前記第１のデータと前記第２のデータのいずれかで、支配的な方向のビットエラーが発生したものと推定して得られるデータを出力するエラー低減部と、
    前記エラー低減部から受け取ったデータをエラー訂正復号するエラー訂正復号部と、
    前記エラー訂正復号部から、エラー訂正復号の際に取得されたエラー位置情報を受け取るエラーマスキング部であって、
    前記エラー位置情報を、前記バッファメモリ、前記プライマリメモリまたは前記ミラーメモリに格納し、
    前記エラー訂正復号部がデータをエラー訂正復号する際に、前記バッファメモリ、前記プライマリメモリまたは前記ミラーメモリから前記エラー位置情報を読み出して、前記エラー訂正復号部に提供するエラーマスキング部と
    を備える半導体記憶装置。
  3. プライマリメモリと、
    前記プライマリメモリに格納されるデータに対応するデータが格納されるミラーメモリと、
    受け取ったデータを前記プライマリメモリおよび前記ミラーメモリに格納する制御装置であって、
    前記プライマリメモリには受け取った前記データをそのまま格納し、
    前記ミラーメモリには、受け取った前記データを格納するページを所定の規則に基づいて制御して、前記データを格納する制御装置と
    を備える半導体記憶装置。
  4. プライマリメモリと、
    前記プライマリメモリに格納されるデータに対応するデータが格納されるミラーメモリと、
    受け取ったデータを前記プライマリメモリおよび前記ミラーメモリに格納する逆ミラー部であって、
    前記プライマリメモリには受け取った前記データをそのまま格納し、
    前記ミラーメモリには、受け取った前記データの順番を変更して格納する逆ミラー部と
    を備える半導体記憶装置。
  5. プライマリメモリと、
    前記プライマリメモリに格納されるデータに対応するデータが格納されるミラーメモリと、
    受け取ったデータを前記プライマリメモリおよび前記ミラーメモリに格納するシフトミラー部であって、
    前記プライマリメモリには受け取った前記データをそのまま格納し、
    前記ミラーメモリには、受け取った前記データを格納するページをシフトさせて格納するシフトミラー部と
    を備える半導体記憶装置。
  6. プライマリメモリと、
    前記プライマリメモリに格納されるデータに対応するデータが格納されるミラーメモリと、
    前記プライマリメモリおよび前記ミラーメモリからデータを読み出すエラー低減部であって、
    前記プライマリメモリからデータを読み出して第１のデータとし、
    前記ミラーメモリから、前記第１のデータに対応するデータを読み出して第２のデータとし、
    前記第１のデータと前記第２のデータとが一致する場合は、前記第１のデータを出力し、
    前記第１のデータと前記第２のデータとが一致しない場合は、前記第１のデータと前記第２のデータのいずれかで、支配的な方向のビットエラーが発生したものと推定して得られるデータを出力するエラー低減部と
    を備える半導体記憶装置。
  7. バッファメモリと、
    ホスト装置から受け取ったデータをエラー訂正符号化するエラー訂正符号化部と、
    ページ単位のデータが前記エラー訂正符号化部に書き込まれる度に、ビット線方向のパリティビットを算出して前記バッファメモリに格納するページＲＡＩＤ部と
    を備える半導体記憶装置。
  8. 受け取ったデータをエラー訂正復号するエラー訂正復号部と、
    前記エラー訂正復号部から、エラー訂正復号の際に取得されたエラー位置情報を受け取るエラーマスキング部であって、
    前記エラー位置情報をメモリに格納し、
    前記エラー訂正復号部がデータをエラー訂正復号する際に、前記メモリから以前の前記エラー位置情報を読み出して、前記エラー訂正復号部に提供するエラーマスキング部とを備える半導体記憶装置。
  9. プライマリメモリと、当該プライマリメモリに格納されるデータに対応するデータが格納されるミラーメモリと、バッファメモリとのうちの少なくとも１つのメモリを備える半導体記憶装置の制御方法であって、
    前記少なくとも１つのメモリを制御して、前記少なくとも１つのメモリにデータを格納する格納ステップと、
    前記少なくとも１つのメモリを制御して、前記少なくとも１つのメモリからデータを読み出す読み出しステップと
    を含む半導体記憶装置の制御方法。
JP2014549804A 2012-11-30 2013-11-21 半導体記憶装置およびその制御方法 Expired - Fee Related JP6327714B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012263033 2012-11-30
JP2012263033 2012-11-30
PCT/JP2013/006852 WO2014083811A1 (ja) 2012-11-30 2013-11-21 半導体記憶装置およびその制御方法

Publications (2)

Publication Number Publication Date
JPWO2014083811A1 true JPWO2014083811A1 (ja) 2017-01-05
JP6327714B2 JP6327714B2 (ja) 2018-05-23

Family

ID=50827472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014549804A Expired - Fee Related JP6327714B2 (ja) 2012-11-30 2013-11-21 半導体記憶装置およびその制御方法

Country Status (5)

Country Link
US (1) US9684464B2 (ja)
JP (1) JP6327714B2 (ja)
KR (1) KR101700057B1 (ja)
CN (1) CN104969202B (ja)
WO (1) WO2014083811A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9529672B2 (en) * 2014-09-25 2016-12-27 Everspin Technologies Inc. ECC word configuration for system-level ECC compatibility
US10133625B2 (en) 2015-08-11 2018-11-20 Western Digital Technologies, Inc. Storing parity data separate from protected data
JP6700082B2 (ja) * 2016-03-29 2020-05-27 ラピスセミコンダクタ株式会社 半導体装置、電池監視システム、及びデータ読み出し方法
US10567006B2 (en) * 2016-08-05 2020-02-18 Sandisk Technologies Llc Data relocation
US10691533B2 (en) * 2017-12-12 2020-06-23 Micron Technology, Inc. Error correction code scrub scheme
US10789126B2 (en) * 2018-10-09 2020-09-29 Micron Technology, Inc. Multiple memory devices having parity protection

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6063651A (ja) * 1983-09-17 1985-04-12 Nippon Telegr & Teleph Corp <Ntt> 記憶装置
JPS61272851A (ja) * 1985-05-28 1986-12-03 Mitsubishi Electric Corp 記憶装置
JPH06282449A (ja) * 1993-03-29 1994-10-07 Nec Corp メモリコントローラ
JPH07281961A (ja) * 1994-04-08 1995-10-27 N T T Data Tsushin Kk メモリ故障検出装置及び計算機
WO1997030454A1 (fr) * 1996-02-19 1997-08-21 Citizen Watch Co., Ltd. Memoire remanente a semi-conducteurs
JP2002244932A (ja) * 2001-02-15 2002-08-30 Ricoh Co Ltd 制御装置
JP2006163811A (ja) * 2004-12-07 2006-06-22 Denso Corp 不揮発性メモリのデータ制御方法
JP2009294869A (ja) * 2008-06-04 2009-12-17 Toshiba Corp メモリシステム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0306211A3 (en) * 1987-09-04 1990-09-26 Digital Equipment Corporation Synchronized twin computer system
JPH0663651A (ja) * 1992-08-19 1994-03-08 Kaidate Sangyo Kk パイプ用端部加工方法
WO2008101316A1 (en) * 2007-02-22 2008-08-28 Mosaid Technologies Incorporated Apparatus and method for using a page buffer of a memory device as a temporary cache
US9021188B1 (en) * 2013-03-15 2015-04-28 Virident Systems Inc. Small block write operations in non-volatile memory systems

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6063651A (ja) * 1983-09-17 1985-04-12 Nippon Telegr & Teleph Corp <Ntt> 記憶装置
JPS61272851A (ja) * 1985-05-28 1986-12-03 Mitsubishi Electric Corp 記憶装置
JPH06282449A (ja) * 1993-03-29 1994-10-07 Nec Corp メモリコントローラ
JPH07281961A (ja) * 1994-04-08 1995-10-27 N T T Data Tsushin Kk メモリ故障検出装置及び計算機
WO1997030454A1 (fr) * 1996-02-19 1997-08-21 Citizen Watch Co., Ltd. Memoire remanente a semi-conducteurs
JP2002244932A (ja) * 2001-02-15 2002-08-30 Ricoh Co Ltd 制御装置
JP2006163811A (ja) * 2004-12-07 2006-06-22 Denso Corp 不揮発性メモリのデータ制御方法
JP2009294869A (ja) * 2008-06-04 2009-12-17 Toshiba Corp メモリシステム

Also Published As

Publication number Publication date
US20150309744A1 (en) 2015-10-29
KR20150079917A (ko) 2015-07-08
US9684464B2 (en) 2017-06-20
CN104969202B (zh) 2018-04-03
WO2014083811A1 (ja) 2014-06-05
KR101700057B1 (ko) 2017-01-26
JP6327714B2 (ja) 2018-05-23
CN104969202A (zh) 2015-10-07

Similar Documents

Publication Publication Date Title
US10459794B2 (en) Memory systems having extended product lifetime and methods of operating the same
CN111081308B (zh) 用于混合非易失性存储系统的系统和方法
JP6327714B2 (ja) 半導体記憶装置およびその制御方法
US10228990B2 (en) Variable-term error metrics adjustment
TWI407446B (zh) 記憶體裝置內錯誤更正的動態資料儲存系統及方法
US9164830B2 (en) Methods and devices to increase memory device data reliability
US20150019933A1 (en) Memory controller, storage device, and memory control method
US11861195B2 (en) TLC data programming with hybrid parity
KR102407659B1 (ko) 메모리 내 데이터 복원 작업의 수행
JP2013522776A (ja) マルチレベルセルのセルフｒａｉｄフラッシュデータ保護
US9870830B1 (en) Optimal multilevel sensing for reading data from a storage medium
US10133645B2 (en) Data recovery in three dimensional non-volatile memory array after word line short
US20240086282A1 (en) Multi-layer code rate architecture for copyback between partitions with different code rates
JP2007058940A (ja) 記憶装置、ファイル記憶装置、およびコンピュータシステム
WO2021196620A1 (zh) 读写方法及存储器装置
US10922025B2 (en) Nonvolatile memory bad row management
WO2021196623A1 (zh) 读写方法及存储器装置
US20240054046A1 (en) Error-handling management during copyback operations in memory devices
US11994947B2 (en) Multi-layer code rate architecture for special event protection with reduced performance penalty
US11568938B2 (en) QLC data programming
WO2021196621A1 (zh) 读写方法及存储器装置
US12007837B2 (en) Redundancy metadata schemes for rain protection of large codewords
US11556261B2 (en) Memory stripe coding management
US11507304B1 (en) Diagonal page mapping in memory systems
WO2021196619A1 (zh) 读写方法及存储器装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180413

R150 Certificate of patent or registration of utility model

Ref document number: 6327714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees