TWI407446B - 記憶體裝置內錯誤更正的動態資料儲存系統及方法 - Google Patents

記憶體裝置內錯誤更正的動態資料儲存系統及方法 Download PDF

Info

Publication number
TWI407446B
TWI407446B TW098132659A TW98132659A TWI407446B TW I407446 B TWI407446 B TW I407446B TW 098132659 A TW098132659 A TW 098132659A TW 98132659 A TW98132659 A TW 98132659A TW I407446 B TWI407446 B TW I407446B
Authority
TW
Taiwan
Prior art keywords
data
error correction
memory device
errors
data block
Prior art date
Application number
TW098132659A
Other languages
English (en)
Other versions
TW201108239A (en
Inventor
Chih Cheng Tu
Yan Wun Huang
Han Lung Huang
Ming Hung Chou
Chien Fu Huang
Chih Hwa Chang
Original Assignee
Skymedi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skymedi Corp filed Critical Skymedi Corp
Publication of TW201108239A publication Critical patent/TW201108239A/zh
Application granted granted Critical
Publication of TWI407446B publication Critical patent/TWI407446B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

記憶體裝置內錯誤更正的動態資料儲存系統及方法
本發明係有關一種儲存裝置，特別是關於一種儲存裝置內錯誤更正的動態資料儲存系統及方法。
錯誤偵測及更正對於儲存裝置(例如半導體記憶體裝置)內資料可靠度的維持非常重要。尤其當記憶單元的密度或每一記憶單元的儲存位元數增加時，錯誤偵測及更正變得更形重要。再者，半導體記憶體裝置(例如快閃記憶體)於製造時或是經過相當多次的讀寫後，也會產生壞位元。
錯誤更正碼(error correction code,ECC)被用以增進記憶體裝置的可靠度。然而，傳統記憶體裝置的錯誤更正碼並非很有效。甚者，當錯誤數目超過錯誤更正能力時，儲存於記憶體裝置內的資料將無法回復而永遠失去。
鑑於傳統記憶體裝置無法有效地更正錯誤及防止資料遺失，因此亟需提出一種新穎的記憶體系統及方法，用以有效地增進記憶體裝置內資料的可靠度並防止資料的遺失。
鑑於上述，本發明實施例的目的之一在於提供一種記憶體裝置內錯誤更正的動態資料儲存系統及方法，用以動態地及有效地更正錯誤。
根據本發明實施例之一所揭露之記憶體裝置內錯誤更正的動態資料儲存方法，首先接收欲儲存資料，再將資料予以編碼並產生對應之錯誤更正碼(ECC)。儲存編碼資料於記憶體裝置之資料區塊的一部份，其中，資料儲存於資料區塊之置放比例係根據資料區塊之更正錯誤數目所決定或為預設值。
根據本發明另一實施例所揭露之記憶體裝置內錯誤更正的動態資料儲存方法，首先接收欲儲存資料，再判定將儲存接收資料的資料頁是否被標示，其中標示資料頁之產生包含：(a)讀取記憶體裝置的一頁資料並予以解碼，其中資料頁包含複數資料區塊並位於一資料儲存區域內；(b)將更正錯誤數目與一預設臨界值作比較；及(c)當更正錯誤數目超過預設臨界值時，則標示資料頁。接著，決定標示資料頁之資料區塊的資料置放比例，其中置放比例係根據更正錯誤數目所決定或為預設值。接下來，將接收資料予以編碼並產生對應之錯誤更正碼(ECC)，再根據決定之資料置放比例，將編碼資料及錯誤更正碼(ECC)儲存於標示資料頁的資料區塊內。
根據本發明又一實施例所揭露之記憶體裝置內錯誤更正的動態資料儲存系統，其包含記憶體裝置及記憶體控制器。其中，記憶體控制器接收欲儲存至記憶體裝置的資料，並將資料予以編碼及產生對應 之錯誤更正碼(ECC)。再者，將編碼資料儲存於記憶體裝置之資料區塊的一部份，其中，資料儲存於資料區塊之置放比例係根據資料區塊之更正錯誤數目所決定或為預設值。
10‧‧‧記憶體系統
12‧‧‧記憶體裝置
120‧‧‧記憶體單元陣列
122‧‧‧讀寫單元
14‧‧‧記憶體控制器
140‧‧‧錯誤更正碼(ECC)編碼器
142‧‧‧錯誤更正碼(ECC)解碼器
16‧‧‧主機
21-25‧‧‧步驟
30‧‧‧資料儲存區域
32‧‧‧備份儲存區域
51-57‧‧‧步驟
第一圖顯示本發明實施例之記憶體系統的方塊圖。
第二圖顯示本發明實施例之記憶體裝置的資料擷取方法之流程圖。
第三A圖例示記憶體裝置之資料儲存區域的資料及錯誤更正碼(ECC)之配置。
第三B圖例示記憶體裝置之資料儲存區域的資料及錯誤更正碼(ECC)之另一種配置。
第四圖例示一記憶體裝置分隔為資料儲存區域及備份儲存區域。
第五圖顯示本發明實施例之記憶體裝置內錯誤更正的動態資料儲存方法流程圖。
第六A圖例示於增強模式下將資料及錯誤更正碼(ECC)置放於資料儲存區域。
第六B圖例示另一種於增強模式下將資料及錯誤更正碼(ECC)置放於資料儲存區域。
第一圖顯示本發明實施例之記憶體系統10的方塊圖。在本實施例中，記憶體系統10包含記憶體裝置12、記憶體控制器14及主 機16。記憶體裝置12可以是一般的儲存裝置或儲存媒體，在本實施例中為快閃記憶體。快閃記憶體屬於非揮發性固態記憶體裝置之一種，其可以電性抹除及程式化。對於單階單元(single-level cell,SLC)快閃記憶體，其每一記憶單元內可儲存單一位元的資訊，對於多階單元(multi-level cell,MLC)快閃記憶體，其每一記憶單元內可儲存二或多位元的資訊。
在本實施例中，記憶體裝置12或快閃記憶體包含記憶體單元陣列120及讀寫單元122，其用以寫入資料至記憶體單元陣列120或自記憶體單元陣列120讀出資料。記憶體控制器14包含錯誤更正碼(ECC)編碼器140，其用以將(提供自主機16)資料進行編碼，以便寫入記憶體裝置12；及錯誤更正碼(ECC)解碼器142，其用以將(提供自記憶體裝置12)資料進行解碼，以便由主機16讀取。
第二圖顯示本發明實施例之記憶體裝置的資料擷取方法之流程圖。於步驟21，讀取並解碼一資料頁。第三A圖例示記憶體裝置之資料儲存區域30的資料及錯誤更正碼(ECC)之配置。在此例示配置中，每一資料頁包含四個資料區塊(partition)，每一區塊大小為1K位元組。例如，第一資料頁依序儲存有第一資料區塊DATA1、第二資料區塊DATA2、第三資料區塊DATA3及第四資料區塊DATA4，其後跟隨一資料標頭(data header)。接著，對應的錯誤更正碼(ECC)(例如ECC1、ECC2、ECC3及ECC4)或備用(redundant)資料依序儲存於同一資料頁，其後並跟隨一ECC標頭。第三B圖例示記憶體裝置之資料儲存區域30的資料及錯誤更正碼(ECC)之另一種配置。在此例示配置中，每一資料區塊後面緊跟著一標頭及對應的錯誤更正碼(ECC)。 換句話說，每一資料區塊及對應之標頭及錯誤更正碼(ECC)係依序儲存。標頭可用以儲存輔助資訊，便於資料的儲存或擷取。
繼續參閱第二圖，於步驟22，將解碼過程(步驟21)中，一資料頁經更正的錯誤數目與一預設臨界值作比較。在本實施例中，預設臨界值可小於錯誤更正機制所能更正的最大數目。當更正錯誤數目並未超過預設臨界值時，則資料經正常地讀取並送至主機16。否則，當更正錯誤數目超過預設臨界值時，則於步驟23中將對應的資料頁標示其更正錯誤數目。
接下來，於步驟24，將標示資料頁予以複製並備份儲存於一備份儲存區域32，其和資料儲存區域30同時儲存於記憶體裝置內。再者，複製資料頁的位置也於步驟25中加以記錄。第四圖例示一記憶體裝置分隔為資料儲存區域30及備份儲存區域32。在此例子中，第一資料頁及第三資料頁被標示，並複製及備份於備份儲存區域32中。一般來說，當更正錯誤數目超過預設臨界值時，即表示標示資料頁的區域正在惡化當中。為了避免將來資料的流失，將標示資料頁備份儲存於備份儲存區域32中，以便將來因為錯誤更正機制已超過其錯誤更正能力而無法回復資料時，得以從備份儲存區域32來擷取資料。
第五圖顯示本發明實施例之記憶體裝置內錯誤更正的動態資料儲存方法流程圖。於步驟51，自主機接收欲儲存之資料。接著，於步驟52，檢查用以儲存接收資料之資料頁的狀態，檢視其是否被標示。如果資料頁判定為標示資料頁，則進入增強模式。於此增強模式中，於步驟53中，根據更正錯誤數目以決定每一資料區塊可置放資料的比例。 在另一實施例中，每一資料區塊可置放資料的比例係為預設值，例如在記憶體裝置出廠前即已預設。接著，於步驟54，將資料予以編碼並產生對應之錯誤更正碼(ECC)；編碼資料連同錯誤更正碼(ECC)則根據所決定之資料置放比例被儲存於資料儲存區域30內(步驟55)。第六A圖例示於增強模式下將資料及錯誤更正碼(ECC)置放於資料儲存區域30。在此例子中，第一資料頁的每一資料區塊置放有百分之五十(亦即0.5K位元組)的資料。資料區塊的其他百分之五十則儲存一些已知值(例如00或FF)。由於第三資料頁的更正錯誤數目少於第一資料頁，因此第三資料頁的每一資料區塊置放有百分之六十(亦即0.6K位元組)的資料。資料區塊的其他百分之四十則儲存一些已知值(例如00或FF)。一般來說，如果錯誤更正數目愈多，則每一資料區塊所置放的資料比例將愈小；反之亦是。藉此，即使對應的錯誤更正碼(ECC)是固定的，然而每一資料區塊的錯誤更正能力將會增大，因而增進了記憶體裝置的可靠度及其使用壽命。
另一方面，如果於步驟52判定非為標示資料頁，則進入一般模式。於一般模式中，將資料予以編碼並產生對應之錯誤更正碼(ECC)(步驟56)；編碼資料連同錯誤更正碼(ECC)接著被儲存於資料儲存區域30內，以填滿每一資料區塊(步驟57)。
第六B圖例示另一種於增強模式下將資料及錯誤更正碼(ECC)置放於資料儲存區域30。在此例子中，每一資料區塊後面緊跟著一標頭及對應的錯誤更正碼(ECC)。換句話說，每一資料區塊及對應之標頭及錯誤更正碼(ECC)係依序儲存。標頭可用以儲存輔助資訊，便於資料的儲存或擷取。
以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
51-57‧‧‧步驟

Claims (20)

  1. 一種記憶體裝置內錯誤更正的動態資料儲存方法，包含：接收欲儲存資料；將該資料予以編碼並產生對應之錯誤更正碼(ECC)；及儲存該編碼資料於該記憶體裝置之資料區塊的一部份，其中，該資料儲存於該資料區塊之置放比例係根據該資料區塊之更正錯誤數目所決定；其中更正錯誤數目愈多，則每一資料區塊所置放的資料比例愈小，且每一資料區塊所置放的資料之數目至少為一；藉此，由於對應的錯誤更正碼是固定的，使得每一資料區塊的錯誤更正能力增大。
  2. 如申請專利範圍第1項所述記憶體裝置內錯誤更正的動態資料儲存方法，其中上述之更正錯誤數目係獲自一讀取週期。
  3. 如申請專利範圍第1項所述記憶體裝置內錯誤更正的動態資料儲存方法，其中上述之資料區塊及該錯誤更正碼(ECC)具固定大小。
  4. 如申請專利範圍第3項所述記憶體裝置內錯誤更正的動態資料儲存方法，其中，儲存於較大更正錯誤數目之資料區塊內的資料量比儲存於較小更正錯誤數目之資料區塊內的資料量來得少。
  5. 如申請專利範圍第1項所述記憶體裝置內錯誤更正的動態資料儲存方法，當該更正錯誤數目小於一臨界值時，則該編碼資料及該錯誤更正碼(ECC)填滿該資料區塊。
  6. 如申請專利範圍第1項所述記憶體裝置內錯誤更正的動態 資料儲存方法，更包含一步驟，當一資料頁中的更正錯誤數目超過一臨界值時，則標示該資料頁。
  7. 如申請專利範圍第6項所述記憶體裝置內錯誤更正的動態資料儲存方法，更包含一步驟，用以複製並備份儲存該標示資料頁於該記憶體裝置的一備份儲存區域。
  8. 一種記憶體裝置內錯誤更正的動態資料儲存方法，包含：接收欲儲存資料；判定將儲存該接收資料的資料頁是否被標示，其中該標示資料頁之產生包含：(a)讀取該記憶體裝置的一頁資料並予以解碼，其中該資料頁包含複數資料區塊並位於一資料儲存區域內；(b)將更正錯誤數目與一預設臨界值作比較；及(c)當該更正錯誤數目超過該預設臨界值時，則標示該資料頁；決定該標示資料頁之資料區塊的資料置放比例，其中該置放比例係根據該更正錯誤數目所決定；將該接收資料予以編碼並產生對應之錯誤更正碼(ECC)；及根據該決定之資料置放比例，將該編碼資料及該錯誤更正碼(ECC)儲存於該標示資料頁的資料區塊內；其中更正錯誤數目愈多，則每一資料區塊所置放的資料比例愈小，且每一資料區塊所置放的資料之數目至少為一；藉此，由於對應的錯誤更正碼是固定的，使得每一資料區塊的錯誤更正能力增大。
  9. 如申請專利範圍第8項所述記憶體裝置內錯誤更正的動態資料儲存方法，更包含一步驟，用以複製並備份儲存該標示資料頁 於一備份儲存區域。
  10. 如申請專利範圍第9項所述記憶體裝置內錯誤更正的動態資料儲存方法，更包含一步驟，用以記錄該複製資料頁位於該備份儲存區域的位置。
  11. 如申請專利範圍第8項所述記憶體裝置內錯誤更正的動態資料儲存方法，其中上述編碼資料儲存以填滿一未標示資料頁的資料區塊。
  12. 如申請專利範圍第8項所述記憶體裝置內錯誤更正的動態資料儲存方法，其中上述資料區塊依序配置於該資料頁，其後跟隨一資料標頭，接著，依序配置對應之錯誤更正碼(ECC)及一ECC標頭於該資料頁。
  13. 如申請專利範圍第8項所述記憶體裝置內錯誤更正的動態資料儲存方法，其中每一該資料區塊、一對應標頭及該錯誤更正碼(ECC)依序配置於該資料頁。
  14. 一種記憶體裝置內錯誤更正的動態資料儲存系統，包含：一記憶體裝置；及一記憶體控制器，用以接收欲儲存至該記憶體裝置的資料，並將該資料予以編碼及產生對應之錯誤更正碼(ECC)；其中上述編碼資料儲存於該記憶體裝置之資料區塊的一部份，其中，該資料儲存於該資料區塊之置放比例係根據該資料區塊之更正錯誤數目所決定；其中更正錯誤數目愈多，則每一資料區塊所置放的資料比例愈小，且每一資料區塊所置放的資料之數目至少為一； 藉此，由於對應的錯誤更正碼是固定的，使得每一資料區塊的錯誤更正能力增大。
  15. 如申請專利範圍第14項所述記憶體裝置內錯誤更正的動態資料儲存系統，其中上述之更正錯誤數目係獲自一讀取週期。
  16. 如申請專利範圍第14項所述記憶體裝置內錯誤更正的動態資料儲存系統，其中上述之資料區塊及該錯誤更正碼(ECC)具固定大小。
  17. 如申請專利範圍第16項所述記憶體裝置內錯誤更正的動態資料儲存系統，其中，儲存於較大更正錯誤數目之資料區塊內的資料量比儲存於較小更正錯誤數目之資料區塊內的資料量來得少。
  18. 如申請專利範圍第14項所述記憶體裝置內錯誤更正的動態資料儲存系統，當該更正錯誤數目小於一臨界值時，則該編碼資料及該錯誤更正碼(ECC)填滿該資料區塊。
  19. 如申請專利範圍第14項所述記憶體裝置內錯誤更正的動態資料儲存系統，當一資料頁中的更正錯誤數目超過一臨界值時，則標示該資料頁。
  20. 如申請專利範圍第19項所述記憶體裝置內錯誤更正的動態資料儲存系統，其中上述之標示資料頁被複製並備份儲存於該記憶體裝置的一備份儲存區域。
TW098132659A 2009-08-26 2009-09-28 記憶體裝置內錯誤更正的動態資料儲存系統及方法 TWI407446B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/548,348 US8429497B2 (en) 2009-08-26 2009-08-26 Method and system of dynamic data storage for error correction in a memory device

Publications (2)

Publication Number Publication Date
TW201108239A TW201108239A (en) 2011-03-01
TWI407446B true TWI407446B (zh) 2013-09-01

Family

ID=43626639

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098132659A TWI407446B (zh) 2009-08-26 2009-09-28 記憶體裝置內錯誤更正的動態資料儲存系統及方法

Country Status (2)

Country Link
US (2) US8429497B2 (zh)
TW (1) TWI407446B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474329B (zh) * 2010-11-15 2015-02-21 Silicon Motion Inc 提昇錯誤更正能力之方法以及記憶裝置及控制器
US8694855B1 (en) * 2011-11-02 2014-04-08 Pmc-Sierra Us, Inc. Error correction code technique for improving read stress endurance
US8694849B1 (en) 2011-12-19 2014-04-08 Pmc-Sierra Us, Inc. Shuffler error correction code system and method
US8995302B1 (en) 2013-01-16 2015-03-31 Pmc-Sierra Us, Inc. Method and apparatus for translated routing in an interconnect switch
US9092353B1 (en) 2013-01-29 2015-07-28 Pmc-Sierra Us, Inc. Apparatus and method based on LDPC codes for adjusting a correctable raw bit error rate limit in a memory system
US9128858B1 (en) 2013-01-29 2015-09-08 Pmc-Sierra Us, Inc. Apparatus and method for adjusting a correctable raw bit error rate limit in a memory system using strong log-likelihood (LLR) values
US9813080B1 (en) 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US8990661B1 (en) 2013-03-05 2015-03-24 Pmc-Sierra Us, Inc. Layer specific attenuation factor LDPC decoder
US10230396B1 (en) 2013-03-05 2019-03-12 Microsemi Solutions (Us), Inc. Method and apparatus for layer-specific LDPC decoding
US9397701B1 (en) 2013-03-11 2016-07-19 Microsemi Storage Solutions (Us), Inc. System and method for lifetime specific LDPC decoding
US8935598B1 (en) 2013-03-12 2015-01-13 Pmc-Sierra Us, Inc. System and method for adaptive check node approximation in LDPC decoding
US8984365B1 (en) 2013-03-14 2015-03-17 Pmc-Sierra Us, Inc. System and method for reduced memory storage in LDPC decoding
US8984376B1 (en) 2013-03-14 2015-03-17 Pmc-Sierra Us, Inc. System and method for avoiding error mechanisms in layered iterative decoding
US9590656B2 (en) 2013-03-15 2017-03-07 Microsemi Storage Solutions (Us), Inc. System and method for higher quality log likelihood ratios in LDPC decoding
US9454414B2 (en) 2013-03-15 2016-09-27 Microsemi Storage Solutions (Us), Inc. System and method for accumulating soft information in LDPC decoding
US9235467B2 (en) 2013-03-15 2016-01-12 Pmc-Sierra Us, Inc. System and method with reference voltage partitioning for low density parity check decoding
US9450610B1 (en) 2013-03-15 2016-09-20 Microsemi Storage Solutions (Us), Inc. High quality log likelihood ratios determined using two-index look-up table
US9305663B2 (en) * 2013-12-20 2016-04-05 Netapp, Inc. Techniques for assessing pass/fail status of non-volatile memory
US9417804B2 (en) 2014-07-07 2016-08-16 Microsemi Storage Solutions (Us), Inc. System and method for memory block pool wear leveling
US9772901B2 (en) 2015-05-08 2017-09-26 Nxp Usa, Inc. Memory reliability using error-correcting code
US10332613B1 (en) 2015-05-18 2019-06-25 Microsemi Solutions (Us), Inc. Nonvolatile memory system with retention monitor
US9799405B1 (en) 2015-07-29 2017-10-24 Ip Gem Group, Llc Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction
US9886214B2 (en) 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US9892794B2 (en) 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
US10157677B2 (en) 2016-07-28 2018-12-18 Ip Gem Group, Llc Background reference positioning and local reference positioning using threshold voltage shift read
US10291263B2 (en) 2016-07-28 2019-05-14 Ip Gem Group, Llc Auto-learning log likelihood ratio
US10236915B2 (en) 2016-07-29 2019-03-19 Microsemi Solutions (U.S.), Inc. Variable T BCH encoding
CN107194016A (zh) * 2017-07-14 2017-09-22 上海瀚之友信息技术服务有限公司 一种数据分割方法
US10769013B1 (en) * 2018-06-11 2020-09-08 Cadence Design Systems, Inc. Caching error checking data for memory having inline storage configurations
CN110489373B (zh) * 2019-08-21 2021-07-20 格威半导体(厦门)有限公司 一种串行隔离通信方法、装置及系统
US11775382B2 (en) * 2020-12-09 2023-10-03 Micron Technology, Inc. Modified parity data using a poison data unit
US20230214119A1 (en) * 2021-12-30 2023-07-06 Micron Technology, Inc. Data stripe protection

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442638A (en) * 1994-01-10 1995-08-15 International Business Machines Corporation Apparatus and method for recording over defects in storage media
US20030097609A1 (en) * 1989-04-13 2003-05-22 Eliyahou Harari Flash EEprom system
US20070089031A1 (en) * 2005-09-30 2007-04-19 Intel Corporation Methods and arrangements to remap degraded storage blocks
US20070162826A1 (en) * 2005-08-30 2007-07-12 Major Karl L Method for detecting error correction defects
US20070294588A1 (en) * 2006-05-09 2007-12-20 Coulson Richard L Performing a diagnostic on a block of memory associated with a correctable read error
US20080282106A1 (en) * 2007-05-12 2008-11-13 Anobit Technologies Ltd Data storage with incremental redundancy

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030097609A1 (en) * 1989-04-13 2003-05-22 Eliyahou Harari Flash EEprom system
US5442638A (en) * 1994-01-10 1995-08-15 International Business Machines Corporation Apparatus and method for recording over defects in storage media
US20070162826A1 (en) * 2005-08-30 2007-07-12 Major Karl L Method for detecting error correction defects
US20070089031A1 (en) * 2005-09-30 2007-04-19 Intel Corporation Methods and arrangements to remap degraded storage blocks
US20070294588A1 (en) * 2006-05-09 2007-12-20 Coulson Richard L Performing a diagnostic on a block of memory associated with a correctable read error
US20080282106A1 (en) * 2007-05-12 2008-11-13 Anobit Technologies Ltd Data storage with incremental redundancy

Also Published As

Publication number Publication date
TW201108239A (en) 2011-03-01
US20110055659A1 (en) 2011-03-03
US20130179749A1 (en) 2013-07-11
US8429497B2 (en) 2013-04-23
US8707135B2 (en) 2014-04-22

Similar Documents

Publication Publication Date Title
TWI407446B (zh) 記憶體裝置內錯誤更正的動態資料儲存系統及方法
KR101405741B1 (ko) 스트라이프-기반 비-휘발성 멀티레벨 메모리 동작
US10089174B2 (en) Flash memory controller and memory device for accessing flash memory module, and associated method
US8010876B2 (en) Method of facilitating reliable access of flash memory
US9124300B2 (en) Error correction coding in non-volatile memory
US9164830B2 (en) Methods and devices to increase memory device data reliability
TWI385666B (zh) 適用於快閃記憶體之資料結構、及其資料寫入方法及資料讀取方法
US20110302477A1 (en) Data Hardening to Compensate for Loss of Data Retention Characteristics in a Non-Volatile Memory
US10891065B2 (en) Method and system for online conversion of bad blocks for improvement of performance and longevity in a solid state drive
US11861195B2 (en) TLC data programming with hybrid parity
US20120102379A1 (en) System and method of interleaving data according to an adjustable parameter
US9478298B2 (en) Memory system and method of reading data thereof
US11057060B1 (en) Method and apparatus for matrix flipping error correction
US10133645B2 (en) Data recovery in three dimensional non-volatile memory array after word line short
US20130047056A1 (en) Flash memory device with rectifiable redundancy and method of controlling the same
US10922025B2 (en) Nonvolatile memory bad row management
US11204834B1 (en) Implementation of keeping data integrity in multiple dimensions
US8885406B2 (en) Memory device, memory control device, and memory control method
KR101996136B1 (ko) 빠른 판독 다중 레벨 3d nand가 수명 용량 향상시키는 것을 가능하게 하는 데이터 매핑
US20240062839A1 (en) Performing block-level media management operations for block stripes in a memory device
KR102593374B1 (ko) Qlc 데이터 프로그래밍