KR101594030B1 - 플래시 메모리 장치의 프로그램 방법 - Google Patents

플래시 메모리 장치의 프로그램 방법 Download PDF

Info

Publication number
KR101594030B1
KR101594030B1 KR1020090041763A KR20090041763A KR101594030B1 KR 101594030 B1 KR101594030 B1 KR 101594030B1 KR 1020090041763 A KR1020090041763 A KR 1020090041763A KR 20090041763 A KR20090041763 A KR 20090041763A KR 101594030 B1 KR101594030 B1 KR 101594030B1
Authority
KR
South Korea
Prior art keywords
banks
group
programming
page
bank
Prior art date
Application number
KR1020090041763A
Other languages
English (en)
Other versions
KR20100122726A (ko
Inventor
최현진
박찬익
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090041763A priority Critical patent/KR101594030B1/ko
Priority to US12/776,620 priority patent/US8351275B2/en
Publication of KR20100122726A publication Critical patent/KR20100122726A/ko
Application granted granted Critical
Publication of KR101594030B1 publication Critical patent/KR101594030B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Abstract

플래시 메모리 장치의 쓰기 성능을 향상할 수 있는 프로그램 방법이 개시된다. 상기 플래시 메모리 장치의 프로그램 방법은 멀티 비트 데이터를 저장하기 위한 복수의 메모리 셀들이 포함된 복수의 뱅크들을 포함하는 플래시 메모리 장치의 프로그램 방법에 있어서, (a) 제 1 그룹의 뱅크들에 대하여 MSB(Most Significant Bit) 페이지를 프로그램하는 단계, (b) 제 2 그룹의 뱅크들에 대하여 LSB(Least Significant Bit) 페이지를 프로그램하는 단계, (c) 상기 제 2 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램하는 단계 및 (d) 상기 제 1 그룹의 뱅크들에 대하여 상기 LSB 페이지를 프로그램하는 단계를 구비할 수 있다.

Description

플래시 메모리 장치의 프로그램 방법{Programming Method for flash memory device}
본 발명은 SSD(Solid State Disk)나 플래시 메모리 카드 등과 같은 플래시 메모리 장치에 관한 것으로, 특히 플래시 메모리 장치의 프로그램 방법에 관한 것이다.
일반적으로 플래시 메모리 장치는 전기적으로 셀의 데이터를 일괄적으로 소거하는 기능이 있기 때문에, 컴퓨터 및 메모리 카드 등에 널리 사용되고 있다. 최근에는 휴대폰, PDA, 디지털카메라 등과 같은 휴대용 정보기기의 사용이 급증함에 따라 하드디스크 대신 상기 플래시 메모리 장치가 저장장치로서 널리 사용되고 있다. 상기 휴대용 기기들은 다양한 기능들을 제공하기 위하여 점점 대용량의 저장 장치들을 필요로 하고 있으며, 그러한 노력들 중 하나로서 하나의 메모리 셀에 2 비트 이상의 멀티 비트 데이터를 저장할 수 있는 플래시 메모리 장치가 제안되고 있다.
본 발명이 해결하고자 하는 과제는 복수의 뱅크에 연결된 채널을 통하여 데이터 전송 시 채널 낭비를 감소시켜 쓰기 성능을 향상시킬 수 있는 플래시 메모리 장치의 프로그램 방법을 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 플래시 메모리 장치의 프로그램 방법은 멀티 비트 데이터를 저장하기 위한 복수의 메모리 셀들이 포함된 복수의 뱅크들을 포함하는 플래시 메모리 장치의 프로그램 방법에 있어서, (a) 제 1 그룹의 뱅크들에 대하여 MSB(Most Significant Bit) 페이지를 프로그램하는 단계, (b) 제 2 그룹의 뱅크들에 대하여 LSB(Least Significant Bit) 페이지를 프로그램하는 단계, (c) 상기 제 2 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램하는 단계 및 (d) 상기 제 1 그룹의 뱅크들에 대하여 상기 LSB 페이지를 프로그램하는 단계를 구비할 수 있다.
상기 프로그램 방법은 상기 플래시 메모리 장치의 프로그램이 종료할 때까지 상기 (a) 단계 내지 상기 (d) 단계를 반복하여 수행하는 단계를 더 구비할 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 일 실시예에 따른 플래시 메모리 장치의 프로그램 방법은 멀티 비트 데이터를 저장하기 위한 복수의 메모리 셀들이 포함된 복수의 뱅크들을 포함하는 플래시 메모리 장치의 프로그램 방법에 있어서, (a) 제 1 그룹의 뱅크들에 대하여 LSB(Least Significant Bit) 페이지를 프로그램하는 단계, (b) 상기 제 1 그룹의 뱅크들에 대하여 MSB(Most Significant Bit) 페이지를 프로그램하는 단계, (c) 제 2 그룹의 뱅크들에 대하여 상기 LSB 페이지를 프로그램하는 단계 및 (d) 상기 제 2 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램하는 단계를 구비할 수 있다.
상기 프로그램 방법은 상기 플래시 메모리 장치의 프로그램이 종료할 때까지 상기 (a) 단계 내지 상기 (d) 단계를 반복하여 수행하는 단계를 더 구비할 수 있다.
본 발명에 따른 플래시 메모리 장치의 프로그램방법은 복수의 뱅크에 연결된 채널을 통하여 데이터를 전송하는 경우, 이종 페이지들 간의 프로그램 시간 차이를 고려함으로써 채널 낭비를 감소시켜 효율을 향상시킬 수 있는 장점이 있다. 즉, 상기 플래시 메모리 장치의 프로그램 방법은 MSB 페이지의 프로그램 시간과 LSB 페이지의 프로그램 시간의 차이에 따른 채널 유휴 시간을 최소화할 수 있으므로 채널 낭비를 감소시킬 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 플래시 메모리 장치(100)의 블록도이다.
도 1을 참조하면, 플래시 메모리 장치(100)는 제 1 내지 제 n 뱅크(n은 자연수)(B1, B2, ... , Bn)를 포함하 할 수 있다. 제 1 내지 제 n 뱅크(B0, B1, ... , Bn)는 멀티 비트(multi-bit) 데이터를 저장하기 위한 복수의 메모리 셀들을 포함하고 있으며, 채널(CH)을 통하여 연결되어 있다. 예를 들어, 제 1 내지 제 n 뱅크(B0, B1, ... , Bn)에 데이터(DATA)를 저장하고자 하는 경우, 제 1 뱅크(B1)에 대응하는 데이터(DATA)를 전송하여 제 1 뱅크(B1)의 메모리 셀들을 프로그램한 후 제 2 뱅크(B2)에 대응하는 데이터(DATA)를 전송하여 제 2 뱅크(B2)의 메모리 셀들을 프로그램한다. 동일한 방법으로 나머지 뱅크들에도 데이터(DATA)가 전송된다.
도 2는 도 1의 제 1 뱅크(B1)의 회로도이다.
도 2에서는 편의상 도 1의 제 1 뱅크(B1)에 대하여 도시하고 있으나, 제 2 내지 제 n 뱅크(B2, ... , Bn)도 도 2와 동일한 구조를 가질 수 있다. 도 1 및 도 2를 참조하면, 제 1 블록(B1)은 복수의 스트링들로 구성되며, 각 스트링은 스트링 선택 트랜지스터(SST), 접지 선택 트랜지스터(GST) 및 메모리 셀들(MC31, MC30, ... , MC0)을 포함할 수 있다. 스트링 선택 트랜지스터(SST)는 스트링 선택 라인(SSL)과 게이트가 연결되고 대응하는 비트 라인과 제 1 단이 연결될 수 있다. 접지 선택 트랜지스터(GST)는 접지 선택 라인(GSL)과 게이트가 연결되고 공통 소오스 라인(CSL)과 제 1 단이 연결될 수 있다. 메모리 셀들(MC31, MC30, ... , MC0)은 스 트링 선택 트랜지스터(SST)의 제 2 단과 접지 선택 트랜지스터(GST)의 제 2 단 사이에 연결되며 대응하는 워드라인들(WL31, WL30, ... , WL0)이 게이트에 연결된다. 복수의 비트 라인 쌍들((BLe0, BLo0), (BLe1, BLo1), ... , (BLe(n-1), BLo(n-1)))이 워드라인들(WL31, WL30, ... , WL0)과 교차되도록 배열될 수 있다, 읽기/프로그램 동작 시, 각각의 비트 라인 쌍 중 어느 하나의 비트라인이 선택될 수 있으며, 이는 하나의 워드 라인과 관련하여 두 개의 페이지들로 구성됨을 의미한다. 다만, 하나의 워드 라인과 관련하여 하나의 페이지로 구성될 수도 있다.
2 비트의 데이터를 저장하기 위한 프로그램 동작은 LSB(Least Significant Bit) 페이지를 프로그램하는 동작 및 MSB(Most Significant Bit) 페이지를 프로그램하는 동작으로 구분할 수 있다. 이하에서는 도 3(a) 및 도 3(b)를 참조하여, 상기 LSB를 프로그램하는 동작 및 상기 MSB를 프로그램하는 동작에 대하여 설명한다.
도 3(a)는 상기 LSB를 프로그램하는 동작을 설명하기 위한 도면이고, 도 3(b)는 상기 MSB를 프로그램하는 동작을 설명하기 위한 도면이다.
하나의 메모리 셀은 "11", "10", "00" 및 "01" 상태들 중 하나를 갖도록 프로그램될 수 있다. 이하에서, "11" 상태를 갖는 메모리 셀은 소거된 메모리 셀이며, "10" 상태를 갖는 메모리 셀의 문턱 전압은 "11" 상태의 메모리 셀의 문턱 전압보다 높고, "00" 상태를 갖는 메모리 셀의 문턱 전압은"10" 상태의 메모리 셀의 문턱 전압보다 높으며, "01" 상태를 갖는 메모리 셀의 문턱 전압은 "00" 상태의 메모리 셀의 문턱 전압보다 높다고 가정한다.
상기와 같은 조건하에서, "11" 상태를 갖는 메모리 셀에 대하여 상기 LSB를 프로그램하면 도 3(a)와 같이 상기 메모리 셀은 소거된 상태 또는 "10"상태를 갖는다. 만약, "10" 상태를 갖는 메모리 셀에 대하여 상기 MSB를 프로그램하면 도 3(b)와 같이 상기 메모리 셀은 "10" 상태 또는 "00" 상태를 갖고, "11" 상태를 갖는 메모리 셀에 대하여 상기 MSB를 프로그램하면 도 3(b)와 같이 상기 메모리 셀은 소거된 상태 또는 "01" 상태를 갖는다.
도 4는 본 발명의 일 실시예에 따른 플래시 메모리 장치의 프로그램 방법의 흐름도이다.
도 4를 참조하면, 상기 프로그램 방법은 먼저 제 1 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램하고(S410), 제 2 그룹의 뱅크들에 대하여 상기 LSB 페이지를 프로그램한다(S420). 상기 제 1 그룹은 상기 멀티 비트 데이터를 저장하기 위한 복수의 메모리 셀들이 포함된 뱅크를 적어도 하나 구비하고 있다. 상기 제 2 그룹은 상기 멀티 비트 데이터를 저장하기 위한 복수의 메모리 셀들이 포함되고 제 1 그룹에 포함되지 않는 뱅크를 적어도 하나 구비하고 있다. 예를 들어, 상기 플래시 메모리 장치가 2n 개(n은 자연수)의 뱅크들을 포함하는 경우, 제 1 그룹은 n 개의 뱅크들을 포함하고 제 2 그룹은 제 1 그룹에 포함되지 않은 나머지 n 개의 뱅크들을 포함할 수 있다. 상기 S420 단계 후, 상기 제 2 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램한다(S430). S430 단계 후, 상기 제 1 그룹의 뱅크들에 대하여 상기 LSB 페이지를 프로그램한다(S440). 그리고, 상기 플래시 메모리 장치의 프로그램이 종료되었는지 판단한다(450). 만약, 상기 프로그램이 종료되지 않았다면 다시 S410 단계 내지 S440 단계를 수행한다.
도 5는 도 4의 프로그램 방법을 설명하기 위한 표이다.
도 4 및 도 5를 참조하여 제 1 내지 제 4 뱅크(B1, B2, B3, B4)를 포함하는 플래시 메모리 장치의 프로그램 방법에 대하여 설명한다. 다만, 본 발명이 4 개의 뱅크를 포함하는 경우로 한정되는 것은 아니며, 다른 개수의 뱅크를 포함하는 경우에도 도 4의 방법을 이용함으로서 본 발명과 동일한 효과를 얻을 수 있다. 도 5의 실시예에서 제 1 그룹은 제 1 및 제 2 뱅크(B1, B2)를 포함하고, 제 2 그룹은 제 3 및 제 4 뱅크(B3, B4)를 포함한다고 가정한다.
먼저, S410 단계에서 상기 제 1 그룹에 포함된 제 1 뱅크(B1) 및 제 2 뱅크(B2)에 대하여 상기 MSB 페이지가 프로그램된다. 도 5의 경우에는 제 1 뱅크(B1)에 대하여 상기 MSB 페이지가 프로그램된 후 제 2 뱅크(B2)에 대하여 상기 MSB 페이지가 프로그램되고 있다. 그리고, S420 단계에서 상기 제 2 그룹에 포함된 제 3 뱅크(B3) 및 제 4 뱅크(B4)에 대하여 상기 LSB 페이지가 프로그램된다. 도 5의 경우에는 제 3 뱅크(B3)에 대하여 상기 LSB 페이지가 프로그램된 후 제 4 뱅크(B4)에 대하여 상기 LSB 페이지가 프로그램되고 있다.
S420 단계 이후 S430 단계에서, 상기 제 2 그룹에 포함된 제 3 뱅크(B3) 및 제 4 뱅크(B4)에 대하여 상기 MSB 페이지가 프로그램된다. 이 경우, S420 단계에서 상기 LSB 페이지가 프로그램된 순서로 상기 제 2 그룹에 포함된 제 3 뱅크(B3) 및 제 4 뱅크(B4)에 대하여 상기 MSB 페이지가 프로그램될 수 있다. 즉, S420 단계에서 제 3 뱅크(B3)에 대하여 상기 LSB 페이지가 프로그램된 후 제 4 뱅크(B4)에 대하여 상기 LSB 페이지가 프로그램되었으므로, 상기 S420 단계의 프로그램 순서에 따라 제 3 뱅크(B3)에 대하여 먼저 상기 MSB 페이지가 프로그램된 후 제 4 뱅크(B4)에 대하여 상기 MSB 페이지가 프로그램될 수 있다.
S430 단계 이후 S440 단계에서, 상기 제 1 그룹에 포함된 제 1 뱅크(B1) 및 제 2 뱅크(B2)에 대하여 상기 LSB 페이지가 프로그램된다. 이 경우, S410 단계에서 상기 MSB 페이지가 프로그램된 순서로 상기 제 1 그룹에 포함된 제 1 뱅크(B1) 및 제 2 뱅크(B2)에 대하여 상기 LSB 페이지가 프로그램될 수 있다. 즉, S410 단계에서 제 1 뱅크(B1)에 대하여 상기 MSB 페이지가 프로그램된 후 제 2 뱅크(B2)에 대하여 상기 MSB 페이지가 프로그램되었으므로, 상기 S410 단계의 프로그램 순서에 따라 제 1 뱅크(B1)에 대하여 먼저 상기 LSB 페이지가 프로그램된 후 제 2 뱅크(B2)에 대하여 상기 LSB 페이지가 프로그램될 수 있다.
S450 단계의 판단 결과 상기 프로그램이 종료되지 않은 경우, 다시 S410 단계를 수행하므로 상기 제 1 그룹에 포함된 제 1 뱅크(B1) 및 제 2 뱅크(B2)에 대하여 상기 MSB 페이지가 프로그램된다. 이 경우, S440 단계에서 상기 LSB 페이지가 프로그램된 순서로 상기 제 1 그룹에 포함된 제 1 뱅크(B1) 및 제 2 뱅크(B2)에 대하여 상기 MSB 페이지가 프로그램될 수 있다. 즉, S440 단계에서 제 1 뱅크(B1)에 대하여 상기 LSB 페이지가 프로그램된 후 제 2 뱅크(B2)에 대하여 상기 LSB 페이지가 프로그램되었으므로, 상기 S440 단계의 프로그램 순서에 따라 제 1 뱅크(B1)에 대하여 먼저 상기 MSB 페이지가 프로그램된 후 제 2 뱅크(B2)에 대하여 상기 MSB 페이지가 프로그램될 수 있다.
S410 단계 이후 S420 단계에서, 상기 제 2 그룹에 포함된 제 3 뱅크(B3) 및 제 4 뱅크(B4)에 대하여 상기 LSB 페이지가 프로그램된다. 이 경우, S430 단계에서 상기 MSB 페이지가 프로그램된 순서로 상기 제 2 그룹에 포함된 제 3 뱅크(B3) 및 제 4 뱅크(B4)에 대하여 상기 LSB 페이지가 프로그램될 수 있다. 즉, S430 단계에서 제 3 뱅크(B3)에 대하여 상기 MSB 페이지가 프로그램된 후 제 4 뱅크(B4)에 대하여 상기 MSB 페이지가 프로그램되었으므로, 상기 S430 단계의 프로그램 순서에 따라 제 3 뱅크(B3)에 대하여 먼저 상기 MSB 페이지가 프로그램된 후 제 4 뱅크(B4)에 대하여 상기 MSB 페이지가 프로그램될 수 있다.
이후의 동작은 이상에서 설명한 동작과 동일한 동작을 반복하여 실시하므로 이하에서 상세한 설명은 생략한다.
도 6은 본 발명의 다른 일 실시예에 따른 플래시 메모리 장치의 프로그램 방법의 흐름도이다.
도 6을 참조하면, 상기 프로그램 방법은 먼저 제 1 그룹의 뱅크들에 대하여 상기 LSB 페이지를 프로그램하고(S610), 제 1 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램한다(S620). 상기 제 1 그룹은 상기 멀티 비트 데이터를 저장하기 위한 복수의 메모리 셀들이 포함된 뱅크를 적어도 하나 구비하고 있다. 상기 제 2 그룹은 상기 멀티 비트 데이터를 저장하기 위한 복수의 메모리 셀들이 포함되고 제 1 그룹에 포함되지 않는 뱅크를 적어도 하나 구비하고 있다. 예를 들어, 상기 플래시 메모리 장치가 2n 개(n은 자연수)의 뱅크들을 포함하는 경우, 제 1 그룹은 n 개의 뱅크들을 포함하고 제 2 그룹은 제 1 그룹에 포함되지 않은 나머지 n 개의 뱅크들을 포함할 수 있다. 상기 S620 단계 후, 상기 제 2 그룹의 뱅크들에 대하여 상기 LSB 페이지를 프로그램하고(S630), 상기 제 2 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램한다(S640). 그리고, 상기 플래시 메모리 장치의 프로그램이 종료되었는지 판단한다(650). 만약, 상기 프로그램이 종료되지 않았다면 다시 S610 단계 내지 S640 단계를 수행한다.
도 7은 도 6의 프로그램 방법을 설명하기 위한 표이다.
도 6 및 도 7을 참조하여 제 1 내지 제 4 뱅크(B1, B2, B3, B4)를 포함하는 플래시 메모리 장치의 프로그램 방법에 대하여 설명한다. 다만, 도 4 및 도 5의 실시예에서 설명한 것과 같이 본 발명이 4 개의 뱅크를 포함하는 경우로 한정되는 것은 아니며, 다른 개수의 뱅크를 포함하는 경우에도 도 6의 방법을 이용하여 본 발명과 동일한 효과를 얻을 수 있다. 도 7의 실시예에서 제 1 그룹은 제 1 및 제 3 뱅크(B1, B3)를 포함하고, 제 2 그룹은 제 2 및 제 4 뱅크(B2, B4)를 포함한다고 가정한다.
먼저, S610 단계에서 상기 제 1 그룹에 포함된 제 1 뱅크(B1) 및 제 3 뱅크(B3)에 대하여 상기 LSB 페이지가 프로그램된다. 도 7의 경우에는 제 1 뱅크(B1)에 대하여 상기 LSB 페이지가 프로그램된 후 제 3 뱅크(B3)에 대하여 상기 LSB 페이지가 프로그램되고 있다.
S610 단계 이후 S620 단계에서, 상기 제 1 그룹에 포함된 제 1 뱅크(B1) 및 제 3 뱅크(B3)에 대하여 상기 LSB 페이지가 프로그램된다. 이 경우, S610 단계에서 상기 LSB 페이지가 프로그램된 순서로 상기 제 1 그룹에 포함된 제 1 뱅크(B1) 및 제 3 뱅크(B3)에 대하여 상기 MSB 페이지가 프로그램될 수 있다. 즉, S610 단계에 서 제 1 뱅크(B1)에 대하여 상기 LSB 페이지가 프로그램된 후 제 3 뱅크(B3)에 대하여 상기 LSB 페이지가 프로그램되었으므로, 상기 S610 단계의 프로그램 순서에 따라 제 1 뱅크(B1)에 대하여 먼저 상기 MSB 페이지가 프로그램된 후 제 3 뱅크(B3)에 대하여 상기 MSB 페이지가 프로그램될 수 있다.
S620 단계 이후 S630 단계에서, 상기 제 2 그룹에 포함된 제 2 뱅크(B2) 및 제 4 뱅크(B4)에 대하여 상기 LSB 페이지가 프로그램된다. 도 7의 경우에는 제 2 뱅크(B2)에 대하여 상기 LSB 페이지가 프로그램된 후 제 4 뱅크(B4)에 대하여 상기 LSB 페이지가 프로그램되고 있다.
S630 단계 이후 S640 단계에서, 상기 제 2 그룹에 포함된 제 2 뱅크(B2) 및 제 4 뱅크(B4)에 대하여 상기 MSB 페이지가 프로그램된다. 이 경우, S630 단계에서 상기 LSB 페이지가 프로그램된 순서로 상기 제 2 그룹에 포함된 제 2 뱅크(B2) 및 제 4 뱅크(B4)에 대하여 상기 MSB 페이지가 프로그램될 수 있다. 즉, S630 단계에서 제 2 뱅크(B2)에 대하여 상기 LSB 페이지가 프로그램된 후 제 4 뱅크(B4)에 대하여 상기 LSB 페이지가 프로그램되었으므로, 상기 S630 단계의 프로그램 순서에 따라 제 2 뱅크(B2)에 대하여 먼저 상기 MSB 페이지가 프로그램된 후 제 4 뱅크(B4)에 대하여 상기 MSB 페이지가 프로그램될 수 있다.
S650 단계의 판단 결과 상기 프로그램이 종료되지 않은 경우, 다시 S610 단계를 수행하므로 상기 제 1 그룹에 포함된 제 1 뱅크(B1) 및 제 3 뱅크(B3)에 대하여 상기 LSB 페이지가 프로그램된다. 이 경우, S620 단계에서 상기 MSB 페이지가 프로그램된 순서로 상기 제 1 그룹에 포함된 제 1 뱅크(B1) 및 제 3 뱅크(B3)에 대 하여 상기 LSB 페이지가 프로그램될 수 있다. 즉, S620 단계에서 제 1 뱅크(B1)에 대하여 상기 MSB 페이지가 프로그램된 후 제 3 뱅크(B3)에 대하여 상기 MSB 페이지가 프로그램되었으므로, 상기 S620 단계의 프로그램 순서에 따라 제 1 뱅크(B1)에 대하여 먼저 상기 LSB 페이지가 프로그램된 후 제 3 뱅크(B3)에 대하여 상기 LSB 페이지가 프로그램될 수 있다.
S610 단계 이후 S620 단계에서, 상기 제 1 그룹에 포함된 제 1 뱅크(B1) 및 제 3 뱅크(B3)에 대하여 상기 MSB 페이지가 프로그램된다(S620). 이 경우, 앞서 설명한 것과 동일하게 S610 단계에서 제 1 뱅크(B1)에 대하여 상기 LSB 페이지가 프로그램된 후 제 3 뱅크(B3)에 대하여 상기 LSB 페이지가 프로그램되었으므로, 상기 S610 단계의 프로그램 순서에 따라 제 1 뱅크(B1)에 대하여 먼저 상기 MSB 페이지가 프로그램된 후 제 3 뱅크(B3)에 대하여 상기 MSB 페이지가 프로그램될 수 있다.
S620 단계 이후 S630 단계에서, 상기 제 2 그룹에 포함된 제 2 뱅크(B2) 및 제 4 뱅크(B4)에 대하여 상기 LSB 페이지가 프로그램된다. 이 경우, S640 단계에서 상기 MSB 페이지가 프로그램된 순서로 상기 제 2 그룹에 포함된 제 2 뱅크(B2) 및 제 4 뱅크(B4)에 대하여 상기 LSB 페이지가 프로그램될 수 있다. 즉, S640 단계에서 제 2 뱅크(B2)에 대하여 상기 MSB 페이지가 프로그램된 후 제 4 뱅크(B4)에 대하여 상기 MSB 페이지가 프로그램되었으므로, 상기 S640 단계의 프로그램 순서에 따라 제 2 뱅크(B2)에 대하여 먼저 상기 LSB 페이지가 프로그램된 후 제 4 뱅크(B4)에 대하여 상기 LSB 페이지가 프로그램될 수 있다.
S630 단계 이후 S640 단계에서, 상기 제 2 그룹에 포함된 제 2 뱅크(B2) 및 제 4 뱅크(B4)에 대하여 상기 MSB 페이지가 프로그램된다. 이 경우, 앞서 설명한 것과 동일하게 S630 단계에서 제 2 뱅크(B2)에 대하여 상기 MSB 페이지가 프로그램된 후 제 4 뱅크(B4)에 대하여 상기 LSB 페이지가 프로그램되었으므로, 상기 S630 단계의 프로그램 순서에 따라 제 2 뱅크(B2)에 대하여 먼저 상기 MSB 페이지가 프로그램된 후 제 4 뱅크(B4)에 대하여 상기 MSB 페이지가 프로그램될 수 있다.
이후의 동작은 이상에서 설명한 동작과 동일한 동작을 반복하여 실시하므로 이하에서 상세한 설명은 생략한다.
이상에서 설명한 바와 같이 본 발명의 일 실시예에 따라 플래시 메모리 장치에 프로그램을 할 경우 상기 LSB 페이지를 프로그램한 후 상기 MSB 페이지를 프로그램할 때까지의 시간이 상기 MSB 페이지를 프로그램한 후 상기 LSB 페이지를 프로그램할 때까지의 시간보다 짧으므로 채널 낭비를 감소시킬 수 있다. 상기 플래시 메모리 장치의 경우 상기 MSB 페이지를 프로그램하는데 소요되는 시간이 상기 LSB 페이지를 프로그램하는데 소요되는 시간보다 길기 때문이다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 따른 플래시 메모리 장치의 블록도이다.
도 2는 도 1의 제 1 뱅크의 회로도이다.
도 3(a)는 상기 LSB를 프로그램하는 동작을 설명하기 위한 도면이다.
도 3(b)는 상기 MSB를 프로그램하는 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 플래시 메모리 장치의 프로그램 방법의 흐름도이다.
도 5는 도 4의 프로그램 방법을 설명하기 위한 표이다.
도 6은 본 발명의 다른 일 실시예에 따른 플래시 메모리 장치의 프로그램 방법의 흐름도이다.
도 7은 도 6의 프로그램 방법을 설명하기 위한 표이다.

Claims (10)

  1. 멀티 비트 데이터를 저장하기 위한 복수의 메모리 셀들이 포함된 복수의 뱅크들을 포함하는 플래시 메모리 장치의 프로그램 방법에 있어서,
    (a) 제 1 그룹의 뱅크들에 대하여 MSB(Most Significant Bit) 페이지를 프로그램하는 단계;
    (b) 상기 제 1 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램한 후에, 제 2 그룹의 뱅크들에 대하여 LSB(Least Significant Bit) 페이지를 프로그램하는 단계;
    (c) 상기 제 2 그룹의 뱅크들에 대하여 상기 LSB 페이지를 프로그램한 후에, 상기 제 2 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램하는 단계; 및
    (d) 상기 제 2 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램한 후에, 상기 제 1 그룹의 뱅크들에 대하여 상기 LSB 페이지를 프로그램하는 단계를 구비하는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
  2. 제1항에 있어서, 상기 (c) 단계는,
    상기 (b）단계에서 상기 LSB 페이지를 프로그램한 순서로 상기 제 2 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램하는 단계이고,
    상기 (d) 단계는,
    상기 (a) 단계에서 상기 MSB 페이지를 프로그램한 순서로 상기 제 1 그룹의 뱅크들에 대하여 상기 LSB 페이지를 프로그램하는 단계인 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
  3. 제1항에 있어서, 상기 프로그램 방법은,
    상기 플래시 메모리 장치의 프로그램이 종료할 때까지 상기 (a) 단계 내지 상기 (d) 단계를 반복하여 수행하는 단계를 더 구비하는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
  4. 제3항에 있어서, 상기 (a) 단계는,
    상기 (d) 단계를 수행한 후에 수행되는 경우, 상기 (d) 단계에서 상기 LSB 페이지를 프로그램한 순서로 상기 제 1 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램하는 단계이고,
    상기 (b) 단계는,
    상기 (c) 단계, 상기 (d) 단계 및 상기 (a) 단계를 수행한 후에 수행되는 경우, 상기 (c) 단계에서 상기 MSB 페이지를 프로그램한 순서로 상기 제 2 그룹의 뱅크들에 대하여 상기 LSB 페이지를 프로그램하는 단계이고,
    상기 (c) 단계는,
    상기 (b) 단계에서 상기 LSB 페이지를 프로그램한 순서로 상기 제 2 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램하는 단계이고,
    상기 (d) 단계는,
    상기 (a) 단계에서 상기 MSB 페이지를 프로그램한 순서로 상기 제 1 그룹의 뱅크들에 대하여 상기 LSB 페이지를 프로그램하는 단계인 것을 특징으로 하는 플래 시 메모리 장치의 프로그램 방법.
  5. 제1항에 있어서, 상기 제 1 그룹은,
    상기 복수의 뱅크들 중 절반의 뱅크들을 포함하고,
    상기 제 2 그룹은,
    상기 제 1 그룹의 뱅크들을 제외한 뱅크들을 포함하는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
  6. 멀티 비트 데이터를 저장하기 위한 복수의 메모리 셀들이 포함된 복수의 뱅크들을 포함하는 플래시 메모리 장치의 프로그램 방법에 있어서,
    상기 플래시 메모리 장치는,
    제 1 그룹의 뱅크 및 제 2 그룹의 뱅크를 포함하며,
    상기 제 1 그룹의 뱅크는 제 1 뱅크 및 제 2 뱅크를 포함하며, 상기 제 2 그룹의 뱅크는 제 3 뱅크 및 제 4 뱅크를 포함하고,
    (a) 제 1 그룹의 뱅크들에 대하여 LSB(Least Significant Bit) 페이지를 프로그램하는 단계;
    (b) 상기 제 1 그룹의 뱅크들에 대하여 MSB(Most Significant Bit) 페이지를 프로그램하는 단계;
    (c) 제 2 그룹의 뱅크들에 대하여 상기 LSB 페이지를 프로그램하는 단계; 및
    (d) 상기 제 2 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램하는 단계를 구비하는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
  7. 제6항에 있어서, 상기 (b) 단계는,
    상기 (a) 단계에서 상기 LSB 페이지를 프로그램한 순서로 상기 제 1 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램하는 단계이고,
    상기 (d) 단계는,
    상기 (c) 단계에서 상기 LSB 페이지를 프로그램한 순서로 상기 제 2 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램하는 단계인 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
  8. 제6항에 있어서, 상기 프로그램 방법은,
    상기 플래시 메모리 장치의 프로그램이 종료할 때까지 상기 (a) 단계 내지 상기 (d) 단계를 반복하여 수행하는 단계를 더 구비하는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
  9. 제8항에 있어서, 상기 (a) 단계는,
    상기 (d) 단계를 수행한 후에 수행되는 경우, 상기 (b) 단계에서 상기 MSB 페이지를 프로그램한 순서로 상기 제 1 그룹의 뱅크들에 대하여 상기 LSB 페이지를 프로그램하는 단계이고,
    상기 (b) 단계는,
    상기 (a) 단계에서 상기 LSB 페이지를 프로그램한 순서로 상기 제 1 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램하는 단계이고,
    상기 (c) 단계는,
    상기 (d) 단계, 상기 (a) 단계 및 상기 (b) 단계를 수행한 후에 수행되는 경 우, 상기 (d) 단계에서 상기 MSB 페이지를 프로그램한 순서로 상기 제 2 그룹의 뱅크들에 대하여 상기 LSB 페이지를 프로그램하는 단계이며,
    상기 (d) 단계는,
    상기 (c) 단계에서 상기 LSB 페이지를 프로그램한 순서로 상기 제 2 그룹의 뱅크들에 대하여 상기 MSB 페이지를 프로그램하는 단계인 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
  10. 제6항에 있어서, 상기 제 1 그룹은,
    상기 복수의 뱅크들 중 절반의 뱅크들을 포함하고,
    상기 제 2 그룹은,
    상기 제 1 그룹의 뱅크들을 제외한 뱅크들을 포함하는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
KR1020090041763A 2009-05-13 2009-05-13 플래시 메모리 장치의 프로그램 방법 KR101594030B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090041763A KR101594030B1 (ko) 2009-05-13 2009-05-13 플래시 메모리 장치의 프로그램 방법
US12/776,620 US8351275B2 (en) 2009-05-13 2010-05-10 Programming method for flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090041763A KR101594030B1 (ko) 2009-05-13 2009-05-13 플래시 메모리 장치의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20100122726A KR20100122726A (ko) 2010-11-23
KR101594030B1 true KR101594030B1 (ko) 2016-02-29

Family

ID=43068397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090041763A KR101594030B1 (ko) 2009-05-13 2009-05-13 플래시 메모리 장치의 프로그램 방법

Country Status (2)

Country Link
US (1) US8351275B2 (ko)
KR (1) KR101594030B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101606880B1 (ko) * 2009-06-22 2016-03-28 삼성전자주식회사 데이터 저장 시스템 및 그것의 채널 구동 방법
KR101798013B1 (ko) * 2010-12-30 2017-11-16 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
KR102006995B1 (ko) * 2012-11-22 2019-08-02 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
CN105468998B (zh) * 2014-09-03 2019-01-29 腾讯科技（深圳）有限公司 数据保护方法、数据保护装置以及固态硬盘存储系统
TWI613665B (zh) * 2015-11-27 2018-02-01 群聯電子股份有限公司 資料程式化方法與記憶體儲存裝置
JP2019079377A (ja) * 2017-10-26 2019-05-23 東芝メモリ株式会社 半導体記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007067768A1 (en) 2005-12-09 2007-06-14 Micron Technology, Inc. Single level cell programming in a multiple level cell non-volatile memory device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003036681A (ja) 2001-07-23 2003-02-07 Hitachi Ltd 不揮発性記憶装置
KR100438779B1 (ko) 2001-11-26 2004-07-05 삼성전자주식회사 멀티 뱅크 구조를 포함하는 동기식 반도체 메모리 장치
KR100516301B1 (ko) * 2003-03-05 2005-09-21 주식회사 하이닉스반도체 플래시 메모리의 뱅크 분할 장치
EP1513157A1 (en) 2003-09-02 2005-03-09 Deutsche Thomson-Brandt GmbH Method for multibank memory scheduling
KR100845526B1 (ko) * 2006-10-19 2008-07-10 삼성전자주식회사 플래시 메모리를 포함한 메모리 시스템 및 그것의 프로그램방법
KR100877610B1 (ko) * 2007-01-23 2009-01-09 삼성전자주식회사 페이지 데이터 저장 방법과 저장 장치
KR100850515B1 (ko) * 2007-01-24 2008-08-05 삼성전자주식회사 멀티레벨 셀 플래시 메모리를 갖는 메모리 시스템 및그것의 프로그램 방법
KR101468026B1 (ko) * 2007-05-14 2014-12-02 삼성전자주식회사 메모리 셀 프로그래밍 방법 및 반도체 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007067768A1 (en) 2005-12-09 2007-06-14 Micron Technology, Inc. Single level cell programming in a multiple level cell non-volatile memory device

Also Published As

Publication number Publication date
US8351275B2 (en) 2013-01-08
KR20100122726A (ko) 2010-11-23
US20100290283A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
KR101396641B1 (ko) 플래시 메모리 장치에 데이터를 저장하는 방법
EP2201573B1 (en) Sensing of memory cells in nand flash
KR101939235B1 (ko) 비휘발성 메모리 장치 및 그것의 프로그램 방법
US8107287B2 (en) Method of programming nonvolatile memory device
EP2156304B1 (en) Solid state memory utilizing analog communication of data values
KR101594030B1 (ko) 플래시 메모리 장치의 프로그램 방법
CN109308931B (zh) 存储装置及其操作方法
US8953379B2 (en) Apparatuses and methods of reprogramming memory cells
US9576668B2 (en) Semiconductor device and operating method thereof
KR102409799B1 (ko) 메모리 시스템 및 그것의 동작 방법
US20120008413A1 (en) Method for operating semiconductor memory device
KR20150068137A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
JP2007200531A (ja) メモリシステム
US10580497B2 (en) Memory device, memory system including the same, and method of operating the memory system
JP2008165972A (ja) フラッシュメモリ装置を制御するメモリ制御器を含むメモリシステム、およびそのメモリシステムにおいてアドレスデータをスクランブルする方法
CN110729016B (zh) 存储器装置、存储器系统及操作该存储器装置的方法
CN110120240B (zh) 存储器系统及其操作方法
US20090141552A1 (en) Memory system
CN110021330B (zh) 存储器系统及其操作方法
KR100849715B1 (ko) 글로벌 페이지 버퍼를 구비하는 낸드형 플래쉬 메모리소자및 데이터 리드 방법
US8467262B2 (en) Method of controlling non-volatile memory device
CN114694721A (zh) 具有动态编程验证电平的存储器装置
KR20110032795A (ko) 불휘발성 메모리 소자의 동작방법
KR20220101502A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
CN115966232A (zh) 非易失性存储器及其编程方法、擦除方法以及电子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 5