KR101175250B1 - 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법 - Google Patents

낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법 Download PDF

Info

Publication number
KR101175250B1
KR101175250B1 KR1020090058185A KR20090058185A KR101175250B1 KR 101175250 B1 KR101175250 B1 KR 101175250B1 KR 1020090058185 A KR1020090058185 A KR 1020090058185A KR 20090058185 A KR20090058185 A KR 20090058185A KR 101175250 B1 KR101175250 B1 KR 101175250B1
Authority
KR
South Korea
Prior art keywords
data
nand flash
cache buffer
program
input
Prior art date
Application number
KR1020090058185A
Other languages
English (en)
Other versions
KR20110000876A (ko
Inventor
김대일
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020090058185A priority Critical patent/KR101175250B1/ko
Publication of KR20110000876A publication Critical patent/KR20110000876A/ko
Application granted granted Critical
Publication of KR101175250B1 publication Critical patent/KR101175250B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory

Abstract

본 발명은 캐시 기능을 가짐으로써 라이트 오퍼레이션을 개선한 낸드 플래시 메모리 장치와 그의 컨트롤러, 그리고 이들의 캐시 기능을 수행하는 라이트 오퍼레이션 방법을 포함하는 낸드 플래시 메모리 기술을 개시하며, 본 발명의 낸드 플래시 메모리 장치는, 데이터의 라이트를 요청하는 호스트; 입력 캐시 버퍼와 출력 캐시 버퍼를 구비하며, 상기 호스트의 요청에 대응하여 상기 호스트로부터 전송되는 상기 데이터를 상기 입력 캐시 버퍼에 저장한 후 상기 출력 캐시 버퍼에 이전하는 입력 동작과, 상기 출력 캐시 버퍼에 이전된 상기 데이터를 프로그램을 위하여 출력하는 프로그램 동작을 수행하며, 현재 전송되는 상기 데이터를 수신하는 상기 입력 동작과 상기 프로그램을 위하여 이전에 전송된 상기 데이터를 출력하는 상기 프로그램 동작을 동시에 수행하는 낸드 플래시 컨트롤러; 및 상기 낸드 플래시 컨트롤러에서 상기 프로그램 동작에 의하여 출력되는 상기 데이터를 셀들에 프로그램하는 낸드 플래시 메모리;를 구비함을 특징으로 한다.

Description

낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법{NAND Flash Memory device and controller thereof, Write operation method}
본 발명은 낸드 플래시 메모리 장치에 관한 것으로서, 더욱 상세하게는 캐시 기능을 가짐으로써 라이트 오퍼레이션을 개선한 낸드 플래시 메모리 장치와 그의 컨트롤러, 그리고 이들의 캐시 기능을 수행하는 라이트 오퍼레이션 방법에 관한 것이다.
통상적으로, 낸드(NAND) 플래시 메모리 장치는 프로그램(Program) 동작, 리드(Read) 동작, 및 소거(Erase) 동작을 실행한다. 낸드 플래시 메모리 장치의 프로그램 동작과 리드 동작은 하나의 페이지 단위로 실행된다.
이를 좀 더 상세히 설명하면, 낸드 플래시 메모리 장치의 프로그램 동작시, 외부의 입력 데이터들이 데이터 입력 회로를 통하여 페이지 버퍼들에 각각 입력되어 저장된다. 이 후, 페이지 버퍼들에 저장된 데이터들이 메모리 셀 어레이의 선택된 페이지에 포함되는 메모리 셀들에 각각 프로그램된다.
또, 낸드 플래시 메모리 장치의 리드 동작시, 선택된 페이지에 포함되는 메모리 셀들로부터 각각 리드 된 출력 데이터들이 페이지 버퍼들에 각각 저장된 후, 데이터 출력 회로를 통하여 외부 장치에 각각 출력된다.
한편, 최근 반도체 제조기술이 발달함에 따라, 고속으로 동작하는 반도체 장치들이 개발되고 있다. 그 결과 고속으로 동작하는 반도체 장치들에 적용되는 낸드 플래시 메모리 장치의 동작 속도 역시 점차 증가하고 있는 추세이다.
또한, 현재 싱글 레벨 셀(Single level cell) 낸드 플래시 메모리 장치는 두 가지 타입으로 제품이 양산되고 있다. 즉, 싱글 레벨 셀 낸드 플래시 메모리 장치는 멀티-플레인 오퍼레이션(Multi-plane operation)을 지원하는 타입과 지원하지 않는 타입으로 구분된다.
여기에서, 싱글 레벨 셀은 메모리 셀에 싱글 비트가 저장되는 것을 의미하고, 멀티-플레인 오퍼레이션은 메모리 셀의 서로 다른 플레인에 동시에 프로그램을 수행하는 오퍼레이션을 의미한다.
멀티-플레인 오퍼레이션이 지원되는 싱글 레벨 셀 낸드 플래시 메모리 장치는 노멀한 경우에는 한 페이지만 프로그램하지만, 멀티 플레인을 지원하는 경우 두 페이지가 동시에 프로그램될 수 있다.
그러나, 초창기 싱글 레벨 셀 낸드 플래시 메모리 장치는 두 개의 페이지를 동시에 프로그램하는 설계가 적용되지 않았다. 그러므로, 두 페이지를 동시에 프로그램할 수 없기 때문에 초창기 싱글 레벨 셀 낸드 플래시 메모리 장치는 라이트 오퍼레이션의 성능이 상대적으로 떨어지는 문제점이 있다.
본 발명은 라이트 오퍼레이션 성능을 개선한 낸드 플래시 메모리 장치 및 그의 컨트롤러를 제공하는 것이다.
본 발명은 싱글 레벨 셀 낸드 플래시 메모리 장치 및 그의 컨트롤러에 캐시 기능을 구현함으로써 라이트 성능을 개선시킨 라이트 오퍼레이션 방법을 제공하는 것이다.
본 발명에 따른 낸드 플래시 메모리 장치는, 데이터의 라이트를 요청하는 호스트; 입력 캐시 버퍼와 출력 캐시 버퍼를 구비하며, 상기 호스트의 요청에 대응하여 상기 호스트로부터 전송되는 상기 데이터를 상기 입력 캐시 버퍼에 저장한 후 상기 출력 캐시 버퍼에 이전하는 입력 동작과, 상기 출력 캐시 버퍼에 이전된 상기 데이터를 프로그램을 위하여 출력하는 프로그램 동작을 수행하며, 현재 전송되는 상기 데이터를 수신하는 상기 입력 동작과 상기 프로그램을 위하여 이전에 전송된 상기 데이터를 출력하는 상기 프로그램 동작을 동시에 수행하는 낸드 플래시 컨트롤러; 및 상기 낸드 플래시 컨트롤러에서 상기 프로그램 동작에 의하여 출력되는 상기 데이터를 셀들에 프로그램하는 낸드 플래시 메모리;를 구비함을 특징으로 한다.
여기에서, 상기 입력 캐시 버퍼와 상기 출력 캐시 버퍼는 상기 낸드 플래시 메모리의 한 페이지 용량을 가짐이 바람직하다.
그리고, 상기 낸드 플래시 메모리는 싱글 비트를 저장하는 셀(Cell)이 채용됨이 바람직하다.
본 발명에 따른 낸드 플래시 메모리 장치는, 데이터의 라이트를 요청하는 호스트; 입력 캐시 버퍼와 출력 캐시 버퍼를 구비하며, 상기 호스트의 요청에 대응하여 상기 호스트로부터 전송되는 상기 데이터를 한 페이지 단위로 상기 입력 캐시 버퍼에 저장한 후 상기 출력 캐시 버퍼에 이전하는 입력 동작과, 상기 출력 캐시 버퍼에 이전된 상기 데이터를 프로그램을 위하여 한 페이지 단위로 출력하는 프로그램 동작을 수행하며, 현재 전송되는 상기 데이터를 수신하는 상기 입력 동작과 상기 프로그램을 위하여 이전에 전송된 상기 데이터를 출력하는 상기 프로그램 동작을 동시에 수행하는 낸드 플래시 컨트롤러; 및 싱글 비트를 저장하는 셀(Cell)이 채용되고, 상기 낸드 플래시 컨트롤러에서 상기 프로그램 동작에 의하여 출력되는 상기 데이터를 한 페이지 단위로 상기 셀에 프로그램하는 낸드 플래시 메모리;를 구비함을 특징으로 한다.
그리고, 본 발명에 따른 낸드 플래시 메모리 장치의 라이트 오퍼레이션 방법은, 호스트로부터 데이터의 라이트가 요청되는 단계; 상기 호스트의 요청에 대응하여 상기 호스트로부터 전송되는 상기 데이터를 한 페이지 단위로 낸드 플래시 컨트롤러의 입력 캐시 버퍼에 저장한 후 상기 낸드 플래시 컨트롤러의 출력 캐시 버퍼에 이전하는 입력 동작을 수행하는 단계; 상기 데이터를 프로그램을 위하여 상기 출력 캐시 버퍼에서 한 페이지 단위로 상기 데이터를 출력하는 프로그램 동작을 수행하며, 상기 프로그램 동작을 상기 입력 동작과 동시에 수행하는 단계; 및 싱글 비트를 저장하는 셀(Cell)이 채용된 낸드 플래시 메모리에 상기 프로그램 동작에 의하여 출력되는 상기 데이터를 한 페이지 단위로 프로그램하는 단계;를 구비함을 특징으로 한다.
또한, 본 발명에 따른 낸드 플래시 메모리 장치의 컨트롤러는,수신되는 데이터를 한 페이지 단위로 저장하는 입력 캐시 버퍼; 및 상기 입력 캐시 버퍼에 저장된 데이터가 이전되며, 이전된 데이터를 낸드 플래시 메모리에 프로그램하기 위하여 한 페이지 단위로 출력하는 출력 캐시 버퍼;를 구비함으로써, 수신되는 데이터를 한 페이지 단위로 상기 입력 캐시 버퍼에 저장한 후 상기 출력 캐시 버퍼에 이전하는 입력 동작과 싱글 비트를 저장하는 셀(Cell)들을 채용한 낸드 플래시 메모리에 상기 출력 캐시 버퍼에서 이전된 상기 데이터를 한 페이지 단위로 출력하는 프로그램 동작을 수행하며, 현재 전송되는 데이터를 수신하는 상기 입력 동작과 프로그램을 위하여 이전에 전송된 데이터를 출력하는 상기 프로그램 동작을 동시에 수행함을 특징으로 한다.
그리고, 본 발명에 따른 낸드 플래시 메모리 장치의 컨트롤러의 라이트 오퍼레이션 방법은, 수신되는 데이터를 한 페이지 단위로 입력 캐시 버퍼에 저장한 후 출력 캐시 버퍼에 이전하는 입력 동작을 수행하는 단계; 및 상기 데이터를 프로그램하기 위하여 상기 출력 캐시 버퍼에서 한 페이지 단위로 상기 데이터를 출력하는 프로그램 동작을 수행하며, 상기 프로그램 동작을 상기 입력 동작과 동시에 수행하는 단계;를 구비함을 특징으로 한다.
본 발명에 의하면, 캐시 기능을 제공함으로써 멀티 플레인 오퍼레이션을 지원하지 않는 낸드 플래시 메모리 장치의 라이트 성능이 개선되는 효과가 있다.
본 발명은 멀티 플레인 오퍼레이션을 지원하지 않는 낸드 플래시 메모리 장치에 캐시 기능을 제공함으로써 라이트 성능을 개선한 실시예를 개진한다.
도 1을 참조하면, 본 발명에 따른 실시예는 호스트(10), 낸드 플래시 컨트롤러(20), 및 낸드 플래시 메모리(30)를 포함한다.
여기에서, 낸드 플래시 컨트롤러(20)는 캐시 기능을 구현하기 위하여 입력 캐시 버퍼(22)와 출력 캐시 버퍼(24)를 구비하며, 낸드 플래시 메모리(30)는 셀어레이(32)와 페이지버퍼(34)를 포함한다.
호스트(10)는 컴퓨터, 노트북, 디지털 카메라, 휴대폰, MP3 플레이어, PMP 등과 같은 장치들로 구성될 수 있으며, 호스트(10)는 자신의 동작 등에 필요한 데이터의 리드/라이트를 요청하는 주체이다.
낸드 플래시 컨트롤러(20)의 입력 캐시 버퍼(22)는 호스트(10)로부터 데이터가 입력되는 입력단에 구성되며, 입력 캐시 버퍼(22)는 낸드 플래시 컨트롤러(20)의 제어에 의하여 호스트(10)로부터 전송되는 데이터를 수신한 후 출력 캐시 버퍼(24)에 이전하며, 이는 입력 동작으로 정의될 수 있다. 그리고, 낸드 플래시 컨트롤러(20)의 출력 캐시 버퍼(24)는 낸드 플래시 메모리(30)로 데이터를 출력하는 출력단에 구성되며, 출력 캐시 버퍼(24)는 낸드 플래시 컨트롤러(20)의 제어에 의하여 입력 캐시 버퍼(22)로부터 이전된 데이터를 프로그램을 위하여 낸드 플래시 메모리(30)로 출력하고, 이는 프로그램 동작으로 정의될 수 있다.
입력 캐시 버퍼(22)와 출력 캐시 버퍼(24)는 랜덤 액세스 메모리 예를 들면 SRAM이나 DRAM 등으로 구현될 수 있고, 서로 동일한 용량을 갖는 것으로 구성될 수 있으며, 일예로 각각 512 바이트 또는 1024 바이트 등의 용량으로 구성될 수 있고, 이는 낸드 플래시 메모리(30)의 페이지버퍼(34)의 용량을 참조하여 구성될 수 있다.
그리고, 낸드 플래시 메모리(30)는 싱글 레벨 셀을 채용하며, 두 개의 페이지를 동시에 프로그램하는 설계가 적용되지 않는 것으로 구성될 수 있다. 그리고, 낸드 플래시 메모리(30)는 페이지버퍼(34)에 입력되는 데이터를 한 페이지 단위로 셀어레이(32)에 프로그램하는 기능을 수행하며, 예로써 는 메모리 카드나 USB(Universal Serial Bus) 저장 모듈과 같은 모듈로 구성될 수 있다. 메모리 카드는 MMC(Multi_Media Card), SD(Secure Digital) 카드, XD(eXtreme Digital) 카드, CF(Compact Flash) 카드, SIM(Subscriber Identification Module) 카드 등이 예시될 수 있다.
본 발명에 따른 실시예의 동작을 도 1을 참조하여 설명한다.
호스트(10)가 낸드 플래시 컨트롤러(20)로 데이터를 전송하면서 라이트를 요청하면, 낸드 플래시 컨트롤러(20)는 호스트(10)의 요청에 대응하여 캐시 기능을 병행하여 데이터를 낸드 플래시 메모리(30)에 프로그램하는 동작을 수행한다.
즉, 낸드 플래시 컨트롤러(20)는 입력 동작을 수행함으로써, 호스트(10)로부터 전송되는 데이터를 한 페이지 단위로 입력 캐시 버퍼(22)에 저장한 후 출력 캐시 버퍼(24)에 이전한다.
그리고, 낸드 플래시 컨트롤러(20)는 입력 동작과 동시에 프로그램 동작을 병행한다. 즉, 낸드 플래시 컨트롤러(20)는 출력 캐시 버퍼(24)에 이전된 데이터를 낸드 플래시 메모리(30)에 프로그램하기 위하여 한 페이지 단위로 출력한다.
낸드 플래시 컨트롤러(20)는 호스트(10)로부터 최초로 입력되는 한 페이지 분량의 데이터에 대해서 입력 동작을 수행하며, 이어서 입력되는 데이터들에 대해서 매 페이지 분량으로 입력 동작과 프로그램 동작을 동시에 병행하고, 낸드 플래시 메모리(30)로 최종 출력되는 한 페이지 분량의 데이터에 대해서 프로그램 동작을 수행한다.
낸드 플래시 컨트롤러(20)의 캐시 동작에 의하여 출력되는 데이터는 낸드 플래시 메모리(30)에 프로그램되며, 낸드 플래시 메모리(40)는 출력 캐시 버퍼(24)에서 출력되는 한 페이지 데이터를 페이지버퍼(34)에 임시 저장한 후 셀어레이(32)에 프로그램한다.
즉, 상술한 라이트 오퍼레이션 방법은 호스트(10)로부터 데이터의 라이트가 요청되는 단계; 호스트(10)의 요청에 대응하여 호스트(10)로부터 전송되는 데이터를 한 페이지 단위로 낸드 플래시 컨트롤러(20)의 입력 캐시 버퍼(22)에 저장한 후 출력 캐시 버퍼(24)에 이전하는 입력 동작을 수행하는 단계; 프로그램을 위하여 출력 캐시 버퍼(24)에서 한 페이지 단위로 데이터를 낸드 플래시 메모리(30)로 출력하는 프로그램 동작을 수행하며, 상기 프로그램 동작을 상기 입력 동작과 동시에 수행하는 단계; 및 싱글 비트를 저장하는 셀(Cell)이 채용된 낸드 플래시 메모리(30)에 상기 프로그램 동작에 의하여 출력되는 데이터를 한 페이지 단위로 프로그램하는 단계;가 순차적으로 수행될 수 있다.
여기에서, 낸드 플래시 컨트롤러(20)는 캐시 기능을 수행함에 있어서 호스트(10)로부터 데이터를 전송받고 낸드 플래시 메모리(30)로 프로그램을 위하여 데이터를 전송하게 되며, 호스트(10)로부터 데이터를 전송받는 시간과 낸드 플래시 메모리(30)로 데이터를 전송하는 시간은 도 2 및 도 3과 같이 차이를 가질 수 있으며, 도 2는 호스트(10)로부터 데이터를 전송받는 시간에 비하여 낸드 플래시 메모리(30)로 데이터를 전송하는 시간이 긴 경우를 예시한 것이고, 도 3은 호스트(10)로부터 데이터를 전송받는 시간에 비하여 낸드 플래시 메모리(30)로 데이터를 전송하는 시간이 짧은 경우를 예시한 것이다.
결국, 캐시 기능을 갖는 본 발명과 캐시 기능을 갖지 않는 종래 기술 간의 전송 시간을 대비하면, 캐시 기능을 갖지 않는 종래 기술의 경우 N개의 데이터를 호스트(10)로부터 낸드 플래시 메모리(30)로 전송하는데 소요되는 전송 시간은 대체로 "(호스트(10)로부터 낸드 플래시 컨트롤러(20)로 데이터를 전송하는 시간 + 낸드 플래시 컨트롤러(20)에서 낸드 플래시 메모리(30)로 데이터를 전송하는 시간)*N개의 데이터 양"으로 결정되고, 이에 비하여 캐시 기능을 갖는 본 발명의 경우는 호스트(10)로부터 낸드 플래시 컨트롤러(20)로 데이터를 전송하는 시간과 낸드 플래시 컨트롤러(20)에서 낸드 플래시 메모리(30)로 데이터를 전송하는 시간이 중복된 만큼 줄어든 전송 시간을 갖는다.
본 발명은 상술한 바와 같이 절감된 전송 시간으로 낸드 플래시 메모리 장치의 라이트 오퍼레이션 성능이 개선될 수 있는 효과를 기대할 수 있다.
도 1은 본 발명에 따른 낸드 플래시 메모리의 컨트롤 낸드 플래시 메모리를 실장한 메모리 장치의 바람직한 실시예를 나타내는 블록도.
도 2는 본 발명에 따른 도 1의 실시예의 리드 오퍼레이션을 설명하는 파형도.
도 3은 본 발명에 따른 낸드 플래시 메모리를 실장한 메모리 장치의 다른 실시예를 나타내는 블록도.

Claims (7)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 데이터의 라이트를 요청하는 호스트;
    입력 캐시 버퍼와 출력 캐시 버퍼를 구비하며, 상기 호스트의 요청에 대응하여 상기 호스트로부터 전송되는 상기 데이터를 한 페이지 단위로 상기 입력 캐시 버퍼에 저장한 후 상기 출력 캐시 버퍼에 이전하는 입력 동작과, 상기 출력 캐시 버퍼에 이전된 상기 데이터를 프로그램을 위하여 한 페이지 단위로 출력하는 프로그램 동작을 수행하며, 현재 전송되는 상기 데이터를 수신하는 상기 입력 동작과 상기 프로그램을 위하여 이전에 전송된 상기 데이터를 출력하는 상기 프로그램 동작을 동시에 수행하는 낸드 플래시 컨트롤러; 및
    싱글 비트를 저장하는 셀(Cell)이 채용되고, 상기 낸드 플래시 컨트롤러에서 상기 프로그램 동작에 의하여 출력되는 상기 데이터를 한 페이지 단위로 상기 셀에 프로그램하는 낸드 플래시 메모리;를 구비함을 특징으로 하는 낸드 플래시 메모리 장치.
  5. 호스트로부터 데이터의 라이트가 요청되는 단계;
    상기 호스트의 요청에 대응하여 상기 호스트로부터 전송되는 상기 데이터를 한 페이지 단위로 낸드 플래시 컨트롤러의 입력 캐시 버퍼에 저장한 후 상기 낸드 플래시 컨트롤러의 출력 캐시 버퍼에 이전하는 입력 동작을 수행하는 단계;
    상기 데이터를 프로그램을 위하여 상기 출력 캐시 버퍼에서 한 페이지 단위로 상기 데이터를 출력하는 프로그램 동작을 수행하며, 상기 프로그램 동작을 상기 입력 동작과 동시에 수행하는 단계; 및
    싱글 비트를 저장하는 셀(Cell)이 채용된 낸드 플래시 메모리에 상기 프로그램 동작에 의하여 출력되는 상기 데이터를 한 페이지 단위로 프로그램하는 단계;를 구비함을 특징으로 하는 낸드 플래시 메모리 장치의 라이트 오퍼레이션 방법.
  6. 수신되는 데이터를 한 페이지 단위로 저장하는 입력 캐시 버퍼; 및
    상기 입력 캐시 버퍼에 저장된 데이터가 이전되며, 이전된 데이터를 낸드 플래시 메모리에 프로그램하기 위하여 한 페이지 단위로 출력하는 출력 캐시 버퍼;를 구비함으로써,
    수신되는 데이터를 한 페이지 단위로 상기 입력 캐시 버퍼에 저장한 후 상기 출력 캐시 버퍼에 이전하는 입력 동작과 싱글 비트를 저장하는 셀들을 채용한 낸드 플래시 메모리에 상기 출력 캐시 버퍼에서 이전된 상기 데이터를 한 페이지 단위로 출력하는 프로그램 동작을 수행하며, 현재 전송되는 데이터를 수신하는 상기 입력 동작과 프로그램을 위하여 이전에 전송된 데이터를 출력하는 상기 프로그램 동작을 동시에 수행함을 특징으로 하는 낸드 플래시 메모리 장치의 컨트롤러.
  7. 수신되는 데이터를 한 페이지 단위로 입력 캐시 버퍼에 저장한 후 출력 캐시 버퍼에 이전하는 입력 동작을 수행하는 단계; 및
    상기 데이터를 프로그램하기 위하여 상기 출력 캐시 버퍼에서 한 페이지 단위로 상기 데이터를 출력하는 프로그램 동작을 수행하며, 상기 프로그램 동작을 상기 입력 동작과 동시에 수행하는 단계;를 구비함을 특징으로 하는 낸드 플래시 메모리 장치의 컨트롤러의 라이트 오퍼레이션 방법.
KR1020090058185A 2009-06-29 2009-06-29 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법 KR101175250B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090058185A KR101175250B1 (ko) 2009-06-29 2009-06-29 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090058185A KR101175250B1 (ko) 2009-06-29 2009-06-29 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법

Publications (2)

Publication Number Publication Date
KR20110000876A KR20110000876A (ko) 2011-01-06
KR101175250B1 true KR101175250B1 (ko) 2012-08-21

Family

ID=43609522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090058185A KR101175250B1 (ko) 2009-06-29 2009-06-29 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법

Country Status (1)

Country Link
KR (1) KR101175250B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101478168B1 (ko) * 2013-04-17 2014-12-31 주식회사 디에이아이오 스토리지 시스템 및 스토리지 시스템의 쓰기 데이터 처리 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11175311A (ja) 1997-12-05 1999-07-02 Tdk Corp フラッシュメモリシステム
US6691205B2 (en) 2001-03-05 2004-02-10 M-Systems Flash Disk Pioneers Ltd. Method for using RAM buffers with simultaneous accesses in flash based storage systems
KR100833199B1 (ko) * 2007-03-19 2008-05-28 삼성전자주식회사 프로그램 동작의 신뢰성을 향상시킬 수 있는 불휘발성메모리 장치 및 그 프로그램 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11175311A (ja) 1997-12-05 1999-07-02 Tdk Corp フラッシュメモリシステム
US6691205B2 (en) 2001-03-05 2004-02-10 M-Systems Flash Disk Pioneers Ltd. Method for using RAM buffers with simultaneous accesses in flash based storage systems
KR100833199B1 (ko) * 2007-03-19 2008-05-28 삼성전자주식회사 프로그램 동작의 신뢰성을 향상시킬 수 있는 불휘발성메모리 장치 및 그 프로그램 방법

Also Published As

Publication number Publication date
KR20110000876A (ko) 2011-01-06

Similar Documents

Publication Publication Date Title
KR101847315B1 (ko) 비휘발성 메모리 디바이스의 휘발성 메모리 구조 및 관련 컨트롤러
US8144515B2 (en) Interleaved flash storage system and method
US10049005B2 (en) Flash memory control apparatus utilizing buffer to temporarily storing valid data stored in storage plane, and control system and control method thereof
KR101626084B1 (ko) 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법
EP2973572B1 (en) System and method of reading data from memory concurrently with sending write data to the memory
JP5090819B2 (ja) メモリーカード及び該データ格納方法
KR102526608B1 (ko) 전자 장치 및 그것의 동작 방법
KR20190090635A (ko) 데이터 저장 장치 및 그것의 동작 방법
TWI790456B (zh) 記憶體定址方法及相關聯的控制器
CN110109851B (zh) 具有主机和存储器控制器的电子系统及其操作方法
US11442664B2 (en) Memory system and method of operating the same
US20190065102A1 (en) Memory system and operating method thereof
US20220138096A1 (en) Memory system
KR20210098717A (ko) 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치
US10754552B2 (en) Data storage device and operating method thereof
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10684953B2 (en) Data storage apparatus capable of varying map cache buffer size
KR20220048303A (ko) 크레딧을 이용하는 호스트 장치와 스토리지 장치의 동작 방법
CN110069427B (zh) 存储器控制器以及存储器控制器的操作方法
US10282328B2 (en) Apparatus having direct memory access controller and method for accessing data in memory
KR101175250B1 (ko) 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법
US11366736B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
US10628322B2 (en) Memory system and operating method thereof
KR20230063857A (ko) 스토리지 장치 및 전자 장치
KR101014511B1 (ko) 프로세서와 다수의 낸드 플래시 메모리의 액세스 연결 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 8