CN106598479B - 闪速存储器的故障安全擦除的方法和装置 - Google Patents

Abstract

本公开提供了一种闪速存储器装置，其包括：闪速存储器，其包括多个非易失性存储器单元格，被分成多个擦除单元；存储器部分，其专用于存储擦除状态信息，所述擦除状态信息指示所述多个擦除单元的擦除状态；和存储器控制器，其被配置来接收指示至少一个擦除单元的擦除请求；将所述至少一个擦除单元的擦除状态信息存储在所述存储器部分中；对所述至少一个擦除单元执行擦除操作；以及在所述擦除操作完成时更新所述存储的擦除状态信息。此外，本公开提供了一种不完全擦除命令可以如何以故障安全的方式透明处理的方式。

Description

闪速存储器的故障安全擦除的方法和装置

技术领域

本公开涉及用于闪速存储器单元的故障安全擦除操作的方法和装置。

背景技术

半导体存储器装置通常可根据装置是否能够在不存在施加的功率时保留存储的数据被分类为易失性或非易失性存储器。在各种类型的非易失性存储器中，所谓的闪速存储器随移动电子系统如膝上型计算机、平板计算机和智能手机的出现已经得到了日益普及。闪速存储器是用于描述基于使用浮栅晶体管的一类电可擦除和可编程非易失性存储器装置的术语，其中通过使用从EEPROM技术已知的Fowler-Nordheim隧道或从EPROM技术已知的热电子注入俘获电子于浮栅中，数据被写入或“编程”到装置。多个不同类型的闪速存储器的是已知的且根据它们的浮栅晶体管阵列的架构进行分类。这些之间最流行的是所谓的NOR闪速和NAND闪速装置。

在NOR闪速中，每一个存储器单元格，即浮栅晶体管，具有直接连接到地的一端和直接连接到位线的另一端。NOR装置的低读取等待时间特性允许单个存储器产品中的直接执行代码和数据存储两者。在NAND闪速中，几个晶体管与共地连接串联连接。因此，数据必须在逐块的基础上被读取，典型块大小为数百至数千比特。在有利方面，NAND闪速伴随降低的擦除和写入时间，并要求每单元格较少的芯片面积，因此允许比NOR闪速更高的存储密度和每比特更低的成本。两种架构的共同之处在于擦除操作只能在逐块的基础上、通常将块中的所有位设置为‘1’比特值(即擦除状态)执行。由于存储器的非易失性性质，到已经编程块的改写进一步只可能在有限的情况下，即当新数据的‘0’比特是过写入数据的‘0’比特的超集，其中‘0’比特值表示程序状态P。举例来说，1010可以被改写成0010，而它不能改写成1110而不首先擦除整个块。在任何情况下，完全编程块，即所有位在程序状态中，例如在上述示例中的0000，不能被重新编程而不首先擦除。

因此，闪速存储器装置上过写入现有数据通常涉及写入新数据到空块，即已擦除块，和擦除原始块中的旧数据，伴随存储器块的逻辑页地址(LPA)和物理页地址(PPA)之间的对应存储器映射的自适应。这个所谓的拷贝和擦除算法通常被闪速存储器装置或外部主机的控制器自动执行。由于擦除操作的相当长的持续时间，这针对典型的存储器块可以从大约1ms持续长达1000ms，取决于闪速存储器的类型和该块已经遇到的程序/擦除周期的数量，故对于过写入的块的擦除请求通常调度在稍后时间执行。因此，用户可能偶尔使闪速存储器装置诸如存储器棒或外部固态驱动器与它的电源断开或在所有调度擦除操作已完成之前使闪速存储器装置掉电，针对部分已擦除块中的存储器单元格的状态，结果不可预知。试图从此类部分已擦除块读取数据然后将有可能返回随机的、不稳定的或相似但不相同的数据，针对依赖于该数据的应用，结果可能是灾难性的。

针对上述理由，需要一种用于闪速存储器装置的故障安全擦除机制。本公开提供了此类故障安全擦除机制和对应的存储器装置，它允许安全地擦除数据而无需修改主机软件用于在装置上访问数据。

发明内容

上述技术问题通过一种操作包括多个非易失性存储器单元格的闪速存储器装置的方法来解决，该方法包括：接收指示至少一个擦除单元的擦除请求，尤其是从外部主机，每一个擦除单元包括尤其是固定数目的非易失性存储器单元格；将擦除状态信息存储在闪速存储器装置的存储器中，其中擦除状态信息指示未决擦除请求；对至少一个擦除单元执行擦除操作；以及在擦除操作完成时更新在闪速存储器装置的存储器中的擦除状态信息。

在这里和在下文中，请求，例如擦除请求、编程/写入请求或读取请求，可被接收作为请求信号或请求消息，尤其是包括对应请求数据。

如上所述，闪速存储器装置包括可以以二维或三维存储器单元格阵列的形式被组织的多个非易失性存储器单元格。每一个存储器单元格可以包括一个或几个上述浮栅晶体管，其中为简明起见在下面假定，每一个存储器单元格仅包括一个浮栅晶体管用于以单一电平存储器单元格(SLC)的形式存储一个比特。可替代地，可以使用多电平存储器单元格(MLC)用于在单个存储器单元格中存储两个或多个比特。在下面描述的机制和装置可以应用到SLC以及MLC。此外，可使用闪速存储器装置的任何架构，无论是NOR、NAND、DINOR、AND或类似物。闪速存储器装置可以是已知装置中的任一种，如BIOS芯片、压缩闪存、智能介质、存储器棒、PCMCIA I型和II型存储器卡，例如用作膝上型计算机或平板计算机中的固态硬盘、存储器卡等。

所述多个非易失性存储器单元格被划分成多个擦除单元，其代表最小可寻址单元用于擦除操作。举例来说，多个存储器单元格可组织成页，页被分组成块，块本身分组成平面。最后，一些平面可以在非易失性存储器的管芯上被分组，从而实现三维存储器结构。没有限制地，页可存储用户数据的8kB(k字节)，512字节的奇偶校验数据用于纠错。128或256页可被组合成一个块。取决于存储器装置的大小，1024或2048个块可以被放置在一个管芯平面上，管芯可以具有1、2或4个平面。数字可以根据存储器装置的类型和大小而变化。然而，存储器单元格只能以擦除单元的形式被逐组擦除，这是所述存储器装置的典型块，有时是页。在一般情况下，每一个擦除单元包括非易失性存储器单元格的相同、固定数目。然而，某些存储器装置存在，其块的大小可以随时间而改变以考虑由于在某一数量的P/E(编程/擦除)周期(通常针对NAND型闪速存储器为1000和100 000P/E周期之间和针对NOR型闪速存储器为100 000-1 000 000P/E周期)之后非易失性存储器单元格的众所周知的磨损而无用的存储器单元格。变化的块大小可能由闪速存储器装置的对应存储器控制器应对，尤其是，通过使用闪速转换层，映射各自的逻辑页地址(LPA)到物理页地址(PPA)。

根据本公开，指示至少一个擦除单元的擦除请求被接收。擦除请求可以例如由闪速存储器装置的存储器控制器来接收，如从外部主机接收到的擦除请求或涉及公知的下面描述的拷贝和擦除算法的编程/写入请求的结果。同样地，擦除请求可能由闪速存储器装置从外部主机接收。外部主机可以例如是个人计算机、膝上型计算机、平板计算机、智能电话、数码相机、车辆的头单元或闪速存储器装置可连接到的任何其它电子装置。闪速存储器装置可经由任何已知的接口连接到外部主机，诸如USB连接器、PCMCIA连接器、ATA连接器、SATA连接器、SCSI连接器、ESDI连接器、IDE连接器、火线连接器、HDMI连接器或类似物。可替代地或另外，闪速存储器装置可以无线地连接到外部主机。在这种情况下，尤其是，可以提供用于闪速存储器装置的专用电源。

擦除请求可以包括一个或几个LPA和/或PPA来指示要被擦除的擦除单元。LPA和/或PPA可以被包括作为限定由多个擦除单元组成的一个或几个连续存储器部分的列表或边界。如上所提到，擦除请求还可以从编程/写入请求产生，其更新已存储的数据，且因此稍后当闪速存储器装置处于空闲时涉及写入改变的数据的新拷贝到刷新编程/写入单元，重映射对应的LPA和PPA之间的映射信息和擦除擦除单元，保持旧数据。类似于擦除单元，编程/写入单元由某一数目的非易失性存储器单元格定义和典型地与读取单元重合，如下所述。借助闪速转换层，编程/写入请求所指示的编程/写入单元可被映射到对应擦除单元，其应被擦除。为简单起见，由于这种编程/写入请求的擦除操作因此在这里处理和在以下根据擦除请求处理，即使该映射可以由闪速存储器装置的控制器而不是外部主机执行。

根据本公开，指示未决擦除请求的擦除状态信息被存储在闪速存储器装置的存储器中。尤其是，针对每一个未决擦除请求，擦除状态信息可以被存储在存储器中。在一个实施方案中，对于每一个接收的擦除请求，可以存储擦除状态信息，而在不同实施方案中，只针对接收的擦除请求中由所述闪速存储器装置调度在稍后时间(例如当闪速存储器装置是空闲的时候)执行的那些，存储擦除状态信息。擦除状态信息尤其可以在接收擦除请求之后直接存储，即在启动对应擦除单元的物理擦除操作之前。

存储器，其中所述擦除状态信息被存储，可以是非易失性存储器，尤其是闪速存储器。

在擦除状态信息已经被存储之后，擦除操作由闪速存储器装置对至少一个擦除单元执行。这个擦除操作是指对应擦除单元的物理擦除操作，其中擦除单元的浮栅晶体管通过执行存储器型相关的擦除算法被复位为擦除状态，通常复位至逻辑1(或11用于MLC)。擦除操作可以并行地对多个擦除单元执行或相继地一次对一个擦除单元执行，这取决于闪速存储器装置的控制器。

在擦除操作完成时，擦除状态信息在闪速存储器装置的存储器中更新。取决于擦除状态信息的类型，该信息可以在擦除请求指示的所有擦除单元的擦除操作完成时一次更新，或在擦除请求指示的每一个擦除单元的擦除操作完成时多次更新。更新可以包括修改和/或部分擦除在闪速存储器装置的存储器中的擦除状态信息。进一步的细节将在下面给出。

在一个特定实施方案中，存储该擦除状态信息可以包括针对闪速存储器装置的存储器中的至少一个擦除单元中的每一个设置指示未决擦除操作的标志。

为此目的，闪速存储器装置的多个擦除单元和用于存储擦除状态信息的存储器的存储器元件之间的映射可以通过硬件布置来实现，例如通过提供大小和尺寸对应于擦除单元阵列的存储器元件阵列，或通过软件实现，例如通过在闪速转换层产生对应擦除单元映射。设置标志可以通过许多选项实现，如使存储器的偶数个非易失性存储器单元格(SLC或MLC)专用于单个标志的存储，使一个MLC专用于每一个标志或使EEPROM型存储器的一个比特专用于存储单一标志。对标志的设置的更多细节将在下面给出。

通过确定标志已被设置，闪速存储器装置的控制器和/或外部主机可以确定用于闪速存储器装置的特定擦除单元的擦除操作仍未决。由于该擦除状态信息存储在的存储器的非易失性性质，当闪速存储器装置与外部主机断开和/或掉电时，不丢失有关未决擦除操作的此信息。

在一个实施方案中，更新擦除状态信息可以尤其包括在各自的擦除操作完成时，针对存储器中的至少一个擦除单元中的每一个设置指示擦除操作完成的另一个标志；或在各自的擦除操作完成时，针对存储器中的至少一个擦除单元中的每一个复位指示未决擦除操作的所述标志。

在第一种情况中，擦除状态信息至少包括用于指示用于至少一个擦除单元中的每一个的未决擦除操作的第一标志和用于指示至少一个擦除单元中的每一个的未决擦除操作完成的第二标志。如果只有第一标志被设置，则控制器将确定对应擦除操作仍未决并启动必要的步骤。如果第一和第二标志两者被设置，则控制器将确定未决擦除操作已经完成，并且擦除单元再次可用于编程。因此，擦除单元的部分擦除不会再误认为已完成擦除和可避免已知的消极后果。此方法可以通过使用于存储擦除状态信息的存储器的偶数个非易失性存储器单元格专用于每一个擦除单元。使多对非易失性存储器单元格专用可允许重复特定擦除单元的擦除状态信息的上述存储和更新。

在第二种情况中，擦除状态信息包括用于所述至少一个擦除单元中的每一个的单一标志。只要该标志被设置，控制器将确定对应擦除操作仍未决。取决于硬件实施，复位标志可以以各种方式来实现。对于EEPROM型存储器，二进制标志将简单地被复位到它的基本状态。对于非易失性存储器的MLC，如四电平存储单元格，设置标志可以通过中间阈值电压如“10”或“01”来实现，而复位标志由较高的阈值电压如“00”(如果‘11’定义了MLC的基态)来实现。为了允许重复的P/E周期，几个MLC可以专用于每一个擦除单元。

在可替代实施方案中，存储擦除状态信息可包括在存储器中存储至少一个擦除单元的映射信息，并且更新擦除状态信息可包括擦除映射信息。如上所提到，映射信息可包括擦除请求指示的擦除单元的物理页地址(PPA)的列表和/或要被擦除的连续存储器部分的边界PPA。用于存储擦除状态信息的存储器可以根据先入先出(FIFO)原理进行操作，使得存储器装置的控制器将读取存储的映射信息，执行对应的擦除操作和当特定擦除操作已经完成时擦除对应的映射信息。所存储的映射信息还可以被理解为当所述闪速存储器装置(重新)连接到外部主机和/或上电时闪速存储器装置的初始化过程的一部分。闪速存储器装置的控制器可以执行这种初始化过程完成所有不完全的擦除操作。

如上所提到，用于存储擦除状态信息的存储器可以是非易失性存储器。它可以尤其是多个非易失性存储器单元格的一部分。然而，它也可能是除了所述多个非易失性存储器单元格之外提供的EEPROM型存储器。存储器可以进一步提供作为专用存储器单元或存储器单元的一部分，与所述多个非易失性存储器单元格分离。同样地，用于存储擦除状态信息的存储器的非易失性存储器单元格的类型可以与专用于存储大量数据的闪速存储器装置的多个非易失性存储器单元格的非易失性存储器单元格的类型不同。举例来说，用于存储擦除状态信息的存储器可以是NOR型闪速存储器，以允许比用于闪速存储器装置的大容量存储器的通常NAND型闪速存储器更快地存储和读取擦除状态信息。然而，用于存储擦除状态信息的存储器也可以被提供作为多个非易失性存储器单元格的一部分，且从而是相同的存储器类型。在这种情况下，所公开的故障安全擦除方法可以在现有的闪速存储器装置中实施而不必修改硬件结构。

用于操作闪速存储器装置的方法还可以包括：接收指示至少一个读取单元或编程/写入单元的读取请求或编程/写入请求，尤其是从外部主机，每一个读取单元或编程/写入单元包括尤其是固定数目的非易失性存储器单元格；基于所存储的擦除状态信息，确定对应于至少一个读取单元或编程/写入单元的至少一个擦除单元是否未被完全擦除；以及返回指示用于至少一个不完全擦除的擦除单元的程序状态P的信号，尤其是指示所述至少一个不完全擦除的擦除单元被完全编程的信号。

一种编程/写入单元表示最小可寻址单元用于编程/写入操作，并且可以尤其与读取单元重合，它代表用于读取操作的最小可寻址单元。为简单起见，因此在这里和在以下使用术语编程/写入单元作为表示编程/写入单元和读取单元两者。一般地，编程/写入单元被定义为闪速存储器的擦除单元的子单元，使得每一个擦除单元包括多个编程/写入单元。在NAND型闪速中，擦除单元可以例如被定义为非易失性存储器单元格块，而编程/写入单元可以被定义为非易失性存储器单元格页面。因此，每一个擦除单元包括多个编程/写入单元。可替代地，擦除单元和编程/写入单元可以是指同一组非易失性存储器单元格，例如块或页面。在NOR型闪速中，即使单一机器字或字节可以被编程/写入和读取，使得单一机器字或字节的非常小的编程/写入单元可以实现。然而，本公开并不限定于给定的示例，也可以实施用于所述多个非易失性存储器单元格的任何划分，只要每一个编程/写入单元被完全包括在单一擦除单元中。形成编程/写入单元的非易失性存储器单元格的数目针对所有的编程/写入单元可以是相同的。

通过闪速存储器装置的控制器接收到的读取请求或编程/写入请求，尤其是从外部主机，指示至少一个编程/写入单元，其内容应被读取或编程有往返外部主机提供的内容。在接收到读取请求或编程/写入请求时，所述闪速存储器装置的控制器可以分析所述读取请求或编程/写入请求，并确定对应于所述至少一个编程/写入单元的擦除单元。此操作可以借助安装在控制器的固件单元中的闪速转换层执行。根据本实施方案，控制器然后确定所确定的擦除单元中的至少一个擦除单元的任意是否没有被完全消除。此确定是通过读取和检查上述的至少一个擦除单元中的每一个的所存储的状态信息基于存储的状态信息执行的。

如果控制器确定至少一个擦除单元未被完全擦除，例如因为闪速存储器装置在擦除操作期间与外部主机断开或掉电，或者由于任何其它原因导致不完全擦除的擦除单元，则闪速存储器装置的控制器可以返回指示所述至少一个不完全擦除的擦除单元的程序状态P的信号。指示所述至少一个不完全擦除的擦除单元的程序状态P的信号可以尤其是指示该至少一个不完全擦除的擦除单元被完全编程的信号。作为示例，对于不完全擦除的擦除单元或对应的编程/写入单元或读取单元的每一比特，控制器可以返回指示程序状态P的比特，即典型的‘0’比特值。可替代地，控制器可以返回任意的但预先定义的信号，指示不完全擦除的擦除单元被完全编程，其可以由外部主机如此理解。

在接收到上述的信号时，外部主机可确定数据不能被编程至所述至少一个不完全擦除的擦除单元并因此发送指示该至少一个不完全擦除的擦除单元的擦除请求至闪速存储器装置。在接收到此类擦除请求时，闪速存储器装置的控制器将接着自动调度对所述至少一个不完全擦除的擦除单元的擦除操作，其可尤其在闪速存储器装置的空闲状态下进行。

因此，闪速存储器装置的控制器在针对此类不完全擦除的擦除单元包括的至少一个读取单元或编程/写入单元的读取请求或编程/写入请求的接收之后处理不完全擦除的擦除单元作为完全编程擦除单元。到外部，即到外部主机，不完全擦除的擦除单元看起来像完全编程擦除单元，使得外部主机将自动确定在擦除单元被擦除之前，数据不能被写入到擦除单元。外部主机将因此向闪速存储器装置自动发送擦除请求，指示不完全擦除的擦除单元。另外，外部主机总是读取此类不完全擦除的擦除单元作为完全编程擦除单元，使得可避免不稳定数据的读取。因此，需要用于实施所公开的方法的外部主机的软件没有改变。另外，甚至是闪速存储器装置的简单控制器，其被限制为执行操作，由外部主机触发，可与所公开的方法使用，使得它可以应用于简单和廉价的闪速存储器装置。

可替代地，闪速存储器装置的控制器可以在确定擦除单元未完全消除时调度至少一个不完全擦除的擦除单元用于擦除操作。此调度用于稍后擦除操作可以根据本领域中已知的任何方法来执行。举例来说，用于所述至少一个不完全擦除的擦除单元的擦除操作可以在闪速存储器装置是空闲的时间被调度。

如上所提到，可替代地或另外，控制器可以被配置来在闪速存储器装置的初始化时和/或在规则间隔相对于不完全擦除的擦除单元检查所存储的状态信息和调度检测到的不完全擦除的擦除单元用于擦除操作。另外，控制器可以被配置来检查对应于由控制器尤其是从外部主机接收的读取请求指示的读取单元的任何擦除单元的所存储的状态信息。如果由控制器确定该外部主机试图从不完全擦除的擦除单元读取，则控制器可以返回指示完全编程擦除单元的信号，使得没有不稳定或随机数据由外部主机读取。此外，控制器可以调度不完全擦除的擦除单元用于稍后的擦除操作，如上所述。因此，在闪速存储器装置的初始化时且如果外部主机试图从中读取，也可以检测到部分擦除擦除单元。另外，这种行为确保客户端接收数据读取的良好定义行为，原因在于被传递给客户端的数据不会是随机的或不稳定的。

使用上述操作方法，实现闪速存储器的故障安全擦除方法，因为不完全擦除的擦除单元被安全检测，尤其是作为对应读取请求的结果，以及完全擦除。因此，从部分擦除擦除单元读取损坏的数据可以被有效地排除。

如上所提到，所述至少一个不完全擦除的擦除单元上的擦除操作尤其可以在闪速存储器装置的空闲状态下完成。所描述的方法可因此有利地与闪速存储器的现有擦除算法进行组合，它在闪速存储器装置处于空闲状态时的时间调度擦除单元被擦除。

如上进一步所提到，确定步骤可包括将至少一个编程/写入单元映射到对应于所述至少一个编程/写入单元的至少一个擦除单元和读取对应于被映射的至少一个编程/写入单元的存储的状态信息。如果擦除单元包括不止一个编程/写入单元并且可以借助安装在闪速存储器装置的控制器中的闪速转换层来执行，那么可尤其需要这样的映射。在映射已经完成之后，控制器可以读取存储在闪速存储器装置的上述存储器中和对应于映射的至少一个擦除单元的擦除状态信息，并确定是否有任何所述映射的至少一个擦除单元尚不完全擦除。

若外部主机试图写入至部分擦除的擦除单元，本发明的方法以与完全编程的编程单元相同的方式处理不完全擦除的擦除单元，使得上述拷贝和擦除机制自动应用。在不完全擦除的擦除单元被调度用于稍后擦除操作时，将要写入的数据将因此被编程到刷新的编程单元中。

本方法允许通过更新存储在其控制器的固件单元中的闪速转换层以实施上述方法步骤来实施现有闪速存储器装置中的故障安全擦除操作。没有硬件更新是必需的，尤其是没有对外部主机的一侧。实施本发明的方法的闪速存储器装置将关于外部主机的要求和规格正常操作。外部主机和闪速存储器装置之间的通信或信令的任何修改不是必需的。为了更好的性能，所公开的机制的一部分可以被实施为新的存储器装置中的硬件，例如通过使非易失性存储器的特定部分专用于擦除状态信息的存储并通过将其映射到擦除单元。

本公开还包括闪速存储器装置，其包括：闪速存储器，其包括多个非易失性存储器单元格，被分成多个擦除单元；存储器部分，其专用于存储擦除状态信息，擦除状态信息指示多个擦除单元的擦除状态；以及存储器控制器，其被配置来接收指示至少一个擦除单元的擦除请求、在存储器部分中存储至少一个擦除单元的擦除状态信息、对至少一个擦除单元执行擦除操作以及在擦除操作完成时更新所存储的擦除状态信息。

如上所述关于操作闪速存储器装置的方法的等效修改和扩展也可以应用到闪速存储器装置，包括其部件。多个非易失性存储器单元格例如可以是SLC或MLC。它们的架构可以是NOR型、NAND型、DINOR型、AND型或类似物。多个非易失性存储器单元格可以被布置成二维阵列或三维阵列。闪速存储器装置本身可能是BIOS芯片、压缩闪存、智能介质、存储器棒、PCMCIA I型和II型存储器卡，例如用作膝上型计算机或平板计算机中的固态硬盘、存储器卡等。

多个非易失性存储器单元格可以被组织成页面、块、平面和管芯。擦除单元可以对应于块或页面，而编程/写入单元和/或读取单元可以对应于块、页面或甚至单一机器字(字节)。

闪速存储器装置可包括数据连接器，如USB连接器、PCMCIA连接器、火线连接器、HDMI连接器、PCB布线或直接PCB焊接等被连接到外部主机，诸如个人计算机、膝上型计算机、平板计算机、智能电话、数码相机、车辆的头单元或闪速存储器装置可连接到的任何其它电子装置。可替代地或另外，闪速存储器装置可以包括收发器，以无线方式与外部主机交换数据。此外，专用的电源和/或电源连接器，可能是作为数据连接器的部分，可以提供作为闪速存储器装置的一部分。经由数据连接器接收的和发送的数据可通过被配置来处理和分发传入和传出数据的闪速存储器装置的接口来传递。

如上面详细描述的专用于存储擦除状态信息的存储器部分可以是专用存储器单元的部分或多个非易失性存储器单元格的一部分，其作为大容量存储装置。存储器部分可以尤其是非易失性存储器。存储器部分可以被组织如允许闪速存储器装置的多个擦除单元和专用于存储对应擦除单元的擦除状态信息的多个存储器元件之间的映射。该映射可以以硬件通过布置存储器部分的存储器元件以对应于所述闪速存储器装置的擦除单元实施，或通过软件实施，例如通过在闪速转换层中产生对应的擦除单元映射。为此，存储器控制器可以包括闪速转换层安装在的固件单元。存储器部分可包括偶数个非易失性存储器单元格(SLC或MLC)，闪速存储器装置的每擦除单元一个MLC或EEPROM型存储器的一个比特。

存储器部分可被配置来以机器字(或字节)的形式存储擦除状态信息，尤其是以指示对应擦除单元的PPA或擦除单元的连续部分的边界的指针的形式，所述擦除单元在由存储器控制器接收的擦除请求中指定。存储器部分可根据FIFO原理进行操作。存储器部分可以是NOR型闪速存储器或NAND型闪速存储器。

存储器控制器可以提供作为闪速存储器装置的中央控制单元。同样地，存储器控制器负责所述多个非易失性存储器单元格上的编程、更新、读取和擦除操作的控制。它也可以进行进一步的公知操作，诸如磨损均衡或错误代码检查。为了能够执行这些控制操作，存储器控制器被连接到闪速存储器装置的对应部件，如上述的接口、数据连接器、收发器、电源连接器和所述多个非易失性存储器单元格，即实际的闪速存储器，并且可以本身具有一些内部部件，如主机接口、固件单元、控制单元、存储器接口、专用的存储器单元、RAM或类似物。闪速存储器还可以包括地址解码器、控制单元和数据I/O电路用于读取和写入数据和执行擦除操作。

根据本公开，所述存储器控制器被配置来对接收到的擦除请求中指示的至少一个擦除单元执行擦除操作。为此，存储器控制器可以执行上述方法步骤和对至少一个擦除单元执行合适擦除算法。

在一个实施方案中，存储器部分可以被布置为闪速存储器的一部分。如上所述，非易失性存储器单元格的子集可以被映射到闪速存储器的擦除单元和用于存储擦除单元的擦除状态信息。存储器部分可包括存储器单元格的两个这样的映射组，以允许已知的拷贝和擦除操作用于更新请求。存储器部分可以在硬件方面定义，例如通过提供闪速存储器的专用部分用于存储擦除状态信息、不能被用于存储用户数据，或在软件方面定义，通过在所述存储器控制器的固件单元中安装，即存储，适于限定专用于存储擦除状态信息的存储器部分的闪速转换层，例如通过实施上述的映射。闪速转换层尤其可以存储在(例如EPROM型或EEPROM型的)固件单元的非易失性存储器中。通过布置存储器部分作为闪速存储器的一部分，除在固件单元中的闪速转换层的更新没有其他硬件更新可能被要求实施上述故障安全擦除机制。

在一个特定实施方案中，闪速存储器可以包括用户部分和备用部分，用户部分包括多个非易失性存储器单元格的第一部分，备用部分包括多个非易失性存储器单元格的第二部分，其中存储器部分被布置为备用部分的一部分。在此实施方案中，用户部分被提供用于存储用户数据，诸如音频数据、视频数据等，而备用部分被提供用于存储元数据，如纠错码(ECC)奇偶校验数据，和标记存储器单元格的页或块为坏的。用户部分和备用部分通常使用相同类型的非易失性存储器单元格实施，但也可以按类型不同。

可为非易失性存储器单元格的每一个页面或每一块提供用户部分和备用部分。根据本公开，闪速转换层可以被修改以使备用部分的一部分专用于存储擦除状态信息。通过布置存储器部分作为备用部分的一部分，创建擦除单元(即块)和存储器部分的对应存储器元件之间的自动映射。只要备用部分在物理擦除操作中最后擦除，此布置也适用。在这种情况下，所存储的擦除状态信息与所述擦除单元一起擦除。

在可替代实施方案中，闪速存储器的整个块或几个块可以构成存储器部分，使得用户部分的擦除单元可以在不影响备用部分的情况下被擦除。在这种情况下，备用部分与提供用于ECC奇偶校验数据的页或块的那些部分不同，并且只专用于存储擦除状态信息。理想情况下，备用部分冗余布置，例如通过提供两个块用于擦除状态信息的存储。在这种情况下，擦除状态信息的更新可以通过写入更新擦除状态信息到空块和擦除先前使用的块(拷贝和擦除算法)来进行。这确保了擦除状态信息可以被更新而不遭遇与闪速存储器装置的突然断开或者掉电类似的问题。

在进一步的实施方案中，存储器控制器可以包括存储器单元和存储器部分可以被布置为存储器单元的一部分。存储器单元格可尤其包括非易失性存储器部分，其可被布置为用于存储擦除状态信息的存储器部分。如上述的相同修改可以被应用。因此，存储器单元可以包括EEPROM型存储器部分或闪速型存储器部分。尤其是，NOR型存储器部分可以提供作为存储控制器的存储器单元的一部分。此外，存储器控制器可以包括用于存储闪速转换层的非易失性存储器，例如固件单元，以及用于执行闪速转换层的RAM存储器。

如上所提到，存储器控制器可以包括固件单元，其中所述固件单元包括闪速转换层，并且其中所述固件单元被配置来确定由存储器控制器接收的编程/写入请求所指示的至少一个编程/写入单元的擦除状态，所述至少一个编程/写入单元中的每一个包括闪速存储器的尤其固定数目的非易失性存储器单元格。为此，固件单元可使用闪速转换层，安装在固件单元的非易失性存储器中，以便将所接收到的编程/写入请求中指示的至少一个编程/写入单元映射到对应擦除单元，如上详细所述。对于每一个所得到的擦除单元，擦除状态信息可以由固件单元从存储器部分读取和擦除单元的擦除状态可如上所述确定。因此固件单元可以包括处理单元用于执行映射和读取操作，并且还可以被配置来将闪速转换层加载到存储器控制器的RAM存储器中。可替代地，存储器控制器的控制单元可以在读取来自固件单元的闪速转换层到存储器控制器的RAM存储器中之后执行上述映射和读取操作。多个可替代实施方案是可能的并包括在本公开中。

在一个特定实施方案中，固件单元还被配置来返回指示对应于至少一个编程/写入单元的不完全擦除的擦除单元的程序状态P的信号，尤其是指示所述至少一个不完全擦除的擦除单元被完全编程的信号，如上所述。为此，固件单元的处理单元读取特定擦除单元的擦除状态信息，通过检查指示擦除单元的未决擦除请求的擦除状态信息确定擦除单元是否不完全擦除和对于在编程/写入请求指示且作为不完全擦除的擦除单元的一部分的编程/写入单元或编程/写入单元的所有位返回指示编程状态的信号，即一系列‘0’比特或‘1’比特(对于现今的闪速存储器，‘0’比特)。可替代地，存储器控制器可以将闪速转换层从固件单元加载到存储器控制器的RAM存储器中，并使用其自己的控制单元执行上述步骤。

通过返回指示包括在部分擦除的擦除单元中的编程/写入单元的每一个比特的程序状态的信号，存储器控制器尤其是固件单元使不完全擦除的擦除单元向外部主机表现得像完全编程擦除单元，使得没有数据可以写入到不完全擦除闪速存储器和不完全擦除的擦除单元被自动调度，无论是由外部主机或由控制器，用于重新擦除操作。

进一步的特征和示例性实施方案以及本公开的优点将关于附图来详细解释。可以理解的是，本公开不应被解释为通过以下实施方案的描述来限制。应该进一步理解的是，一些或所有在下面描述的特征也可以以替代的方式来组合。

附图说明

图1示出根据本公开包括外部主机和作为闪速存储器装置的存储器卡的存储器系统的示例性实施方案的方块图。

图2示出根据本公开包括外部主机和作为闪速存储器装置的固态驱动器的存储器系统的进一步示例性实施方案的方块图。

图3示出根据本公开闪速存储器装置的存储器控制器和闪速存储器的示例性实施方案的方块图。

图4示出闪速存储器到用户部分和备用部分的示例性划分，示出专用于擦除状态信息的存储的两个块。

图5示出根据本公开图4的专用块的示例性结构。

图6示出根据本公开布置存储器元件用于存储多个擦除单元的擦除状态信息的示例性实施方案。

图7示出根据本公开在非易失性存储器中定义标志用于存储擦除状态信息的特定实施方案。

图8示出根据本公开概括操作闪速存储器装置的方法的流程图。

在附图中，相同的参考符号表示相同或类似的部件。

具体实施方式

图1中以方块图的形式示出闪速存储器装置作为存储器卡的第一示例性实施方案。在图1中描绘的示例性存储器卡系统100包括外部主机120和作为闪速存储器装置的存储器卡110。外部主机120可包括主机控制器122、主机连接单元121和主机存储器单元123，其例如可以是DRAM。

外部主机120可以在存储器卡110中写入数据和从存储器卡110读取数据。主机控制器122可以经由主机连接单元121发送命令CMD(例如擦除请求、编程/写入请求或读取请求)、由外部主机120中的时钟发生器(未示出)产生的时钟信号CLK以及如果有必要数据DAT到存储器卡110。CMD可包括指示至少一个擦除单元被擦除或指示至少一个编程/写入单元被编程的信息。该信息可以包括例如作为指示闪速存储器的页要被擦除或编程的物理页地址(PPA)的列表。可替代地，限定连续存储器部分进行擦除或编程的边界可以包括在内。

闪速存储器装置110可包括卡连接单元111、存储器控制器160和闪速存储器150，其包括多个非易失性存储器单元格。存储器控制器160可以响应于通过卡连接单元111输入的命令而在闪速存储器150中存储数据。可与存储器控制器160中的时钟发生器(未示出)产生的时钟信号同步存储数据。闪速存储器150可存储从外部主机120传送的数据。例如，在外部主机120是数字相机的情况下，闪速存储器150可以存储图像数据。如果现有的数据将被过写入，那么存储器控制器160可将新数据拷贝到闪速存储器150的空白区域和擦除闪速存储器150中持有旧数据的块(‘拷贝和擦除操作’)。同样地，由于通过卡连接单元111从外部主机120接收的擦除请求，存储器控制器160可擦除闪速存储器150中的部分。

图示的存储器卡110不拥有单独的电源而是由外部主机120通过卡连接单元111提供功率。然而，本公开不限于在图中所示的配置，但也包括具有专用电源如电池或电源连接器的闪速存储器装置。

根据本公开，存储器控制器160可通过卡连接单元111接收来自外部主机120的指示闪速存储器150中的至少一个擦除单元的擦除请求、存储至少一个擦除单元的对应擦除状态信息于闪速存储器装置110的存储器部分中、在至少一个擦除单元上执行擦除操作以及在完成擦除操作时更新所存储的擦除状态信息。

图2中以方块图的形式示出根据本公开存储器系统的进一步示例性实施方案。在图中示出固态驱动器(SSD)系统200，包括作为闪速存储器装置的SSD 210和外部主机220。如在图1中，图2的外部主机220可包括主机控制器222、主机存储器单元223(例如DRAM)和主机连接单元221(例如以ATA、SATA、SCSI、ESDI或IDE接口的形式)。在整个公开内容中，术语‘外部主机’应被理解为是指闪速存储器装置外部的主机，然而，其可能与闪速存储器装置一起形成组合的存储器系统，诸如膝上型计算机，包括SSD或具有安全数字(SD)卡的数码相机。

主机220可在SSD 210中写入数据或从SSD 210读取数据。主机控制器222可通过主机连接单元221传送信号SGL诸如指令、地址、控制信号等到SSD 210。如上面提到的，这些信号可以包括擦除请求，指示SSD 210的闪速存储器250的至少一个擦除单元要被擦除，或编程/写入请求，指示SSD 210的闪速存储器250中的至少一个编程/写入单元要被编程。如所提到的，编程/写入请求可能涉及拷贝和擦除操作，且将由此往往隐含地包括擦除请求。

SSD 210可以通过驱动连接单元211与主机220交换信号SGL和可经由电源连接器215提供功率。没有限制地，根据所示实施方案，SSD 210包括闪速存储器250(具有多个管芯250-1至250-n，每一个包括四个非易失性存储器平面)、存储器控制器260和辅助电源214。在本文中，非易失性存储器可以是NAND型、NOR型、DI-NOR型、AND型或类似的闪速存储器。闪速存储器250的非易失性存储器可以具有二维结构或三维结构。

闪速存储器250的多个管芯250-1到250-n被用作SSD 210的存储介质。闪速存储器250经由多个信道CH1至CHn与存储器控制器260连接。一个信道可与闪速存储器250中的一个或多个管芯连接。与一个信道连接的管芯可以与相同的数据总线连接。

存储器控制器260经由驱动连接单元211与外部主机220交换信号SGL。在本文中，信号SGL包括命令、地址、数据等。该地址可以例如包括要被擦除的擦除单元的连续部分的PPA列表或边界PPA。存储器控制器260被配置来根据从外部主机220接收的命令写入数据到闪速存储器250的对应管芯或者从其读出数据。

辅助电源214可通过电源连接器215与主机220连接。辅助电源214可从主机220充电有功率PWR。它可以进一步被置于SSD 210内或外。例如，辅助电源214可设置在主机220的主板上以提供辅助电源至闪速存储器装置210。

图3中示出根据本公开闪速存储器装置的存储器控制器360和闪速存储器350的示例性实施方案的更详细图示。

存储器控制器360可以被用于一般响应于从外部主机接收到的请求来控制闪速存储器装置的操作。同样地，存储器控制器360控制数据到闪速存储器350的编程/写入、数据从闪速存储器350的读取以及闪速存储器350的擦除单元的擦除。为此，存储器控制器360可发送和接收命令CMD、地址ADD和数据DATA往返闪速存储器350。图3的示例性存储器控制器360包括主机接口361、具有闪速转换层369的固件单元362、控制单元363、存储器接口364、存储器单元365、纠错码(ECC)电路366、磨损水平控制逻辑367和RAM 368。另一个的部件可以根据需要被包括在内。还应当理解的是，图3所示的一些部件可以被省略，如果没有必要，例如，如果不包括磨损均衡。

主机接口361通过对应连接器提供与外部主机的接口，连接闪速存储器装置到外部主机，如以上所讨论。然而，主机接口可能还提供作为此类连接器的一部分。存储器接口364提供与闪速存储器350的接口，通过该接口，该存储器控制器360交换命令CMD、地址ADD和数据DATA。控制单元363控制闪速存储器350上的整体操作(例如读取、编程/写入、擦除、文件系统管理等等)。控制单元363可以包括CPU、GPU、处理器、SRAM、DMA控制器和类似物，如本领域中已知的。RAM 368可以在控制单元363的控制下操作。它可以被用作工作存储器，使得由控制单元363处理的数据可以暂时存储在RAM 368中。当传送数据往返闪速存储器350时，RAM 368也可被用作缓冲器。另外，RAM 368可以由控制单元363用来实施存储在固件单元362的非易失性存储器中的闪速转换层(FTL)369。固件单元362可以通过使用由主机接口361生成的各种信号控制存储器控制器360的整体操作。可替代地，除了控制单元363，固件单元362还可以提供辅助控制，例如用于拷贝和擦除操作、LPA和PPA的映射等。

在控制单元363和/或固件单元362的专用处理单元的控制下，逻辑页地址(LPA)可以使用闪速转换层369被映射到闪速存储器350的物理页地址(PPA)。另外，上述方法中的元素，例如存储、更新和检查闪速存储器350的擦除单元的擦除状态信息，可以由控制单元363和/或固件单元362的处理单元借助闪速转换层369来执行。

如上所提到的，存储器控制器360还可以包括存储器单元365，其可以尤其用于提供专用于存储闪速存储器350的多个擦除单元的擦除状态信息的上面提到的存储器部分。同样地，存储器单元365可由非易失性存储器部分组成或包括非易失性存储器部分，其可以是EEPROM型存储器、NAND型或NOR型闪速存储器等等。根据本公开，指示未决擦除请求的擦除状态信息可以由控制单元363和/或固件单元362的处理单元存储在存储器单元365中。所存储的擦除状态信息然后可用于确定特定擦除单元的擦除状态。如果不完全的擦除操作由控制单元363和/或固件单元362的处理单元检测到，那么响应于从外部主机接收并指示此类不完全擦除的擦除单元中包括的编程/写入单元要被编程的编程/写入请求，对应的擦除单元被调度供稍后擦除操作且针对此编程/写入单元的比特，指示程序状态的信号由控制单元363和/或固件单元362返回。由控制单元363和/或固件单元362的处理单元应用对应适于的闪速转换层369从而防止写入和读取毁坏的数据往返不完全擦除的擦除单元和自动确保擦除操作完成。到外部主机，各自擦除单元会出现为完全编程擦除单元。在物理擦除操作完成时，存储在存储器单元365中的对应擦除状态信息由控制单元363和/或固件单元362的处理单元更新，如以上详细描述的。

如上也详细描述的，专用于存储擦除状态信息的存储器部分可以被布置作为闪速存储器350的非易失性存储器单元格的一部分。下面将关于本公开的图4至图7说明该替代的详细实施方案。类似于上述操作，控制单元363和/或固件单元362的处理单元将借助闪速转换层369并通过存储器接口364执行必要的步骤。

ECC电路366可生成纠错码(ECC)，能够在被存储或检索自闪速存储器350的数据中检测和/或纠正位错误。ECC电路366可以例如对从闪速存储器350提供的数据执行纠错编码，以形成对应的ECC数据，包括奇偶校验数据。奇偶校验数据可被存储在闪速存储器350的非易失性存储器370中。ECC电路366还可以对输出数据执行纠错解码和可以根据该纠错解码结果确定纠错解码是否成功执行。ECC电路366可根据该结果另一个输出信号并且可以使用奇偶校验数据纠正数据的错误比特。

磨损水平控制逻辑367可被用于管理闪速存储器350的非易失性存储器单元格的磨损水平，如本领域中已知的。作为这种磨损水平控制操作的一部分，已达到P/E周期的最大数目的块可能被标记为坏块。磨损水平控制逻辑367与固件单元362的闪速转换层369协调以将LPA映射到闪速存储器350的非易失性存储器370的对应PPA。

根据图3的示例性实施方案的闪速存储器350包括二维或三维非易失性存储器单元格阵列370、数据输入/输出电路354、地址解码器351以及控制单元353。如上所述，非易失性存储器单元格阵列370可以被组织成页面、块、平面和管芯–以分层顺序。每一个存储器块(或页)可表示闪速存储器350的擦除单元。等效地，每一个存储器块、页或甚至单个机器字(字节)可以形成闪速存储器350的编程/写入单元和/或读取单元。因此，擦除操作必须对整个擦除单元执行，而编程/写入操作和读取操作可以潜在更小地分别对编程/写入单元和读取单元执行，通常彼此对应。擦除单元可以因此包括多个编程/写入单元，使得它可能有必要由闪速存储器350的控制单元353、存储器控制器360的控制单元363或固件单元362的处理单元确定特定编程/写入单元属于哪个擦除单元。从存储在存储器单元365或非易失性存储器单元格阵列370中的擦除状态信息，控制单元363和/或固件单元362可接着确定编程/写入单元是否属于不完全擦除的擦除单元并将对应地指示程序状态的信号返回到外部主机。

数据输入/输出电路354可经由多个位线(BL)与非易失性存储器单元格阵列370相连接。数据I/O电路354可与存储器控制器360交换数据，并且还可以执行缓冲功能。地址解码器351可以经由多个字线(WL)和选择线(SSL和GSL)与非易失性存储器单元格阵列370相连接。地址解码器351可以响应于从存储器控制器360接收到的地址ADD而选择字线。

闪速存储器350的控制单元353可以控制闪速存储器350的编程、擦除、读取等。例如，为了执行编程请求，控制单元353可控制地址解码器351，使得编程电压被提供到所选字线，并且可以控制数据I/O电路354使得数据被编程/写入所选择的存储器单元格。

根据图3所示的特定实施方案，非易失性存储器单元格阵列370被划分为用户部分371和备用部分372。用户部分371和备用部分372可以简单地指同一非易失性存储器元件阵列的两个部分，但是也可以在它们的非易失性存储器类型上不同。同样地，用户部分371可以由更紧凑的NAND型闪速形成，而小得多的备用部分372可以由更灵活的NOR型闪速形成。因此，用户部分371和备用部分372也可被物理上彼此分离，其中可以提供地址解码器351和数据I/O电路354的对应部分。如将在下面详细讨论的，备用部分372可设置有这样的大小，该备用部分372的存储器元件和用户部分371的擦除单元之间的直接映射存在。此类映射甚至可以在硬件中由连接对应的字线和位线到对应的擦除单元和存储器元件实施。备用部分372的大小，以及可能的尺寸，可被选择使得它允许存储用户部分371的擦除单元中的每一个的擦除状态信息。如果擦除状态信息应以PPA形式存储，那么备用部分372的足够存储器可被提供以允许足够的缓冲功能。用户部分371的非易失性存储器单元格专用于实际用户数据诸如图像、视频、音频文件、文本文件等的大容量存储，而备用部分372是专用于呈擦除状态信息形式的元数据的存储。

如上所指示，备用部分372可经由硬件通过提供专用寻址逻辑定义，例如作为地址解码器351和数据I/O电路354的一部分，以寻址备用部分372的存储器元件。在一个特定的实施方案中，完全分开的存储器单元，包括NOR型闪速存储器或EEPROM型存储器，可以提供作为备用部分，潜在地使用独立地寻址和控制逻辑。可替代地，备用部分372可借助对应适于的闪速转换层369被定义为非易失性存储器单元格阵列370的子集。在此情况下，闪速转换层369保留非易失性存储器单元格阵列370的部分用于擦除状态信息的存储。这个特定实施方案将在下面关于图4至图7来详细描述。

图4示出根据本公开的特定实施方案图3的闪速存储器350的非易失性存储器单元格阵列370的更详细的结构。如上所提到，非易失性存储器单元格阵列被划分为备用部分472，专用于存储用户部分471的擦除单元的擦除状态信息，用户部分471本身专用于用户数据的大容量存储。举例来说，图4示出了用户部分471细分为多个块473-1到473-m，其在同一时间代表用户部分471的擦除单元。应当理解，所描述的结构仅仅是选择展示实施本公开的特定方式，且可替代结构，尤其是相对于擦除单元的布置和大小，可以没有限制地选择。

备用部分472包括两块非易失性存储器单元格474-1和474-2，以提供冗余存储系统用于擦除状态信息，其中，在特定时间，块474-1和474-2中的一个用于活动块供存储擦除状态信息，而当擦除状态信息被更新时另一个块用于拷贝和擦除操作。该冗余布局提高了呈现的故障安全擦除方法和系统抵抗闪速存储器装置的突然断开或掉电的安全性。两个块474-1和474-2中的每一个应具有足够的大小来存储用户部分471的所有擦除单元的擦除状态信息，尤其是以擦除单元映射的形式，其中用户部分471的擦除单元中的每一个被映射到所述块的存储器元件，可能包括多个非易失性存储器单元格。应当理解的是，如果由于用户部分471的大小需要的话，多块可提供用于存储此类擦除单元映射。此外，可以提供不止一个副本来实施更高的冗余。为简单起见，在下文中，假定结构，其中两个块474-1和474-2被提供存储擦除单元映射以及其拷贝和擦除操作的更新。

图5示出块573的示例性结构，其可被应用到图4中的备用部分472的块474-1和474-2和用户部分471的块473-1到473-m两者。根据图5的结构，每一个块573包括多个页面575-1到575-p，页面中每一个包括数据部分576和奇偶校验部分577。数据部分576专用于用户数据的大容量存储，而奇偶校验部分577可专用于奇偶校验信息的存储，例如包括纠错码。当数据被编程到数据部分576时，独立于数据的种类，可以产生奇偶校验信息。奇偶校验信息然后可在读取操作期间一起与所存储的数据读取以允许错误检测。应当理解的是，奇偶校验部分577也可以实现其他目的。举例来说，奇偶校验部分577可被用于标记已达到P/E周期的最大数目的页面为坏。根据装置，奇偶校验部分577的大小可以变化。对于8kB字节数据部分576，512字节可以例如被提供用于奇偶校验部分577。

图6示出根据本公开布置存储器元件用于存储多个擦除单元的擦除状态信息的示例性实施方案。根据图6中的结构，专用于擦除状态信息的存储的非易失性存储器单元格的块的页675的每一数据部分676被划分成多个标志段678-1到678-q，其中每一个存储用户部分471的特定擦除单元的擦除状态信息。虽然叫做标志段，但是用于存储个别擦除单元的擦除状态信息的这些存储器元件不一定由单个比特组成。如上所述，用于存储擦除状态信息的单个比特存储器元件可以通过使用EEPROM型存储器来提供专用于存储擦除状态信息的存储器部分。可替代地，可以提供单一MLC存储器单元格，以存储单一擦除单元的擦除状态信息。举例来说，设置标志然后可以通过中间阈值电压如“10”或“01”来实现，而复位标志由较高的阈值电压如“00”(如果“11”定义了MLC的基态)来实现。为允许重复的P/E周期，几个MLC可以在每一个标志段678-1至678-q中提供。取决于实施，页675中标志段的数目q可以有所不同。如上所提到的，奇偶校验部分677可以提供作为页675的一部分来针对擦除状态信息存储奇偶校验信息。然而，此类奇偶校验部分可能由于其非易失性性质不能够针对重复P/E周期满足更新要求。在这样的情况下，奇偶校验部分677可以针对存储擦除状态信息的块573省略，并且对应的存储器单元格可以被用于另一个另一个的标志段的存储。固件单元362的闪速转换层369可相应调整。

在图7中示出根据本公开在非易失性存储器中定义标志用于存储擦除状态信息的特定实施方案。在此特定实施方案中，标志段778，即用于存储和更新用户部分471的单一擦除单元的擦除状态信息的存储器元件，包括：多(在该图中所示的情况中为四)对非易失性存储器单元格779-1到779-4(SLC)，其中每一个存储单个比特。对779-1至779-4中的每一个具有用于指示未决擦除操作的第一存储器单元格(右手单元格)和用于指示完成擦除操作的第二存储器单元格(左手单元格)。为简单起见在图7的示例中选择大端排序。然而，根据需要可修改端序而不限制。

在图7所示的本示例指定‘1’比特值用于它们的基本状态(即擦除状态)下的非易失性存储器单元格，以及‘0’比特值用于其编程状态P下的非易失性存储器单元格。可以从该图看到，对应于该标志段778的擦除单元已经被调度进行擦除操作，这已完成(由最右边对779-1的状态‘00’指示)。在目前的状态，同一擦除单元已被调度用于另一个的擦除操作，然而这尚未完成(由对779-2的状态‘10’指示)。这可以是闪速存储器装置的突然断开或掉电的结果，其中断对应擦除单元的正在进行的物理擦除操作。剩余的两对779-3和779-4尚未被修改并保持可用于另一个的P/E周期。

通过读取该标志段778并确定被设置的位的总数目，存储器控制器360的控制单元363和/或固件单元362的处理单元可以容易地确定对应擦除单元的擦除状态。偶数个设置位指示完成的擦除操作或擦除单元的编程状态(即，没有调度擦除操作)，而奇数个设置位(如在该图中)指示不完全擦除的擦除单元。确定这样的不完全的擦除状态(例如)作为闪速存储器装置的初始化过程的部分时，对应擦除单元可以调度用于擦除操作，例如在闪速存储器装置处于空闲状态时的时间。另外，不完全的擦除状态的确定使存储器控制器360返回指示属于不完全擦除的擦除单元的编程/写入单元的程序状态的信号。因此，没有数据被写入不完全擦除的擦除单元或从不完全擦除的擦除单元读取。

如图4中示出，两个块474-1和474-2可以提供以允许相对于存储在其中的一个中的擦除单元映射的拷贝和擦除操作。在图7的实施方案中，特定擦除单元的标志段778的SLC的各对779-1到779-4将在四个P/E周期后用完，使得对应存储器单元格必须在擦除状态信息的任何进一步更新可以执行之前要被擦除。如果特定擦除单元的标志段的所有MLC在最高阈值电压的状态(通常‘00’)下，那么类似的情况发生。在这种情况下，擦除状态信息的更新会需要整个块的更新，例如474-1，以被拷贝到空块，例如474-2，和以前使用的块，即474-1，事后擦除。为了减少开销，块474-1可先对所有擦除单元更新且然后拷贝。可替代地或另外，更新的块474-1可提交以减少所有标志段的处理，其中特定标志段778的偶数个设置位转换成该标志段778的所有对779-1至779-4的基本状态，即在图7的结构中的一系列“1”比特，和特定标志段778的奇数个设置位被转换成单一设置位，即成在图7的结构中的‘11111110’。通过该减少处理，更新块的所有标志段778在被写入到空块474-2之前‘恢复活力’且通过重复拷贝和擦除操作可避免不必要的开销。

图8示出根据本公开概括闪速存储器装置的故障安全擦除方法的流程图。在所公开方法的步骤881中，闪速存储器装置的存储器控制器接收擦除请求，尤其是从外部主机，其中所述擦除请求指示至少一个擦除单元，每一个擦除单元包括多个非易失性存储器单元格。如上所讨论的，至少一个擦除单元可以由要被擦除的擦除单元的逻辑页地址(LPA)和/或物理页地址(PPA)的列表来指示和/或通过指示闪速存储器的擦除单元的连续部分的边界的PPA来指示。此外，擦除请求可以被隐式地包括在涉及如上所述拷贝和擦除操作的编程/写入请求中。

在接收擦除请求之后，存储器控制器将擦除请求中指示的每一个擦除单元的擦除状态信息存储在闪速存储器装置的存储器中，例如通过设置指示未决擦除请求的标志，在步骤882。在步骤883中，存储器控制器对擦除请求中指示的擦除单元执行物理擦除操作。如上所提到，这些擦除操作可在稍后的时间进行，当闪速存储器装置处于空闲状态时。此外，擦除操作可以由于检测到不完全擦除的擦除单元的初始化过程进行。

存储器控制器随后确定物理擦除操作是否已经完成，在步骤884中。如果完成，则对应擦除单元的擦除状态信息在闪速存储器装置的存储器中更新，在步骤885中，和存储器控制器继续对下一个擦除单元的擦除操作。然而，在执行物理擦除操作时，闪速存储器装置可能与外部主机和/或电源断开。由于该中断，不完全擦除的擦除单元可以存在于闪速存储器中。

如上所述，指示未决擦除操作的擦除状态信息可以通过在专用于存储擦除状态信息的闪速存储器装置的存储器中设置标志被存储。在这种情况下，在步骤883中物理擦除操作完成时更新擦除状态信息时，该标志可以被复位或指示擦除操作完成的另一个标志可以设置在存储器中。从所存储的擦除状态信息，存储器控制器能够确定擦除单元是否已完全擦除。

在后一阶段，例如在重新连接或上电闪速存储器装置之后，存储器控制器可接收读取请求或编程/写入请求，尤其是从外部主机，在步骤886中，其中所述读取请求或编程/写入请求指示至少一个编程/写入单元，每一个编程/写入单元包括要被读取或编程的多个非易失性存储器单元格。不是直接试图读取包括在读取请求中的数据或写入包括在编程/写入请求中的数据至所指示的编程/写入单元，而是存储器控制器首先确定对应于至少一个编程/写入单元的至少一个擦除单元是否没有被完全擦除。为此，存储器控制器借助所述闪速转换层确定对应于读取请求或编程/写入请求中指定的读取单元或编程/写入单元的擦除单元和从从闪速存储器装置的专用存储器读取所存储的擦除状态信息。基于所存储的擦除状态信息，存储器控制器可以很容易地确定特定擦除单元是否没有完全擦除，在步骤887中。如果确定该擦除单元已被完全擦除，那么存储器控制器可以简单地从对应的读取单元读取包括在读取请求中的数据或写入编程/写入请求中包括的数据至对应的编程/写入单元，在步骤888中。然而，如果确定擦除单元没有被完全擦除，那么对于不完全擦除的擦除单元，存储器控制器返回指示程序状态P的信号，尤其是完全编程状态，在步骤889中。此外，擦除单元被调度供擦除操作，在步骤890中。擦除单元可尤其在接收到由外部主机响应于指示完全编程擦除单元的返回信号而发出的对应擦除请求时被调度用于擦除操作。

因此，本方法假定不完全擦除的擦除单元已通过针对对应编程/写入单元中的每一位返回程序状态P(一般‘0’比特值)被完全编程。同时，存储器控制器，可自动地或响应于外部主机的对应擦除请求，‘幕后’努力通过调度擦除单元进行擦除操作来完成丢失的擦除操作，在步骤891中。到外部主机，所述闪速存储器装置将作为具有完全编程擦除单元代替不完全擦除的擦除单元的闪速存储器装置。因此，闪速存储器装置，虽然通过突然断开或掉电损坏，向外部控制器表现为完整的闪速存储器装置。即使重新调度擦除操作由于另一突然断开失败，指示不完全擦除的擦除单元的擦除状态信息由于它被存储所在的存储器的非易失性性质保持完整。

所提出的方法和装置因此提供故障安全擦除方法和装置，它可以应对正在进行的擦除操作的不可预知的干扰并防止损坏的数据从部分擦除的块返回。

Claims (13)

1.一种操作包括多个非易失性存储器单元格的闪速存储器装置的方法，所述方法包括：

从外部主机接收指示至少一个擦除单元的擦除请求，其中每一个擦除单元包括固定数目的非易失性存储器单元格；

将擦除状态信息存储在所述闪速存储器装置的存储器中，其中所述擦除状态信息指示未决擦除请求；

对所述至少一个擦除单元执行擦除操作；以及

在完成所述擦除操作时，更新所述闪速存储器装置的所述存储器中的所述擦除状态信息；

从所述外部主机接收指示至少一个读取单元或编程/写入单元的读取请求或编程/写入请求，每一个读取单元或编程/写入单元包括固定数目的非易失性存储器单元格；

基于所述存储的擦除状态信息，确定对应于所述至少一个读取单元或编程/写入单元的至少一个擦除单元是否未被完全擦除；以及

返回指示用于至少一个不完全擦除的擦除单元的程序状态P的信号，其中该信号进一步指示所述至少一个不完全擦除的擦除单元被完全编程的信号。

2.如权利要求1所述的方法，其中存储所述擦除状态信息包括针对所述存储器中的所述至少一个擦除单元中的每一个设置指示未决擦除操作的标志。

3.如权利要求2所述的方法，其中更新所述擦除状态信息包括：

在各自的擦除操作完成时，针对所述存储器中的所述至少一个擦除单元中的每一个设置指示所述擦除操作完成的另一个标志；或

在所述各自的擦除操作完成时，针对所述存储器中的所述至少一个擦除单元中的每一个复位指示所述未决擦除操作的所述标志。

4.如权利要求1所述的方法，其中存储所述擦除状态信息包括在所述存储器中存储所述至少一个擦除单元的映射信息；以及

其中更新所述擦除状态信息包括擦除所述映射信息。

5.如权利要求1至4中任一项所述的方法，其中用于存储所述擦除状态信息的所述存储器是所述多个非易失性存储器单元格的一部分。

6.如权利要求1所述的方法，其中确定步骤包括：

映射所述至少一个读取单元或编程/写入单元至对应于所述至少一个读取单元或编程/写入单元的所述至少一个擦除单元；以及

读取对应于映射的至少一个擦除单元的所述存储的擦除状态信息。

7.如权利要求6所述的方法，还包括在确定所述擦除单元未被完全擦除时，调度所述至少一个不完全擦除的擦除单元用于擦除操作。

8.如权利要求6所述的方法，其还包括响应于返回的信号接收指示所述至少一个不完全擦除的擦除单元的擦除请求。

9.如权利要求7或8所述的方法，还包括：

在所述闪速存储器装置的空闲状态下，在所述至少一个不完全擦除的擦除单元上完成所述擦除操作。

10.一种闪速存储器装置，其包括：

闪速存储器，其包括被分成多个擦除单元的多个非易失性存储器单元格；

存储器部分，其专用于存储擦除状态信息，所述擦除状态信息指示所述多个擦除单元的擦除状态；以及

存储器控制器，其被配置来

接收指示至少一个擦除单元的擦除请求；

将所述至少一个擦除单元的擦除状态信息存储在所述存储器部分中；

对所述至少一个擦除单元执行擦除操作；以及

在所述擦除操作完成时更新所述存储的擦除状态信息；

其中所述存储器控制器包括固件单元，所述固件单元包括闪速转换层；并且

其中所述固件单元被配置来确定由所述存储器控制器接收的读取请求或编程/写入请求中指示的至少一个读取单元或编程/写入单元的所述擦除状态，所述至少一个读取单元或编程/写入单元中的每一个包括所述闪速存储器的固定数目的所述非易失性存储器单元格；

其中所述固件单元还被配置来返回指示用于对应于所述至少一个读取单元或编程/写入单元的不完全擦除的擦除单元的程序状态P的信号，其中该信号进一步指示所述至少一个不完全擦除的擦除单元被完全编程的信号。

11.如权利要求10所述的闪速存储器装置，其中所述存储器部分被布置为所述闪速存储器的一部分。

12.如权利要求11所述的闪速存储器装置，其中所述闪速存储器包括用户部分，其包括所述多个非易失性存储器单元格的第一部分以及备用部分，所述备用部分包括所述多个非易失性存储器单元格的第二部分；并且其中所述存储器部分被布置为所述备用部分的一部分。

13.如权利要求10所述的闪速存储器装置，其中所述存储器控制器包括存储器单元并且所述存储器部分被布置为所述存储器单元的一部分。

Images