CN109408402B - 一种闪存器的数据写入方法及闪存器 - Google Patents
一种闪存器的数据写入方法及闪存器 Download PDFInfo
- Publication number
- CN109408402B CN109408402B CN201811173662.3A CN201811173662A CN109408402B CN 109408402 B CN109408402 B CN 109408402B CN 201811173662 A CN201811173662 A CN 201811173662A CN 109408402 B CN109408402 B CN 109408402B
- Authority
- CN
- China
- Prior art keywords
- data
- register
- page
- page data
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种闪存器的数据写入方法及闪存器,所述一种闪存器包括:缓存寄存器,用于缓存单页大小的页数据;所述页数据所属的页类型为以下之一:低页LP、中页MP、高页UP;控制器,用于在一次编程过程中,控制页类型分别为所述LP、所述MP及所述UP的页数据从所述缓存寄存器移动至数据寄存器;以及,用于在所述数据寄存器存储了所述LP、所述MP及所述UP的页数据之后,将所述数据寄存器存储的页数据写入闪存阵列;所述数据寄存器,用于缓存从所述缓存寄存器中移动的不同页类型的所述页数据;所述闪存阵列,用于存储所述控制器写入的所述页数据。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种闪存器的数据写入方法及闪存器。
背景技术
在NAND闪存中,有缓存寄存器(Cache page buffer)和数据寄存器(Data pagebuffer),数据写入先快速存储在缓存寄存器,然后再移动到数据寄存器,相关技术中,在将数据写入闪存器的物理阵列的一次编程过程中,仅能实现一次页数据从缓存寄存器到数据寄存器的移动,导致当编程写入物理阵列的数据页的数量为一个以上时,需要等待编程结束后,单独的进行页数据从缓存寄存器到数据寄存器的移动,使得数据写入到闪存阵列的效率低下,且编程没有连续性。
发明内容
有鉴于此,本发明实施例提供一种闪存器的数据写入方法及闪存器,能够在一次编程过程中,实现将不同类型的页数据从缓存寄存器移动至数据寄存器的移动,保证了编程的连续性。
本发明实施例的技术方案是这样实现的:
本发明实施例提供了一种闪存器,包括:
缓存寄存器,用于缓存单页大小的页数据;所述页数据所属的页类型为以下之一:低页(Low page,LP)、中页(Middle page,MP)、高页(Upper page,UP);
控制器,用于在一次编程过程中,控制页类型分别为所述LP、所述MP及所述UP的页数据从所述缓存寄存器移动至数据寄存器;
以及,用于在所述数据寄存器存储了所述LP、所述MP及所述UP的页数据之后,将所述数据寄存器存储的页数据写入闪存阵列;
所述数据寄存器,用于缓存从所述缓存寄存器中移动的不同页类型的所述页数据;
所述闪存阵列,用于存储所述控制器写入的所述页数据。
相应的,所述控制器,还用于在所述数据寄存器中存储有类型分别为所述LP、所述MP及所述UP的页数据之后,对所述数据寄存器存储的页数据进行编码转换,得到对应的不同状态位的状态编码;
其中,所述不同的状态位中包括用于指示页数据从所述缓存寄存器移动至所述数据寄存器的状态标识位。
上述方案中,所述控制器,还用于对所述数据寄存器存储的页数据进行编码转换之前,控制所述缓存寄存器中的页数据移动至所述数据寄存器,使得所述数据寄存器中存储的页数据的页类型包括所述LP、所述MP及所述UP。
上述方案中,所述控制器,还用于控制所述缓存寄存器中的页数据移动至所述数据寄存器之后,释放所述缓存寄存器,使得所述缓存寄存器继续存储依据特定类型排序写入的下一页页数据。
上述方案中,所述控制器,还用于在对所述数据寄存器存储的页数据进行编码转换之后,由高位到低位对所述不同状态位的状态编码循环依次进行校验,根据校验结果判断是否将所述缓存寄存器中的页数据移动至所述数据寄存器。
上述方案中,所述数据寄存器包括用于存储不同页类型的页数据的多个子数据寄存器,不同的所述状态标识位对应不同的子数据寄存器;
所述控制器,还用于在所述不同状态位中的所述状态标识位对应的状态编码校验通过时,控制所述缓存寄存器中的页数据移动至所述校验通过的状态标识位所对应的子数据寄存器。
上述方案中,所述控制器,还用于在所述状态标识位对应的状态编码校验通过,且所述缓存寄存器中存储的页数据为空时,控制执行下一个所述循环的校验,并在确定所述缓存寄存器中存储有页数据时,控制所述缓存寄存器中存储的页数据移动至所述数据所述校验通过的状态标识位所对应的子数据寄存器。
上述方案中,所述不同的状态位中还包括用于指示页数据写入完成的状态标识位;
所述控制器,还用于对所述用于指示页数据写入完成的状态标识位校验通过时,控制结束所述编程。
上述方案中,所述缓存寄存器,还用于缓存依据特定类型排序写入的单页大小的参考页数据,所述参考页数据用于指示首次编程的执行;
所述数据寄存器,还用于缓存从所述缓存寄存器移动的不同页类型的所述参考页数据;
所述控制器,还用于在所述首次编程开始时,将所述缓存寄存器中的参考页数据移动至所述数据寄存器,使得所述数据寄存器中存储有类型分别为所述LP、所述MP及所述UP的页数据,并将所述数据寄存器存储的所述页数据写入所述闪存阵列。
本发明实施例还提供了一种闪存器的数据写入方法,包括:
控制缓存寄存器中的页数据移动至数据寄存器;所述页数据所属的页类型为以下之一:低页LP、中页MP、高页UP;
在所述数据寄存器存储了所述LP、所述MP及所述UP的页数据之后,将所述数据寄存器存储的页数据写入闪存阵列;
其中,在将所述页数据写入闪存阵列所对应的一次编程过程中,从所述缓存寄存器移动至所述数据寄存器的页数据的页类型包括:所述LP、所述MP及所述UP。
基于所述数据写入方法,在所述数据寄存器中存储有类型分别为所述LP、所述MP及所述UP的页数据之后,对所述数据寄存器存储的页数据进行编码转换,得到对应的不同状态位的状态编码;
其中,所述不同的状态位中包括用于指示页数据从所述缓存寄存器移动至所述数据寄存器的状态标识位。
上述方案中,对所述数据寄存器存储的页数据进行编码转换之前,控制所述缓存寄存器中的页数据移动至所述数据寄存器,使得所述数据寄存器中存储的页数据的页类型包括所述LP、所述MP及所述UP。在所述缓存寄存器中的页数据移动至所述数据寄存器之后,释放所述缓存寄存器,使得所述缓存寄存器继续存储依据特定类型排序写入的下一页页数据。
相应的,在对所述数据寄存器存储的页数据进行编码转换之后,由高位到低位对所述不同状态位的状态编码循环依次进行校验,根据校验结果判断是否将所述缓存寄存器中的页数据移动至所述数据寄存器。
上述方案中,所述数据寄存器包括用于存储不同页类型的页数据的多个子数据寄存器,不同的所述状态标识位对应不同的子数据寄存器;相应的,所述根据校验结果判断是否将所述缓存寄存器中的页数据移动至所述数据寄存器,包括:在所述不同状态位中的所述状态标识位对应的状态编码校验通过时,控制所述缓存寄存器中的页数据移动至所述校验通过的状态标识位所对应的子数据寄存器。
相应的,在所述状态标识位对应的状态编码校验通过,且所述缓存寄存器中存储的页数据为空时,控制执行下一个所述循环的校验,并在确定所述缓存寄存器中存储有页数据时,控制所述缓存寄存器中存储的页数据移动至所述数据所述校验通过的状态标识位所对应的子数据寄存器。所述不同的状态位中还包括用于指示页数据写入完成的状态标识位;相应的,所述方法还包括:
对所述用于指示页数据写入完成的状态标识位校验通过时,控制结束所述编程。
上述方案中,在首次编程开始时,将所述缓存寄存器中存储的参考页数据移动至所述数据寄存器,使得所述数据寄存器中存储有类型分别为所述LP、所述MP及所述UP的页数据,并将所述数据寄存器存储的所述页数据写入所述闪存阵列;
其中,所述参考页数据用于指示首次编程的执行。
应用本发明实施例提供的闪存器的数据写入方法及闪存器具有以下技术效果:闪存器在一次编程过程中,将LP、MP、UP的页数据从缓存寄存器移动至数据寄存器,最后一次写入闪存阵列,实现了一次编程过程中多个页数据的写入,提高了数据写入的效率,相对减少了相关技术中一次编程后再插入两页数据的时间,保证了多个编程过程之间的连续性。
附图说明
图1为相关技术提供的闪存器的数据写入的示意图;
图2为本发明实施例提供的闪存器的组成结构示意图;
图3为本发明实施例提供的闪存器的数据写入的示意图;
图4为本发明实施例提供的闪存器的数据写入的流程示意图;
图5为本发明实施例提供的闪存器的编码转换前的状态编码表示意图;
图6为本发明实施例提供的闪存器的编码转换后的状态编码表示意图;
图7为本发明实施例提供的闪存器的数据写入的流程示意图;
图8为本发明实施例提供的闪存器的编码转换后的状态编码表示意图;
图9为本发明实施例提供的闪存器的数据写入的流程示意图;
图10为本发明实施例提供的闪存器的编码转换后的状态编码表示意图;
图11为本发明实施例提供的闪存器的数据写入的流程示意图。
具体实施方式
以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所提供的实施例仅仅用以解释本发明,并不用于限定本发明。另外,以下所提供的实施例是用于实施本发明的部分实施例,而非提供实施本发明的全部实施例,在不冲突的情况下,本发明实施例记载的技术方案可以任意组合的方式实施。
需要说明的是,在本发明实施例中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的方法或者装置不仅包括所明确记载的要素,而且还包括没有明确列出的其他要素,或者是还包括为实施方法或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的方法或者装置中还存在另外的相关要素(例如方法中的步骤或者装置中的单元,例如的单元可以是部分电路、部分处理器、部分程序或软件等等)。
相关技术的闪存器数据写入示意图如图1所示,NAND中包含缓存寄存器,数据寄存器,闪存阵列,控制器,NAND的内部存储阵列是以页为基本单位进行存取的。写的时候,就是编程的时候,也是以页为基本单位的。为了增加编程的速度,芯片有一个缓存寄存器,将数据先存储到缓存寄存器,再写入数据寄存器,一旦数据存储到数据寄存器后,编程就开始。在数据寄存器被装载及编程开始之后,缓存寄存器变为空,可以继续装下一个数据,这样内部的编程和数据的装载并行进行,该缓存寄存器大小为1页数据,数据寄存器大小为3页数据。NAND中的写入数据有三种类型,LP,MP,UP,此为用户自己定义的,且顺序也是用户自己定义的,这里用户定义为低中高为页数据的写入顺序。
如图1中先在数据寄存器移入数据page0,page1,在缓存寄存器存储page2,开始tPROG,将page2移入数据寄存器,使得page0,page1和page2一次写入闪存阵列中,将page3放入缓存寄存器中,即完成第一物理页,第一物理页后第二物理页开始,编程执行时,允许低数据类型页page3可以从缓存器中移动入数据寄存器,等待这次编程结束,再从缓存寄存器中移动page4和page5到数据寄存器,一次性将page3,page4和page5三页数据全部写入闪存寄存器里,将page6放入缓存寄存器,完成第二物理页,可以看出,page3移入闪存阵列的时间是隐藏在这次编程中的,而page4和page5的写入时间是暴露的,需要等待编程结束。例如:NV-DDR接口数据写入速度为200MB/s,则page4和page5的移入数据寄存器的时间使第三次物理页的时间拖延了80us,page3为低数据,page4和page5分别为中数据和高数据,两次编程tPROG之间不连续,第二次物理页完成后,第三次物理页开始,诸如此类后推。注意,在相关技术中,每次编程中,插入的页数据只能是低数据,中数据和高数据都是在每次编程后再写入,使下一次的编程延迟。
接下来对本发明实施例提供的闪存器进行说明。图2本发明实施例提供的闪存器的组成结构示意图,参见图2,本发明实施例中的闪存器包括:缓存寄存器11,数据寄存器12,闪存阵列13和控制器10。该缓存寄存器大小为1页数据,数据寄存器大小为3页数据。控制器10控制缓存寄存器11的页数据移动到数据寄存器12,数据寄存器12中当低中高三页数据都移入后,再将三页数据一次性从数据寄存器12写入闪存阵列13中。
相关技术中的每次编程不能一次性移入数据寄存器三种不同类型的页数据,本发明使低数据、中数据和高数据在一次性编程中都移入数据寄存器,最后写入闪存阵列中,如图3为本发明实施例提供的闪存器的数据写入示意图,先在数据寄存器移入数据page0,page1,在缓存寄存器存储page2,开始tPROG,将page2移入数据寄存器,使得page0,page1和page2三页数据都在数据寄存器中,最后一次写入闪存阵列中,在写数据进入闪存阵列时将page3和page4放入数据寄存器中,page5放入缓存寄存器中,完成第一物理页,第一物理页后第二物理页开始,编程tPROG执行时,缓存器中的页数据page5移动入数据寄存器,此时数据寄存器中有page3,page4和page5,对三页数据进行状态编码后,一次性将的页数据page3,page4和page5都写入闪存阵列,写入数据时将page6,page7移入数据寄存器,page8存放在缓存寄存器中,此次编程结束,三页数据全部写入为第二物理页完成,可以看出,page3、page4和page5移入数据寄存器的时间是隐藏在这次编程中的,三页写入后,此次编程写入窗口关闭,当第二次物理页完成后,第三次物理页开始,诸如此类后推。注意,在本发明实施例中,每次编程中,插入的页数据是按顺序的低数据,中数据和高数据,一次性编程写入三种类型的页数据后,使三个页数据的写入隐藏在编程过程中,提高了闪存器数据写入的效率。
在一实施例中,闪存器包括:
缓存寄存器,用于缓存单页大小的页数据;所述页数据所属的页类型为以下之一:低页LP、中页MP、高页UP;
控制器,用于在一次编程过程中,控制页类型分别为所述LP、所述MP及所述UP的页数据从所述缓存寄存器移动至数据寄存器;
以及,用于在所述数据寄存器存储了所述LP、所述MP及所述UP的页数据之后,将所述数据寄存器存储的页数据写入闪存阵列;
所述数据寄存器,用于缓存从所述缓存寄存器中移动的不同页类型的所述页数据;
所述闪存阵列,用于存储所述控制器写入的所述页数据。
相应的,所述控制器,还用于在所述数据寄存器中存储有类型分别为所述LP、所述MP及所述UP的页数据之后,对所述数据寄存器存储的页数据进行编码转换,得到对应的不同状态位的状态编码,编码转换之前控制缓存寄存器中的页数据移动至数据寄存器,使得数据寄存器中存储的页数据的页类型包括所述LP,MP及UP。其中,移入数据寄存器中的页数据都是由0、1组成的16384*8个bit的数据,具体到闪存阵列里面,每一页也会对应16384*8个物理单元,每一个物理单元会接收到三个bit,分别来自于LP/MP/UP。由于每一页的1个bit有0、1两种可能的状态,因此一个物理单元就会有8种可能的状态(2 3=8)。低中高类型的三页数据经编码转换得到一个状态编码表,其中,所述不同的状态位中包括用于指示页数据从所述缓存寄存器移动至所述数据寄存器的状态标识位。具体地,8种状态对应8种状态位,由LV0,LV1,LV2至LV7组成。
上述方案中,所述控制器,还用于控制所述缓存寄存器中的页数据移动至所述数据寄存器之后,释放所述缓存寄存器,使得所述缓存寄存器继续存储依据特定类型排序写入的下一页页数据。比如:将三页不同类型数据写入闪存阵列前,三页数据先得按低中高的页数据顺序移入数据寄存器,低数据从缓存寄存器移入数据寄存器中,缓存寄存器释放后,再按顺序将中数据存储在缓存寄存器中,依次类推。在一实施例中,缓存寄存器11的大小为一个数据页,数据寄存器12的大小为三个数据页。若用户要求低中高的顺序写入,则该数据从缓存寄存器一页页移动至相应的数据寄存器特定的子数据寄存器,三页数据都移入相应的子数据寄存器后,对子数据寄存器中的三页数据进行编码后,按照低中高顺序一次写入闪存阵列,低中高三页数据都写入后,完成编程。
上述方案中,所述控制器,还用于在对所述数据寄存器存储的页数据进行编码转换之后,由高位到低位对所述不同状态位的状态编码循环依次进行校验,根据校验结果判断是否将所述缓存寄存器中的页数据移动至所述数据寄存器。
上述方案中,所述控制器,所述数据寄存器包括用于存储不同页类型的页数据的多个子数据寄存器,不同的所述状态标识位对应不同的子数据寄存器;
所述控制器,在由高位到低位对所述不同状态位的状态编码进行校验的过程中,还用于在所述不同状态位中的所述状态标识位对应的状态编码校验通过时,控制所述缓存寄存器中的页数据移动至所述校验通过的状态标识位所对应的子数据寄存器。
数据寄存器中存储的三页数据编码得到的编码状态表是固定的,前面介绍了8种状态对应8种状态位,由LV0,LV1,LV2至LV7组成,每一个状态位由3bit组成,3bit分别来自于LP/MP/UP,经过编码转换之后,将LV1的数据从110编码成000,其中110分别按顺序来自UP/MP/LP,同理其他的状态位的状态编码顺序都是UP/MP/LP,LV2的数据从100编码成100,LV3的数据从000编码成010,以此类推,LV5的数据从011编码成110,LV6的数据从001编码成101,LV7的数据从101编码成011。这样编码之后,LV5过了就是指三个子数据寄存器中存放的状态位LV0~LV5的数据都写进去了,LV7过了,代表LV0~LV6的数据都写进去了,因此由高位到低位即LV7开始判断,如果LV7通过,则所有状态位数据都写进去,不再将缓存寄存器中的页数据移动至所述数据寄存器,完成编程,,若LV7没有通过,继续判断LV6,若LV6没有通过,再判断LV5,此时LV5通过,将下次编程要写入的低数据从缓存寄存器移入数据寄存器,再循环判断LV7,再到LV6,此时LV6通过,将下次编程要写入的中数据从缓存寄存器移入数据寄存器,再循环判断,此时LV7通过,本次编程结束,此时下次编程要写入的高数据已经在缓存寄存器中,等待下一次编程时会移入数据寄存器。
所述控制器,还用于在所述状态标识位对应的状态编码校验通过,且所述缓存寄存器中存储的页数据为空时,控制执行下一个所述循环的校验,并在确定所述缓存寄存器中存储有页数据时,控制所述缓存寄存器中存储的页数据移动至所述数据所述校验通过的状态标识位所对应的子数据寄存器。比如:当LV5通过时,应该将下一次编程要写入的低数据从缓存寄存器移入数据寄存器,但是低数据一直没有来,就是缓存寄存器中存储的页数据为空的时候,就继续进行循环判断,到下一次判断LV5通过时,此时缓存寄存器有了低数据,将低数据移入标识低数据的标志位LV5所对应的子数据寄存器。
所述不同的状态位中还包括用于指示页数据写入完成的状态标识位;
所述控制器,还用于对所述用于指示页数据写入完成的状态标识位校验通过时,控制结束所述编程。
所述缓存寄存器,还用于缓存依据特定类型排序写入的单页大小的参考页数据,所述参考页数据用于指示首次编程的执行;参考页数据就如图3中的page0,page1和page2。
所述数据寄存器,还用于缓存从所述缓存寄存器移动的不同页类型的所述参考页数据;
所述控制器,还用于在所述首次编程开始时,将所述缓存寄存器中的参考页数据移动至所述数据寄存器,使得所述数据寄存器中存储有类型分别为所述LP、所述MP及所述UP的页数据,并将所述数据寄存器存储的所述页数据写入所述闪存阵列。
在一实施例中,闪存器包括:
缓存寄存器,用于缓存单页大小的页数据;所述页数据所属的页类型为以下之一:低页LP、中页MP、高页UP;
控制器,用于在一次编程过程中,控制页类型分别为所述LP、所述MP及所述UP的页数据从所述缓存寄存器移动至数据寄存器;
以及,用于在所述数据寄存器存储了所述LP、所述MP及所述UP的页数据之后,将所述数据寄存器存储的页数据写入闪存阵列;
所述数据寄存器,用于缓存从所述缓存寄存器中移动的不同页类型的所述页数据;
所述闪存阵列,用于存储所述控制器写入的所述页数据。
本实施例一次性编程会移入三种不同类型的页数据进入数据寄存器,一次编程对应图3中的一个tPROG,page0,page1移入数据寄存器,page2放入缓存寄存器后,编程开始,图4为一次编程将三个不同类型页数据移入数据寄存器,再写入闪存阵列的流程图:
步骤1:控制器控制页数据从缓存寄存器移动到数据寄存器,缓存寄存器释放后空闲;比如:page0,page1在数据寄存器,page2在缓存寄存器,编程开始后,将在缓存寄存器中的page2移入数据寄存器,缓存寄存器空闲。
步骤2:缓存寄存器释放后,对数据寄存器中的三页低中高数据进行编码转换。
此处编码转换有两部分内容,第一部分对页数据编码,是将用户的数据编码成芯片设计者便于运算设计的数据,数据寄存器可以存放三页不同类型的数据,其中,移入数据寄存器中的页数据都是由0、1组成的16384*8个bit的数据,具体到闪存阵列里面,每一页也会对应16384*8个物理单元,每一个物理单元会接收到三个bit,分别来自于LP/MP/UP。由于每一页的1个bit有0、1两种可能的状态,因此一个物理单元就会有8种可能的状态(2 3=8)。低中高类型的三页数据经编码转换得到一个状态编码表,其中,状态编码表中有8个状态位,由LV0,LV1,LV2至LV7组成。图5为用户在数据寄存器中未经编码转换的状态编码表,图6为存放在数据寄存器中经过编码转换的状态编码表,可以看出,数据寄存器中相应的子数据寄存器按顺序存放低中高三页数据,数据子寄存器3存放低数据,数据子寄存器2存放中数据,数据子寄存器1存放高数据,编码转换之前的每一个状态位由3bit组成,3bit分别来自于LP/MP/UP,经过编码转换之后,LV1的数据从110编码成000,其中110分别按顺序来自UP/MP/LP,同理其他的状态位的状态编码顺序都是UP/MP/LP,LV2的数据从100编码成100,LV3的数据从000编码成010,以此类推,编码转换之后的状态编码表是固定的,如图6中数据所示,LV5的数据从011编码成110,LV6的数据从001编码成101,LV7的数据从101编码成011。编码后的LV5为110,0在数据子寄存器3中,用圆圈指出,该位为所述状态位LV5中包括用于指示低数据页从缓存寄存器移动至数据寄存器的状态标识位;LV6中0在数据子寄存器2中,该位为所述状态位LV6中包括用于指示中数据页从缓存寄存器移动至数据寄存器的状态标识位;同理LV7中在数据子寄存器1中的0。编码后指示页数据从缓存寄存器移动至数据寄存器的状态标志位全部变为0。第二部分为预处理,就是对环境脚本之类的设定处理;
步骤3:编码转换后,控制器控制数据寄存器的三页数据一次写入到闪存阵列,写入后伴随着状态编码改变,由高位到低位对所述不同状态位的状态编码循环依次进行多类型页数据缓存下载检测。
其中步骤3中又包含了3个步骤:
步骤301:如图7所示,数据写入闪存阵列时状态编码会改变,先判断LV7在数据子寄存器1中LV7的状态标识位,若为1时,将不再判断数据子寄存器2中的LV6的状态标志位和数据页寄存器1中的LV5的状态标志位,不能指示将缓存寄存器中的数据移入数据寄存器中;若LV7中的状态标志位为0,继续判断LV6中的状态标志位,若为1,指示将存放在缓存寄存器中的下一次编程要写入的中数据移入数据子寄存器2,若为0,继续判断LV5中的状态标志位,若为0,继续循环判断,若为1,指示将存放在缓存寄存器中的下一次编程要写入的低数据移入数据子寄存器3中,因为数据写入顺序为低中高,那么从缓存器里移入到数据寄存器的顺序也为低中高,因此,都是LV5的状态标识位先为1,继而LV6中的状态标识位再为1,最后LV7的状态标识位为1,完成编程。存在特殊情况,当LV5中的状态标志位为0或者LV5的状态标志位为1时时缓存寄存器中没有来低数据,则继续进行循环依次校验;
如图8所示,当LV5中的状态标志位为1时,就是指三个子数据寄存器中LV0~LV5的数据都写进去了,LV0~LV5的数据全部变为1,LV5中的状态标志位为1后,两个状态位LV6和LV7在数据页寄存器3中都是1,数据子寄存器3全为1,因此就不再需要数据页寄存器3了,可以将缓存寄存器中下次编程要写入的低数据移入数据子寄存器3中,此时LV6和LV7中的状态标识位为0,则不能将缓存寄存器中下一次编程写入的中数据移入数据子寄存器2;
步骤302:如图9所示,判断完低数据已经移入数据子寄存器3,再进行循环依次校验,若LV6中的状态标识位变为1,如图10所示,LV6通过,就是指三个子数据寄存器中LV0~LV6的数据都写进去了,LV0~LV6的数据全部变为1,LV6中的状态标志位为1后,LV7在数据页寄存器2中是1,数据子寄存器2全为1,因此就不再需要数据页寄存器2了,可以将缓存寄存器中下次编程要写入的中数据移入数据子寄存器2中,此时LV7中的状态标识位为0;若LV6中的状态标识位为0,继续循环判断;存在一种特殊情况,就是当LV5的状态标识位为1,但是低数据一直没有来,继续循环判断时,LV6的状态标志位为1后,低数据才来,则允许低数据插入到数据寄存器3,再判断是否有中数据来,若有,则插入中数据到数据寄存器2;若LV6没有通过或者此时没有来低数据或者中数据,则继续进行循环依次校验;存在另一种特殊情况,就是当LV5和LV6的状态标识位都为1当时低数据和中数据都没有来的时候,在LV7的状态标识位没有为1之前,会将下一次编程要写入的低数据和中数据放入数据寄存器相应位置,将高数据依旧放入缓存寄存器,等待下一次编程再放入数据子寄存器1。
步骤303:如图11所示,判断完LV5和LV6的状态标识位都为1后,且下一次编程要写入的低数据和中数据都已经移入到数据子寄存器3和数据子寄存器2后,若LV7的状态标识位为1,此时下一次编程要写入的高数据已经在缓存寄存器中,等下一次编程开始后放入数据寄存器1。
基于本发明实施例提供的上述闪存器,本发明实施例还提供了一种闪存器的数据写入方法,包括:
在一次编程过程中,将下一次编程需要写入的低,中页数据从缓存寄存器中移动至数据寄存器,将高数据存放在缓存器中;所述页数据所属的页类型为以下之一:低页LP、中页MP、高页UP;在所述数据寄存器存储了所述LP、所述MP及所述UP的页数据之后,将所述数据寄存器存储的页数据写入闪存阵列;
在所述数据寄存器中存储有类型分别为所述LP、所述MP及所述UP的页数据之后,对所述数据寄存器存储的页数据进行编码转换,得到对应的不同状态位的状态编码;其中,所述不同的状态位中包括用于指示页数据从所述缓存寄存器移动至所述数据寄存器的状态标识位。对移入数据寄存器中的三页不同类型数据进行编码,低中高类型的三页数据经编码转换得到一个状态编码表,其中,状态编码表中有8个状态位,由LV0,LV1,LV2至LV7组成。图5为用户在数据寄存器中未经编码转换的状态编码表,图6为存放在数据寄存器中经过编码转换的状态编码表,可以看出,数据寄存器中相应的子数据寄存器按顺序存放低中高三页数据,数据子寄存器3存放低数据,数据子寄存器2存放中数据,数据子寄存器1存放高数据,编码转换之前的每一个状态位由3bit组成,3bit分别来自于LP/MP/UP,经过编码转换之后,编码转换之后的状态编码表是固定的,如图6中数据所示,LV5的数据从011编码成110,LV6的数据从001编码成101,LV7的数据从101编码成011。编码后的LV5为110,0在数据子寄存器3中,用圆圈指出,该位为所述状态位LV5中包括用于指示低数据页从缓存寄存器移动至数据寄存器的状态标识位;LV6中0在数据子寄存器2中,该位为所述状态位LV6中包括用于指示中数据页从缓存寄存器移动至数据寄存器的状态标识位;同理LV7中在数据子寄存器1中的0。编码后指示页数据从缓存寄存器移动至数据寄存器的状态标志位全部变为0。
对所述数据寄存器存储的页数据进行编码转换之前,控制所述缓存寄存器中的页数据移动至所述数据寄存器,使得所述数据寄存器中存储的页数据的页类型包括所述LP、所述MP及所述UP。在所述缓存寄存器中的页数据移动至所述数据寄存器之后,释放所述缓存寄存器,使得所述缓存寄存器继续存储依据特定类型排序写入的下一页页数据。
在对所述数据寄存器存储的页数据进行编码转换之后,由高位到低位对所述不同状态位的状态编码循环依次进行校验,根据校验结果判断是否将所述缓存寄存器中的页数据移动至所述数据寄存器。所述数据寄存器包括用于存储不同页类型的页数据的多个子数据寄存器,不同的所述状态标识位对应不同的子数据寄存器;相应的,所述根据校验结果判断是否将所述缓存寄存器中的页数据移动至所述数据寄存器,包括:
在所述不同状态位中的所述状态标识位对应的状态编码校验通过时,控制所述缓存寄存器中的页数据移动至所述校验通过的状态标识位所对应的子数据寄存器。数据写入闪存阵列时状态编码会改变,先判断LV7在数据子寄存器1中LV7的状态标识位,若为1时,将不再判断数据子寄存器2中的LV6的状态标志位和数据页寄存器1中的LV5的状态标志位,不能指示将缓存寄存器中的数据移入数据寄存器中;若LV7中的状态标志位为0,继续判断LV6中的状态标志位,若为1,指示将存放在缓存寄存器中的下一次编程要写入的中数据移入数据子寄存器2,若为0,继续判断LV5中的状态标志位,若为0,继续循环判断,若LV5中的状态标志位为1,指示将存放在缓存寄存器中的下一次编程要写入的低数据移入数据子寄存器3中,因为数据写入顺序为低中高,那么从缓存器里移入到数据寄存器的顺序也为低中高,因此,都是LV5的状态标识位先为1,继而LV6中的状态标识位再为1,指示将存放在缓存寄存器中的下一次编程要写入的中数据移入数据子寄存器2中,最后LV7的状态标识位为1,下一次编程要写入的高数据放入缓存寄存器,编程结束,缓存器中的高数据等待下一次编程移入数据子寄存器1。
在所述状态标识位对应的状态编码校验通过,且所述缓存寄存器中存储的页数据为空时,控制执行下一个所述循环的校验,并在确定所述缓存寄存器中存储有页数据时,控制所述缓存寄存器中存储的页数据移动至所述数据所述校验通过的状态标识位所对应的子数据寄存器。存在一种特殊情况,就是当LV5的状态标识位为1,但是低数据一直没有来,继续循环判断时,LV6的状态标志位为1后,低数据才来,则允许低数据插入到数据寄存器3,再判断是否有中数据来,若有,则插入中数据到数据寄存器2;若LV6没有通过或者此时没有来低数据或者中数据,则继续进行循环依次校验;
对所述用于指示页数据写入完成的状态标识位校验通过时,控制结束所述编程。即LV5、LV6和LV7中的状态标识为都为1时,编程结束。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (18)
1.一种闪存器,其特征在于,包括:
缓存寄存器,用于缓存单页大小的页数据;所述页数据所属的页类型为以下之一:低页LP、中页MP、高页UP;一个物理页包括:一个所述LP、一个所述MP及一个所述UP;
数据寄存器,包括:存储不同页类型的页数据的子数据寄存器;
闪存阵列,用于存储控制器写入的所述页数据;控制器,分别与所述缓存寄存器和所述数据寄存器连接,用于在所述数据寄存器将第一物理页写入到所述闪存阵列的编程过程中,允许所述缓存寄存器插入第二物理页的页数据,并允许将所述缓存寄存器中当前缓存的页数据,从所述缓存寄存器移动至与所述缓存寄存器当前缓存的页数据的页类型对应空闲的子数据寄存器;
以及,用于控制在所述数据寄存器存储了所述LP、所述MP及所述UP的页数据之后,将所述数据寄存器存储的页数据写入闪存阵列。
2.如权利要求1所述的闪存器,其特征在于,
所述控制器,还用于在所述数据寄存器中存储有类型分别为所述LP、所述MP及所述UP的页数据之后,对所述数据寄存器存储的页数据进行编码转换,得到对应的不同状态位的状态编码;
其中,所述不同状态位中包括用于指示页数据从所述缓存寄存器移动至所述数据寄存器的状态标识位。
3.如权利要求2所述的闪存器,其特征在于,
所述控制器,还用于对所述数据寄存器存储的页数据进行编码转换之前,控制所述缓存寄存器中的页数据移动至所述数据寄存器,使得所述数据寄存器中存储的页数据的页类型包括所述LP、所述MP及所述UP。
4.如权利要求3所述的闪存器,其特征在于,
所述控制器,还用于控制所述缓存寄存器中的页数据移动至所述数据寄存器之后,释放所述缓存寄存器,使得所述缓存寄存器继续存储依据特定类型排序写入的下一页页数据。
5.如权利要求2所述的闪存器,其特征在于,
所述控制器,还用于在对所述数据寄存器存储的页数据进行编码转换之后,由高位到低位对所述不同状态位的状态编码进行依次循环校验,根据校验结果判断是否将所述缓存寄存器中的页数据移动至所述数据寄存器。
6.如权利要求5所述的闪存器,其特征在于,不同的所述状态标识位对应不同的子数据寄存器;
所述控制器,还用于在所述不同状态位中的所述状态标识位对应的状态编码校验通过时,控制所述缓存寄存器中的页数据移动至所述校验通过的状态标识位所对应的子数据寄存器。
7.如权利要求6所述的闪存器,其特征在于,
所述控制器,还用于在所述状态标识位对应的状态编码校验通过,且所述缓存寄存器中存储的页数据为空时,控制执行下一个所述状态编码的依次循环校验,并在确定所述缓存寄存器中存储有页数据时,控制所述缓存寄存器中存储的页数据移动至所述数据所述校验通过的状态标识位所对应的子数据寄存器。
8.如权利要求5所述的闪存器,其特征在于,所述不同状态位中还包括用于指示页数据写入完成的状态标识位;
所述控制器,还用于对所述用于指示页数据写入完成的状态标识位校验通过时,控制结束所述编程。
9.如权利要求1至8任一项所述的闪存器,其特征在于,
所述缓存寄存器,还用于缓存依据特定类型排序写入的单页大小的参考页数据,所述参考页数据用于指示首次编程的执行;
所述数据寄存器,还用于缓存从所述缓存寄存器移动的不同页类型的所述参考页数据;
所述控制器,还用于在所述首次编程开始时,将所述缓存寄存器中的参考页数据移动至所述数据寄存器,使得所述数据寄存器中存储有类型分别为所述LP、所述MP及所述UP的页数据,并将所述数据寄存器存储的所述页数据写入所述闪存阵列。
10.一种闪存器的数据写入方法,其特征在于,所述方法包括:
在数据寄存器存储了LP、MP及UP的页数据之后,将所述数据寄存器存储的页数据写入闪存阵列;
在所述数据寄存器将第一物理页写入到所述闪存阵列的编程过程中,允许缓存寄存器插入第二物理页的页数据,并允许将所述缓存寄存器中当前缓存的页数据,从所述缓存寄存器移动至与所述缓存寄存器当前缓存的页数据的页类型对应空闲的子数据寄存器;
其中,所述页数据所属的页类型为以下之一:低页LP、中页MP、高页UP,一个物理页包括:一个所述LP、一个所述MP及一个所述UP;数据寄存器包括多个与所述页类型分别对应的所述子数据寄存器。
11.如权利要求10所述的数据写入方法,其特征在于,所述方法还包括:
在所述数据寄存器中存储有类型分别为所述LP、所述MP及所述UP的页数据之后,对所述数据寄存器存储的页数据进行编码转换,得到对应的不同状态位的状态编码;
其中,所述不同状态位中包括用于指示页数据从所述缓存寄存器移动至所述数据寄存器的状态标识位。
12.如权利要求11所述的数据写入方法,其特征在于,所述方法还包括:
对所述数据寄存器存储的页数据进行编码转换之前,控制所述缓存寄存器中的页数据移动至所述数据寄存器,使得所述数据寄存器中存储的页数据的页类型包括所述LP、所述MP及所述UP。
13.如权利要求12所述的数据写入方法,其特征在于,所述方法还包括:
在所述缓存寄存器中的页数据移动至所述数据寄存器之后,释放所述缓存寄存器,使得所述缓存寄存器继续存储依据特定类型排序写入的下一页页数据。
14.如权利要求11所述的数据写入方法,其特征在于,所述方法还包括:
在对所述数据寄存器存储的页数据进行编码转换之后,由高位到低位对所述不同状态位的状态编码循环依次进行校验,根据校验结果判断是否将所述缓存寄存器中的页数据移动至所述数据寄存器。
15.如权利要求14所述的数据写入方法,其特征在于,不同的所述状态标识位对应不同的子数据寄存器;
相应的,所述根据校验结果判断是否将所述缓存寄存器中的页数据移动至所述数据寄存器,包括:
在所述不同状态位中的所述状态标识位对应的状态编码校验通过时,控制所述缓存寄存器中的页数据移动至所述校验通过的状态标识位所对应的子数据寄存器。
16.如权利要求15所述的数据写入方法,其特征在于,所述方法还包括:
在所述状态标识位对应的状态编码校验通过,且所述缓存寄存器中存储的页数据为空时,控制执行下一个所述状态编码的依次循环校验,并在确定所述缓存寄存器中存储有页数据时,控制所述缓存寄存器中存储的页数据移动至所述数据所述校验通过的状态标识位所对应的子数据寄存器。
17.如权利要求14所述的数据写入方法,其特征在于,所述不同状态位中还包括用于指示页数据写入完成的状态标识位;
相应的,所述方法还包括:
对所述用于指示页数据写入完成的状态标识位校验通过时,控制结束所述编程。
18.如权利要求10至17任一项所述的数据写入方法,其特征在于,所述方法还包括:
在首次编程开始时,将所述缓存寄存器中存储的参考页数据移动至所述数据寄存器,使得所述数据寄存器中存储有类型分别为所述LP、所述MP及所述UP的页数据,并将所述数据寄存器存储的所述页数据写入所述闪存阵列;
其中,所述参考页数据用于指示首次编程的执行。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110474501.3A CN113220602B (zh) | 2018-10-09 | 2018-10-09 | 一种闪存器的数据写入方法及闪存器 |
CN201811173662.3A CN109408402B (zh) | 2018-10-09 | 2018-10-09 | 一种闪存器的数据写入方法及闪存器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811173662.3A CN109408402B (zh) | 2018-10-09 | 2018-10-09 | 一种闪存器的数据写入方法及闪存器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110474501.3A Division CN113220602B (zh) | 2018-10-09 | 2018-10-09 | 一种闪存器的数据写入方法及闪存器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109408402A CN109408402A (zh) | 2019-03-01 |
CN109408402B true CN109408402B (zh) | 2021-06-01 |
Family
ID=65466893
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811173662.3A Active CN109408402B (zh) | 2018-10-09 | 2018-10-09 | 一种闪存器的数据写入方法及闪存器 |
CN202110474501.3A Active CN113220602B (zh) | 2018-10-09 | 2018-10-09 | 一种闪存器的数据写入方法及闪存器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110474501.3A Active CN113220602B (zh) | 2018-10-09 | 2018-10-09 | 一种闪存器的数据写入方法及闪存器 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN109408402B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210118462A (ko) * | 2019-05-22 | 2021-09-30 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 다중 레벨 셀 nand 플래시 메모리 장치를 프로그램하는 방법 및 mlc nand 플래시 메모리 장치 |
JP7451773B2 (ja) * | 2020-09-24 | 2024-03-18 | 長江存儲科技有限責任公司 | Nandメモリプログラミングのためのアーキテクチャおよび方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5109497A (en) * | 1989-01-27 | 1992-04-28 | Hughes Aircraft Company | Arithmetic element controller for controlling data, control and micro store memories |
US6462985B2 (en) * | 1999-12-10 | 2002-10-08 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory for storing initially-setting data |
US6871257B2 (en) * | 2002-02-22 | 2005-03-22 | Sandisk Corporation | Pipelined parallel programming operation in a non-volatile memory system |
CN1147933C (zh) * | 2002-04-22 | 2004-04-28 | 信息产业部电子第15研究所 | 高速大容量快闪固态存储器的制作方法 |
EP1850347A1 (en) * | 2006-04-28 | 2007-10-31 | Deutsche Thomson-Brandt Gmbh | Method and device for writing to a flash memory |
KR100877610B1 (ko) * | 2007-01-23 | 2009-01-09 | 삼성전자주식회사 | 페이지 데이터 저장 방법과 저장 장치 |
US20080189473A1 (en) * | 2007-02-07 | 2008-08-07 | Micron Technology, Inc | Mlc selected multi-program for system management |
US9030870B2 (en) * | 2011-08-26 | 2015-05-12 | Micron Technology, Inc. | Threshold voltage compensation in a multilevel memory |
CN102521160B (zh) * | 2011-12-22 | 2015-04-01 | 上海交通大学 | 写缓冲检测器、并行通道写入方法 |
JP2013142947A (ja) * | 2012-01-10 | 2013-07-22 | Sony Corp | 記憶制御装置、記憶装置および記憶制御装置の制御方法 |
US9384839B2 (en) * | 2013-03-07 | 2016-07-05 | Sandisk Technologies Llc | Write sequence providing write abort protection |
US9043537B1 (en) * | 2013-11-21 | 2015-05-26 | Sandisk Technologies Inc. | Update block programming order |
US9400713B2 (en) * | 2014-10-02 | 2016-07-26 | Sandisk Technologies Llc | System and method for pre-encoding of data for direct write to multi-level cell memory |
TWI567554B (zh) * | 2014-11-06 | 2017-01-21 | 慧榮科技股份有限公司 | 緩存及讀取即將寫入儲存單元之資料的方法以及使用該方法的裝置 |
CN104916322A (zh) * | 2015-06-25 | 2015-09-16 | 武汉新芯集成电路制造有限公司 | 一种三维闪存存储器写入数据的方法 |
KR102066062B1 (ko) * | 2017-01-23 | 2020-01-15 | 마이크론 테크놀로지, 인크. | 부분적으로 기록된 블록 처리 |
US10354723B2 (en) * | 2017-06-29 | 2019-07-16 | SK Hynix Inc. | Memory device and method for programming the same |
-
2018
- 2018-10-09 CN CN201811173662.3A patent/CN109408402B/zh active Active
- 2018-10-09 CN CN202110474501.3A patent/CN113220602B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113220602A (zh) | 2021-08-06 |
CN109408402A (zh) | 2019-03-01 |
CN113220602B (zh) | 2023-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107845405B (zh) | 用于闪存装置的错误更正码单元、自我测试方法及控制器 | |
US7340566B2 (en) | System and method for initializing a memory device from block oriented NAND flash | |
KR101267911B1 (ko) | 인스트럭션 성능 최적화 방법 및 시스템 | |
US9760433B2 (en) | Flash memory control apparatus utilizing buffer to temporarily storing valid data stored in storage plane, and control system and control method thereof | |
US10127104B2 (en) | Semiconductor memory device and memory system | |
KR20070024624A (ko) | 플래시 메모리 장치에서 내부 프로그래밍 동안 동시적으로외부 판독 동작을 수행하기 위한 방법 및 시스템 | |
US7725646B2 (en) | Method of using a flash memory for a circular buffer | |
US20080175065A1 (en) | Method and apparatus for storing page data | |
US7640398B2 (en) | High-speed interface for high-density flash with two levels of pipelined cache | |
CN101553789A (zh) | 管理快闪存储器中挂起请求的方法及系统 | |
US9052910B2 (en) | Efficiency of short loop instruction fetch | |
CN109408402B (zh) | 一种闪存器的数据写入方法及闪存器 | |
CN109284132A (zh) | 改进的返回堆栈缓存 | |
KR20200071484A (ko) | 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 메모리 시스템 | |
EP3841456A1 (en) | Memory sub-system supporting non-deterministic commands | |
KR20210014564A (ko) | 비휘발성 메모리에서 에러 정정을 위한 패스트 페일 지원 | |
US9007867B2 (en) | Loading trim address and trim data pairs | |
EP3057100B1 (en) | Memory device and operating method of same | |
TWI379195B (en) | Method and device for accessing memory and central processing unit using the same | |
KR20070052240A (ko) | 연합 메모리 디바이스 | |
CN110827902A (zh) | 一种随机编码方法及固态硬盘 | |
US6754857B2 (en) | Method of testing cache memory | |
TWI657450B (zh) | 反及閘快閃記憶體的讀取方法 | |
US20060190709A1 (en) | Method and system for branch prediction | |
CN116913364B (zh) | 闪存读干扰测试方法和系统、电子设备、存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |