JPH08202610A - レジスタ制御回路 - Google Patents

レジスタ制御回路

Info

Publication number
JPH08202610A
JPH08202610A JP912595A JP912595A JPH08202610A JP H08202610 A JPH08202610 A JP H08202610A JP 912595 A JP912595 A JP 912595A JP 912595 A JP912595 A JP 912595A JP H08202610 A JPH08202610 A JP H08202610A
Authority
JP
Japan
Prior art keywords
write
condition
register
read
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP912595A
Other languages
English (en)
Inventor
Kazuhiro Nakamura
一博 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP912595A priority Critical patent/JPH08202610A/ja
Publication of JPH08202610A publication Critical patent/JPH08202610A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 レジスタの書込み条件及び読出し条件を細分
化し、書込み条件及び読出し条件を個別に設定可能とす
る。 【構成】 書込み読出し条件保持許可信号作成回路1は
I/Oライト信号とアドレス信号とを基に書込み条件設
定許可信号及び読出し条件設定許可信号を作成して出力
する。書込み条件保持回路2は書込み条件設定許可信号
が設定許可となった時にデータ信号を書込み許可条件と
して保持する。読出し条件保持回路3は読出し条件設定
許可信号が設定許可となった時にデータ信号を読出し許
可条件として保持する。書込み条件設定回路4は書込み
許可条件とデータ信号及びアドレス信号のうちの少なく
とも一方との比較結果が一致を示す時に書込み許可信号
を出力する。読出し条件設定回路5は読出し許可条件と
アドレス信号との比較結果が一致を示す時に読出し許可
信号を出力する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はレジスタ制御回路に関
し、特に設定条件を基にレジスタに対するアクセス(書
込み及び読出し)を制御するレジスタ制御回路に関す
る。
【0002】
【従来の技術】従来、この種のレジスタ制御回路におい
ては、レジスタに対するデータの書込み及び読出しの条
件をデコーダで決定しており、予め設定された書込み及
び読出しの条件を満足したときにレジスタに対するデー
タの書込み及び読出しを許可するよう構成されている。
【0003】すなわち、デコーダではレジスタに供給さ
れるアドレス信号をデコードし、予め設定された書込み
及び読出しの条件を満足したときにレジスタに対するデ
ータの書込み及び読出しを許可する信号を出力してい
る。ここで、デコーダではその条件をハードウェアで作
り込んでいる。
【0004】
【発明が解決しようとする課題】上述した従来のレジス
タ制御回路では、レジスタに対する書込み及び読出しの
条件をハードウェアでデコーダに作り込んでしまうた
め、ある決まった条件でしかレジスタに対するデータの
書込み及び読出しを許可する信号をデコードすることが
できない。よって、システム起動中にレジスタに対する
書込み及び読出しの条件を変更することができない。
【0005】この問題を解決するために、特開平2−2
20165号公報では、アドレスをデコードして命令と
命令との間に所定時間を必要とするような命令であるこ
とを検出するデコーダが外部指示データに応じてアドレ
スのデコード条件を変更自在とするようにしている。
【0006】しかしながら、この技術ではデコーダがア
ドレスのデコード条件にしたがって特定の命令を検出し
ているので、同一アドレスに複数の命令が格納され、そ
の中の特定の命令をアドレスのみでは検出できないよう
な場合に、検出する必要のない命令も検出してしまうこ
ととなる。
【0007】そこで、本発明の目的は上記の問題点を解
消し、レジスタの書込み条件及び読出し条件を細分化す
ることができ、書込み条件及び読出し条件を個別に設定
することができるレジスタ制御回路を提供することにあ
る。
【0008】
【課題を解決するための手段】本発明によるレジスタ制
御回路は、レジスタに対するデータの書込み読出しを制
御するレジスタ制御回路であって、前記レジスタの書込
み条件を保持する書込み条件保持手段と、前記レジスタ
の読出し条件を保持する読出し条件保持手段と、前記レ
ジスタに供給されるアドレスを基に前記書込み条件保持
手段への前記書込み条件の設定及び前記読出し条件保持
手段への前記読出し条件の設定を許可する許可信号を生
成する生成手段と、前記レジスタに供給されるデータ及
びアドレスのうちの少なくとも一方と前記書込み条件保
持手段の保持内容との比較結果に応じて前記レジスタに
対する前記データの書込みを制御する書込み制御手段
と、前記レジスタに供給されるデータ及びアドレスのう
ちの少なくとも一方と前記読出し条件保持手段の保持内
容との比較結果に応じて前記レジスタに対する前記デー
タの読出しを制御する読出し制御手段とを備えている。
【0009】
【作用】レジスタに供給されるI/Oライト信号及びア
ドレス信号を基に許可信号作成回路で生成される書込み
条件設定許可信号及び読出し条件設定許可信号に応答し
て書込み条件保持回路及び読出し条件保持回路に夫々書
込み条件及び読出し条件を設定する。
【0010】レジスタに供給されるデータ信号及びアド
レス信号のうちの少なくとも一方と書込み条件との比較
結果に応じて書込み条件設定回路及び書込み信号作成回
路でレジスタに対してデータ信号を書込む。
【0011】レジスタに供給されるデータ信号及びアド
レス信号のうちの少なくとも一方と読出し条件との比較
結果に応じて読出し条件設定回路及び読出し信号作成回
路でレジスタの出力情報を外部に出力する。
【0012】これによって、システム起動中にレジスタ
に対する書込み条件及び読出し条件の変更が可能とな
る。また、レジスタの書込み条件及び読出し条件の細分
化が可能となり、書込み条件及び読出し条件を個別に設
定可能となる。よって、特定の命令をアドレスのみでは
検出できないような場合に、検出する必要のない命令を
検出してしまうことがなくなる。
【0013】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
【0014】図1は本発明の一実施例の構成を示すブロ
ック図である。図において、本発明の一実施例によるレ
ジスタ制御回路は書込み読出し条件保持許可信号作成回
路(以下、許可信号作成回路とする)1と、書込み条件
保持回路2と、読出し条件保持回路3と、書込み条件設
定回路4と、読出し条件設定回路5と、書込み信号作成
回路6と、読出し信号作成回路7とから構成されてお
り、レジスタ8に対するデータの書込み及び読出しを制
御する。
【0015】許可信号作成回路1はI/Oライト信号1
01とアドレス信号102とを基に書込み条件設定許可
信号110及び読出し条件設定許可信号120を作成
し、それら書込み条件設定許可信号110及び読出し条
件設定許可信号120を夫々書込み条件保持回路2及び
読出し条件保持回路3に出力する。
【0016】書込み条件保持回路2は許可信号作成回路
1からの書込み条件設定許可信号110が設定許可とな
った時にデータ信号100を書込み許可条件として保持
し、その保持内容を書込み条件情報130として書込み
条件設定回路4に出力する。
【0017】このとき、レジスタ8への書込み許可条件
となるアドレス条件及びデータ条件は夫々別々に設定す
ることができ、またビット毎に有効/無効の設定をする
こともできる。さらに、書込み条件保持回路2への書込
み許可条件の設定はアドレス条件のみ、あるいはデータ
条件のみでもよい。
【0018】読出し条件保持回路3は許可信号作成回路
1からの読出し条件設定許可信号120が設定許可とな
った時にデータ信号100を読出し許可条件として保持
し、その保持内容を読出し条件情報140として読出し
条件設定回路4に出力する。
【0019】これら書込み条件保持回路2及び読出し条
件保持回路3に保持されている書込み許可条件及び読出
し許可条件は、情報処理装置(自装置)が動作中におい
てもソフトウェアにて変更することができる。
【0020】書込み条件設定回路4は書込み条件保持回
路2から受取った書込み条件情報130とデータ信号1
00及びアドレス信号102のうちの少なくとも一方と
を比較し、比較結果が一致を示す時に書込み許可信号1
50を書込み信号作成回路6に出力する。
【0021】読出し条件設定回路5は読出し条件保持回
路3から受取った読出し条件情報140とアドレス信号
102とを比較し、比較結果が一致を示す時に読出し許
可信号160を読出し信号作成回路7に出力する。
【0022】書込み信号作成回路6はI/Oライト信号
101と書込み条件設定回路4からの書込み許可信号1
50とを受取ると、書込み信号170をレジスタ8に出
力する。レジスタ8は書込み信号作成回路6からの書込
み信号170を受取った時に入力されているデータ信号
100を情報として保持する。
【0023】読出し信号作成回路7はI/Oリード信号
103と読出し条件設定回路5からの読出し許可信号1
60とを受取ったときにレジスタ8の出力情報180を
読出し情報190として出力する。
【0024】図2は図1に示すレジスタ制御回路の詳細
な構成を示す回路図である。図において、デコーダ11
は許可信号作成回路1を構成する回路であり、I/Oラ
イト信号101とアドレス信号102とをデコードして
書込み条件設定許可信号111〜114(110)及び
読出し条件設定許可信号121,122(120)を作
成する。
【0025】書込み条件保持回路2はDフリップフロッ
プ(以下、D−F/Fとする)21〜24から構成さ
れ、デコーダ11からの書込み条件設定許可信号111
〜114が夫々設定許可となった時にデータ信号100
を保持し、その保持内容を夫々書込み条件情報131〜
134(130)として出力する。
【0026】読出し条件保持回路3はD−F/F31,
32から構成され、デコーダ11からの読出し条件設定
許可信号121,122が夫々設定許可となった時にデ
ータ信号100を保持し、その保持内容を夫々読出し条
件情報141,142(140)として出力する。
【0027】書込み条件設定回路4はノアゲート41,
42とオアゲート43,44,47とナンドゲート4
5,46とから構成されている。ノアゲート41はデー
タ信号100と書込み条件保持回路2のD−F/F21
からの書込み条件情報131との否定論理和をとり、そ
の演算結果をオアゲート43に出力する。ノアゲート4
2はアドレス信号102とD−F/F23からの書込み
条件情報133との否定論理和をとり、その演算結果を
オアゲート44に出力する。
【0028】オアゲート43はノアゲート41の演算結
果とD−F/F22からの書込み条件情報132との論
理和をとり、その演算結果をナンドゲート45に出力す
る。オアゲート44はノアゲート42の演算結果とD−
F/F24からの書込み条件情報134との論理和をと
り、その演算結果をナンドゲート46に出力する。
【0029】ナンドゲート45はオアゲート43の演算
結果の否定論理積をとり、その演算結果をオアゲート4
7に出力する。ナンドゲート46はオアゲート44の演
算結果の否定論理積をとり、その演算結果をオアゲート
47に出力する。オアゲート47はナンドゲート45,
46各々の演算結果の論理和をとり、その演算結果を書
込み許可信号150として書込み信号作成回路6に出力
する。
【0030】読出し条件設定回路5はノアゲート51と
オアゲート52とナンドゲート53とから構成されてい
る。ノアゲート51はアドレス信号102と読出し条件
保持回路3のD−F/F31からの読出し条件情報14
1との否定論理和をとり、その演算結果をオアゲート5
2に出力する。
【0031】オアゲート52はノアゲート51の演算結
果とD−F/F32からの読出し条件情報142との論
理和をとり、その演算結果をナンドゲート53に出力す
る。ナンドゲート53はオアゲート52の演算結果の否
定論理積をとり、その演算結果を読出し許可信号160
として読出し信号作成回路7に出力する。
【0032】書込み信号作成回路6はオアゲート61か
ら構成されており、オアゲート61はI/Oライト信号
101と書込み条件設定回路4からの書込み許可信号1
50との論理和をとり、その演算結果を書込み信号17
0をレジスタ8に出力する。レジスタ8はD−F/F8
1からなり、D−F/F81は書込み信号作成回路6か
ら書込み信号170を受取った時に入力されているデー
タ信号100を情報として保持する。
【0033】読出し信号作成回路7はオアゲート71,
72から構成されており、オアゲート71はI/Oリー
ド信号103と読出し条件設定回路5からの読出し許可
信号160との論理和をとり、その演算結果をオアゲー
ト72に出力する。オアゲート72はオアゲート71の
演算結果とD−F/F81の出力情報180との論理和
をとり、その演算結果を読出し情報190として出力す
る。
【0034】上記の如く、レジスタ8への書込み許可条
件を保持する書込み条件保持回路2にアドレス条件とデ
ータ条件とを書込み許可条件として保持することで、書
込み許可条件を絞り込むことができる。但し、レジスタ
8への書込み許可条件としてはアドレス条件とデータ条
件との両方を必ず設定しなくとも、それらの条件の一方
のみでもよい。
【0035】尚、上記の例では読出し条件保持回路3に
アドレス条件のみを保持するようにしたが、読出し条件
保持回路3にアドレス条件とデータ条件との両方または
一方を設定可能とすることもできる。その場合、読出し
条件保持回路3及び読出し条件設定回路5を書込み条件
保持回路2及び書込み条件設定回路4のように構成すれ
ばよい。
【0036】このように、レジスタ8に供給されるI/
Oライト信号101及びアドレス信号102を基に許可
信号作成回路1で生成される書込み条件設定許可信号1
10及び読出し条件設定許可信号120に応答して書込
み条件保持回路2及び読出し条件保持回路3に夫々書込
み条件及び読出し条件を設定し、レジスタ8に供給され
るデータ信号100及びアドレス信号102のうちの少
なくとも一方と書込み条件との比較結果に応じて書込み
条件設定回路4及び書込み信号作成回路6でレジスタ8
に対してデータ信号100を書込むとともに、レジスタ
8に供給されるデータ信号100及びアドレス信号10
2のうちの少なくとも一方と読出し条件との比較結果に
応じて読出し条件設定回路5及び読出し信号作成回路7
でレジスタ8の出力情報180を外部に出力することに
よって、システム起動中にレジスタ8に対する書込み及
び読出しの条件を変更することができる。
【0037】また、レジスタ8の書込み条件及び読出し
条件を細分化することができ、書込み条件及び読出し条
件を個別に設定することができるので、同一アドレスに
複数の命令が格納され、その中の特定の命令をアドレス
のみでは検出できないような場合でも、検出する必要の
ない命令を検出してしまうことがなくなる。
【0038】
【発明の効果】以上説明したように本発明によれば、レ
ジスタに供給されるアドレスを基に書込み条件の設定及
び読出し条件の設定を許可する信号に応答してレジスタ
の書込み条件及びレジスタの読出し条件を保持してお
き、レジスタに供給されるデータ及びアドレスのうちの
少なくとも一方と書込み条件との比較結果に応じてレジ
スタに対するデータの書込みを制御し、レジスタに供給
されるデータ及びアドレスのうちの少なくとも一方と読
出し条件との比較結果に応じてレジスタに対するデータ
の読出しを制御することによって、レジスタの書込み条
件及び読出し条件を細分化することができ、書込み条件
及び読出し条件を個別に設定することができるという効
果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示すブロック図であ
る。
【図2】図1に示すレジスタ制御回路の詳細な構成を示
す回路図である。
【符号の説明】
1 書込み読出し条件保持許可信号作成回路 2 書込み条件保持回路 3 読出し条件保持回路 4 書込み条件設定回路 5 読出し条件設定回路 6 書込み信号作成回路 7 読出し信号作成回路 8 レジスタ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 レジスタに対するデータの書込み読出し
    を制御するレジスタ制御回路であって、前記レジスタの
    書込み条件を保持する書込み条件保持手段と、前記レジ
    スタの読出し条件を保持する読出し条件保持手段と、前
    記レジスタに供給されるアドレスを基に前記書込み条件
    保持手段への前記書込み条件の設定及び前記読出し条件
    保持手段への前記読出し条件の設定を許可する許可信号
    を生成する生成手段と、前記レジスタに供給されるデー
    タ及びアドレスのうちの少なくとも一方と前記書込み条
    件保持手段の保持内容との比較結果に応じて前記レジス
    タに対する前記データの書込みを制御する書込み制御手
    段と、前記レジスタに供給されるデータ及びアドレスの
    うちの少なくとも一方と前記読出し条件保持手段の保持
    内容との比較結果に応じて前記レジスタに対する前記デ
    ータの読出しを制御する読出し制御手段とを有すること
    を特徴とするレジスタ制御回路。
  2. 【請求項2】 前記生成手段は、前記レジスタに供給さ
    れるアドレスが予め設定された値となった時に前記許可
    信号を生成するよう構成されたことを特徴とする請求項
    1記載のレジスタ制御回路。
  3. 【請求項3】 前記書込み制御手段は、前記レジスタに
    供給されるデータ及びアドレスのうちの少なくとも一方
    が前記書込み条件保持手段の保持内容と一致した時に前
    記レジスタに前記データを書込むよう制御し、 前記読出し制御手段は、前記レジスタに供給されるデー
    タ及びアドレスのうちの少なくとも一方と前記読出し条
    件保持手段の保持内容とが一致した時に前記レジスタか
    ら読出したデータを出力するよう制御することを特徴と
    する請求項1または請求項2記載のレジスタ制御回路。
  4. 【請求項4】 前記書込み条件保持手段は、前記許可信
    号に応じて前記書込み条件の設定が自在となるように構
    成され、 前記読出し条件保持手段は前記許可信号に応じて前記読
    出し条件の設定が自在となるように構成されたことを特
    徴とする請求項1から請求項3のいずれか記載のレジス
    タ制御回路。
JP912595A 1995-01-24 1995-01-24 レジスタ制御回路 Withdrawn JPH08202610A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP912595A JPH08202610A (ja) 1995-01-24 1995-01-24 レジスタ制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP912595A JPH08202610A (ja) 1995-01-24 1995-01-24 レジスタ制御回路

Publications (1)

Publication Number Publication Date
JPH08202610A true JPH08202610A (ja) 1996-08-09

Family

ID=11711923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP912595A Withdrawn JPH08202610A (ja) 1995-01-24 1995-01-24 レジスタ制御回路

Country Status (1)

Country Link
JP (1) JPH08202610A (ja)

Similar Documents

Publication Publication Date Title
JPH0612863A (ja) デュアルポートdram
JPH08202610A (ja) レジスタ制御回路
JPH0337897A (ja) マイクロコンピュータ
JPH07191905A (ja) 情報処理装置
JP2570137B2 (ja) プログラマブルアレイロジック
JPS63225839A (ja) セキユリテイ機能付きrom
JPH05342096A (ja) プログラマブルコントローラのプログラム実行方法
JPH06103026A (ja) メモリシステム
JPH06282493A (ja) メモリ装置
JP2968636B2 (ja) マイクロコンピュータ
JPH05197612A (ja) データ・アクセス回路
JPH01261767A (ja) データ通信方式
JPH064469A (ja) 入出力装置制御方式
JPH0969070A (ja) 情報処理装置の制御回路
JPH10149313A (ja) 共有メモリ制御装置
JPH10171751A (ja) メモリ調停システムおよびメモリ調停回路
JPS63196968A (ja) 入出力制御装置
JPH03259344A (ja) 割込み拡張方式
JPS61184587A (ja) 画像表示制御装置
JPH11316731A (ja) データ入出力処理装置
JPH1049427A (ja) 演算読み出し機能付き記憶装置
JPH02284245A (ja) キャッシュメモリ制御方式
JPS63126033A (ja) マイクロプログラム制御方式
JPH05143366A (ja) 割込制御回路
JPH04209046A (ja) メモリアクセス回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020402