KR960024811A - 파워온 리세트 회로 - Google Patents

파워온 리세트 회로 Download PDF

Info

Publication number
KR960024811A
KR960024811A KR1019940039679A KR19940039679A KR960024811A KR 960024811 A KR960024811 A KR 960024811A KR 1019940039679 A KR1019940039679 A KR 1019940039679A KR 19940039679 A KR19940039679 A KR 19940039679A KR 960024811 A KR960024811 A KR 960024811A
Authority
KR
South Korea
Prior art keywords
flop
flip
signal
generating means
power
Prior art date
Application number
KR1019940039679A
Other languages
English (en)
Other versions
KR0136971B1 (ko
Inventor
이철규
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940039679A priority Critical patent/KR0136971B1/ko
Publication of KR960024811A publication Critical patent/KR960024811A/ko
Application granted granted Critical
Publication of KR0136971B1 publication Critical patent/KR0136971B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

전원이 인가되는 경우에 순간적으로 로우전위가 된 뒤에 다시 하이전위가 되어 이를 계속적으로 유지하는 순간로우신호생성수단과; 클럭신호가 입력되는 경우에 상기한 순간로우신호 생성수단으로부터 입력되는 로우신호를 한주기 동안 지연하여 출력하는 제1 D 플립플롭과; 클럭신호가 입력되는 경우에 상기한 제1 D 플립플롭으로부터 입력되는 하이신호를 한주기동안 지연하여 출력하는 제2 D 플립플롭과; 상기한 제1 D 플립플롭의 반전 출력신호와 상기한 제2 D 플립플롭의 출력신호가 상기한 순간로우신호 생성수단의 출력신호를 부정 논리곱하여 출력하는 출력부로 구성되어 있으며; 집적회로칩의 내부에 내장되는 구성으로 이루어짐으로써 외부소자를 필요로 하지 않고 리세트 신호를 생성할 수 있으며, 또한 클럭신호에동기화된 리세트 신호를 생성함으로써 외부위 전원변동에 영향을 받지 않는 효과를 가진 파워온 리세트 회로를 생성한다.

Description

파워온 리세트 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 이 발명의 실시예에 따른 파워온 리세트 회로의 구성도이다.

Claims (6)

  1. 전원이 인가되는 경우에 순간적으로 로우전위가 된 뒤에 다시 하이전위가 되어 이를 계속적으로 유지하는순간로우신호 생성수단과, 클럭신호가 입력되는 경우에 상기한 순간로우신호 생성수단으로부터 입력되는 로우신호를 한주기 동안 지연하여 출력하는 제1 D 플립플롭과, 클럭신호가 입력되는 경우에 상기한 제1 D 플립플롭으로부터 입력되는 하이신호를 한주기동안 지연하여 출력하는 제2 D 플립플롭과, 상기한 제1 D 플립플롭의 반전 츨력신호와 상기한 제2 D 플립플롭의 출력신호와 상기한 순간로우신호 생성수단의 출력신호를 부정 논리곱하여 출력하는 출력부로 이루어지는 것을 특징으로 하는 파워온 리세트 회로.
  2. 제1항에 있어서, 상기한 순간로우신호 생성수단의 출력신호를 버퍼링하는 버퍼수단을 더 포함하여 이루어지는 것을 특징으로 하는 파워온 리세트 회로.
  3. 제2항에 있어서, 상기한 버퍼수단은, 상기한 순간 로우신호 생성수단의 출력단에 직렬로 연결되어 있는 인버터(G47, G48)로 이루어지는 것을 특징으로 하는 파워온 리세트 회로.
  4. 제1항 또는 제2항에 있어서, 상기한 파워온 리세트 회로는, 모든 회로 구성요소가 하나의 집적회로칩안에내장되는 것을 특징으로 하는 파워온 리세트 회로.
  5. 제1항 또는 제2항에 있어서, 상기한 순간로우전위 생성수단은, 접지전위(VSS)에 입력단이 각각 연결되어있는 인버터(G41, G43)와, 상기 인버터(G41)의 출력단에 입력단이 연결되어 있는 인버터(G42)와, 상기 인버터(G42, G43)의 출력단에 입력단이 각각 연결되어 있는 NAND 게이트(G44)로 이루어지는 것을 특징으로 하는 파워온 리세트 회로.
  6. 제1항 또는 제2항에 있어서, 상기한 출력부는, 상기 제2 D 플립플롭의 출력단과 제1D 플립플롭의 반전출력단과 순간로우신호 생성수단의 출력단에 입력단이 각각 연결되어 있는 NAND 게이트(G49)와, 상기 NAND 게이트(G49)의출력단에 직렬로 연결되어 있는 인버터(G50, G51)로 이루어지는 것을 특징으로 하는 파워온 리세트 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940039679A 1994-12-30 1994-12-30 파워온 리세트 회로 KR0136971B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039679A KR0136971B1 (ko) 1994-12-30 1994-12-30 파워온 리세트 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039679A KR0136971B1 (ko) 1994-12-30 1994-12-30 파워온 리세트 회로

Publications (2)

Publication Number Publication Date
KR960024811A true KR960024811A (ko) 1996-07-20
KR0136971B1 KR0136971B1 (ko) 1998-06-15

Family

ID=19405730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039679A KR0136971B1 (ko) 1994-12-30 1994-12-30 파워온 리세트 회로

Country Status (1)

Country Link
KR (1) KR0136971B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621227B1 (ko) * 1999-02-01 2006-09-06 매그나칩 반도체 유한회사 파워 온 리셋 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621227B1 (ko) * 1999-02-01 2006-09-06 매그나칩 반도체 유한회사 파워 온 리셋 회로

Also Published As

Publication number Publication date
KR0136971B1 (ko) 1998-06-15

Similar Documents

Publication Publication Date Title
KR930003556A (ko) 점진적 턴-온 특성의 cmos 구동기
KR960032493A (ko) 집적 회로 메모리
KR840008075A (ko) 스위칭 제어신호 발생용 반도체 집적회로장치
KR960018901A (ko) 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법
KR960024811A (ko) 파워온 리세트 회로
KR970701397A (ko) Ic 카드 제어 회로 및 ic 카드 제어 시스템(ic card control circuit and ic card control system)
KR940012823A (ko) 클록신호 생성회로
KR960019978A (ko) 펄스 발생기
KR920010616A (ko) 칩 인에이블 검출회로
KR980006851A (ko) 클럭 에지 제어 레지스터
KR970008880A (ko) 파워 온 리셋 회로
KR970072678A (ko) 파워-온 리셋회로
KR910017613A (ko) 파워 온 리세트 회로
KR930005359A (ko) 파워 온 리세트 회로
KR970008874A (ko) 상승/하강 에지 검출장치
KR920001841A (ko) 파워 온 리셋트 회로
KR970019050A (ko) 파워 온 리셋 회로
KR920013104A (ko) 3단계 파이프 라인을 사용한 마이크로 프로세서에서 데이타의 상관성 충돌방지회로
KR910013276A (ko) 반도체 집적 회로 장치
KR970019079A (ko) 클럭버퍼(Clock Buffer)회로
KR900002302A (ko) 반도체 메모리 소자의 모드 선택회로
KR970031320A (ko) 위상 검출회로
KR940017138A (ko) 안정 펄스 발생기
KR970055487A (ko) 가변형 슬루율 제어 로직회로
KR970055445A (ko) 노이즈 제거 입력회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100114

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee