KR980006851A - 클럭 에지 제어 레지스터 - Google Patents
클럭 에지 제어 레지스터 Download PDFInfo
- Publication number
- KR980006851A KR980006851A KR1019960026536A KR19960026536A KR980006851A KR 980006851 A KR980006851 A KR 980006851A KR 1019960026536 A KR1019960026536 A KR 1019960026536A KR 19960026536 A KR19960026536 A KR 19960026536A KR 980006851 A KR980006851 A KR 980006851A
- Authority
- KR
- South Korea
- Prior art keywords
- nmos
- terminal
- drain
- source terminal
- drain terminal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Shift Register Type Memory (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 동기식 메모리(Synchronous Memory) IC 에 입력데이터를 래치하는 데 사용되는 레지스터에 관한 것으로 특히, 데이터 신호를 게이트 단자의 입력으로 하는 제 1 NMOS과; 데이터 신호를 반전시키는 인버터와; 상기 인버터의 출력을 게이트 단자의 입력으로 하면서 상기 제 1 NMOS의 소스단자에 공통으로 소스단자가 묶여 있는 제 2 NMOS과; 상기 제1 NMOS와 제2 NMOS의 드레인 단자에 직렬로 드레인이 연결되어 있으며 소스단자에는 전원전압이 연결되고 게이트 단자는 직렬로 연결되지 않은 상기 제 1 NMOS와 제 2 NMOS의 드레인 단자에서 출력되는 신호를 입력으로 하는 제 1,2 PMOS(P1,P2)와; 상기 제 1 NMOS와 제 2NMOS 의 드레인 단자에서 출력되는 신호를 입력받아 래치 동작하는 RS플립플롭(NA3,NA4)를 포함하는 것을 특징으로 하는 클럭 에지 제어 레지스터를 제공하면, 제어용 동기신호로 사용되는 클럭의 하이상태를 기준으로 사용하였던 종래의 방식에 비하여 크게 홀드타임(HOLD TIME)을 줄일 수 있게되어 고속의 동기식 메모리를 개발하는데 발생되었던 문제점을 해소하는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 입력신호 1개의 레지스터의 구성예시도.
Claims (2)
- 데이터 신호를 게이트 단자의 입력으로 하는 제 1 NMOS과; 데이터 신호를 반전시키는 인버터와; 상기 인버터의 출력을 게이트 단자의 입력으로 하면서 상기 제 1 NMOS의 소스단자에 공통으로 소스단자가 묶여 있는 제 2 NMOS과; 상기 제1 NMOS와 제2 NMOS의 드레인 단자에 직렬로 드레인이 연결되어 있으며 소스단자에는 전원전압이 연결되고 게이트 단자는 직렬로 연결되지 않은 상기 제 1 NMOS와 제 2 NMOS의 드레인 단자에서 출력되는 신호를 입력으로 하는 제 1,2 PMOS(P1,P2)와; 상기 제 1 NMOS와 제 2NMOS 의 드레인 단자에서 출력되는 신호를 입력받아 래치 동작하는 RS플립플롭(NA3,NA4)를 포함하는 것을 특징으로 하는 클럭 에지 제어 레지스터.
- 제1항에 있어서, 상기 제 1,2 NMOS 의 공통소스단자에 드레인단자가 연결되고 소스단자는 접지에 연결되며 게이트단자는 클럭신호를 입력으로 하는 제 3 NMOS와; 각각의 게이트단자는 클럭의신호를 입력으로 하고 각각의 드레인 단자는 상기 제 1, 2 NMOS (N1, N2)의 드레인단자에 연결되어 레지스터의 리세팅 기능을 수행하는 제 3, 4 PMOS(P3,P4)를 더포함하는 것을 특징으로 하는 클럭 에지 제어 레지스터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960026536A KR100213802B1 (ko) | 1996-06-29 | 1996-06-29 | 클럭 에지 제어 레지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960026536A KR100213802B1 (ko) | 1996-06-29 | 1996-06-29 | 클럭 에지 제어 레지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006851A true KR980006851A (ko) | 1998-03-30 |
| KR100213802B1 KR100213802B1 (ko) | 1999-08-02 |
Family
ID=19465201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960026536A KR100213802B1 (ko) | 1996-06-29 | 1996-06-29 | 클럭 에지 제어 레지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100213802B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5838650B2 (ja) | 2011-08-16 | 2016-01-06 | 株式会社ソシオネクスト | 出力回路 |
-
1996
- 1996-06-29 KR KR1019960026536A patent/KR100213802B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100213802B1 (ko) | 1999-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4929854A (en) | Clock circuit having a clocked output buffer | |
| US6563357B1 (en) | Level converting latch | |
| US20120161839A1 (en) | Inverting zipper repeater circuit | |
| KR930003540A (ko) | 노이즈가 억제되는 데이타 출력 버퍼 | |
| KR970031341A (ko) | 클록신호에 의하여 제어되는 레벨변환회로(level conversion circuit controlled by colck signal) | |
| KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
| KR960018901A (ko) | 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법 | |
| KR970013732A (ko) | 멀티파워를 사용하는 데이타 출력버퍼 | |
| KR920001523A (ko) | 검출 회로를 포함하는 반도체 집적회로 | |
| KR970078020A (ko) | 래치 회로를 포함하는 메모리 장치 | |
| KR980006851A (ko) | 클럭 에지 제어 레지스터 | |
| EP0471390A2 (en) | A frequency divider circuit | |
| KR910017758A (ko) | 반도체 회로 장치 | |
| KR960024820A (ko) | 전류소모를 줄인 신호 입력버퍼 | |
| KR920010616A (ko) | 칩 인에이블 검출회로 | |
| KR0131163B1 (ko) | 주/종속 플립-플롭 | |
| KR100203868B1 (ko) | 파워-온 리셋회로 | |
| JP2004147225A (ja) | レベルシフト回路 | |
| KR930001172Y1 (ko) | Cmos 논리소자 집적회로 | |
| KR0119247Y1 (ko) | 디코더 회로 | |
| KR960024811A (ko) | 파워온 리세트 회로 | |
| JPH0315765B2 (ko) | ||
| KR970003935A (ko) | 논리 및 레벨 변환 회로 및 반도체 장치 | |
| KR970078009A (ko) | 반도체 메모리 장치의 입력 버퍼 | |
| JPS5531374A (en) | Inverter circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100423 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |