JP5268412B2 - 出力ドライバ回路装置 - Google Patents
出力ドライバ回路装置 Download PDFInfo
- Publication number
- JP5268412B2 JP5268412B2 JP2008110834A JP2008110834A JP5268412B2 JP 5268412 B2 JP5268412 B2 JP 5268412B2 JP 2008110834 A JP2008110834 A JP 2008110834A JP 2008110834 A JP2008110834 A JP 2008110834A JP 5268412 B2 JP5268412 B2 JP 5268412B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- driver circuit
- circuit device
- output driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
- H04L25/0288—Provision of wave shaping within the driver the shape being matched to the transmission line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Description
例えば図1では、周波数1GHzの波の減衰量は-11.2dBである。これは、電圧1Vの正弦波を伝送した場合、伝送線路通過後には0.274Vに減衰することを示している。また、周波数2.5GHzの波の減衰量は-21.4dBである。これは、電圧1Vの正弦波を伝送した場合、伝送線路通過後には0.085Vに減衰することを示している。
Dn/Dn-1セレクタ510はDn及びDn-1を入力信号とし、セレクタ制御信号512の’0’または’1’の信号によりDnまたはDn+1のどちらかを選択して出力するものである。
Dn/Dn-1セレクタ611はDn及びDn+1を入力とし、セレクタ制御信号613の’0’または’1’の信号によりDnまたはDn+1のどちらかを選択して出力するものである。
Dn/Dn-1セレクタ705はDn及びDn-1を入力信号とし、セレクタ制御信号707の’0’または’1’の信号によりDnまたはDn+1のどちらかを選択して出力するものである。
Claims (10)
- 送信側LSI、受信側LSI及び伝送線路から構成される高速データ転送システムの入出力系の送信側シリアライザ−デシリアライザの一部を構成する出力ドライバ回路装置であって、
複数の単位ソース結合対回路と、
複数のセレクタとを有し、
前記単位ソース結合回路は、電流源として機能する電流源MOSトランジスタと、一対のMOSトランジスタとを有し、
前記一対のMOSトランジスタは、前記電流源のドレインにそのソースが接続し、出力端子にそのドレインが接続し、
前記各セレクタは、連続するデータの1つを選択し、前記選択したデータを前記一対のMOSトランジスタのゲートの1つへ出力し、
転送データDn(nは自然数。)の前記伝送線路通過後の波形を矩形波に近づけるように、あらかじめ出力波形の0レベル及び1レベルの振幅を調整するための出力エンハシス量を、データDn並びにその前後のデータ、…,Dn+2,Dn+1,Dn-1,Dn-2,…により決定するものであり、前記各データは、前記0レベル又は前記1レベルの値を持ち、それらの前記各データの値を所定に与えることにより、前記出力エンハシス量を決定することを特徴とする出力ドライバ回路装置。 - 請求項1記載の出力ドライバ回路装置において、
シフトレジスタを有し、
前記連続するデータが、クロックに同期して前記シフトレジスタへ入力され、
前記各セレクタは、前記シフトレジスタを構成する各フリップフロップから出力される前記データの1つを選択し、前記選択したデータを前記一対のMOSトランジスタのゲートの1つへ出力することを特徴とする出力ドライバ回路装置。 - 請求項1記載の出力ドライバ回路装置において、
前記電流源MOSトランジスタおよび前記一対のMOSトランジスタトランジスタは、PMOSトランジスタであり、
前記出力端子は、抵抗を介し接地されることを特徴とする出力ドライバ回路装置。 - 請求項1記載の出力ドライバ回路装置において、
前記電流源MOSトランジスタおよび前記一対のMOSトランジスタトランジスタは、NMOSトランジスタであり、
前記出力端子は、抵抗を介し電源に接続されることを特徴とする出力ドライバ回路装置。 - 請求項1記載の出力ドライバ回路装置において、
前記データが、マルチプレクサを介し前記シフトレジスタへ入力されることを特徴とする出力ドライバ回路装置。 - 請求項1記載の出力ドライバ回路装置において、
前記出力端子が、伝送線路に接続されることを特徴とする出力ドライバ回路装置。 - 送信側LSI、受信側LSI及び伝送線路から構成される高速データ転送システムの入出力系の送信側シリアライザ−デシリアライザの一部を構成する出力ドライバ回路装置であって、
複数の単位ソース結合対回路と、
複数のセレクタとを有し、
前記単位ソース結合回路は、電流源として機能する電流源MOSトランジスタと、一対のMOSトランジスタとを有し、
前記一対のMOSトランジスタは、前記電流源のドレインにそのソースが接続し、出力端子にそのドレインが接続し、
前記各セレクタは、連続するデータの1つを選択し、前記選択したデータを前記一対のMOSトランジスタのゲートの1つへ出力し、
転送データDn(nは自然数。)の前記伝送線路通過後の波形を矩形波に近づけるように、あらかじめ出力波形の0レベル及び1レベルの振幅を調整するための出力エンハシス量を、データDn並びにその前後のデータ、…,Dn+2,Dn+1,Dn-1,Dn-2,…により決定するものであり、前記各データは、前記0レベル又は前記1レベルの値を持ち、それらの前記各データの値を所定に与えることにより、前記出力エンハシス量を決定することを特徴とする出力ドライバ回路装置。 - 請求項7記載の出力ドライバ回路装置において、
シフトレジスタを有し、
前記連続するデータが、クロックに同期して前記シフトレジスタへ入力され、
前記各セレクタは、前記シフトレジスタを構成する各フリップフロップから出力される前記データの1つを選択し、前記選択したデータを前記一対のMOSトランジスタのゲートの1つへ出力することを特徴とする出力ドライバ回路装置。 - 請求項7記載の出力ドライバ回路装置において、
前記データが、マルチプレクサを介し前記シフトレジスタへ入力されることを特徴とする出力ドライバ回路装置。 - 請求項7記載の出力ドライバ回路装置において、
前記出力端子が、伝送線路に接続されることを特徴とする出力ドライバ回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008110834A JP5268412B2 (ja) | 2008-04-22 | 2008-04-22 | 出力ドライバ回路装置 |
US12/427,308 US7920014B2 (en) | 2008-04-22 | 2009-04-21 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008110834A JP5268412B2 (ja) | 2008-04-22 | 2008-04-22 | 出力ドライバ回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009267456A JP2009267456A (ja) | 2009-11-12 |
JP5268412B2 true JP5268412B2 (ja) | 2013-08-21 |
Family
ID=41200629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008110834A Expired - Fee Related JP5268412B2 (ja) | 2008-04-22 | 2008-04-22 | 出力ドライバ回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7920014B2 (ja) |
JP (1) | JP5268412B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011041109A (ja) * | 2009-08-17 | 2011-02-24 | Hitachi Ltd | 伝送システムおよび伝送方法 |
JP5007349B2 (ja) * | 2010-01-27 | 2012-08-22 | 株式会社日立製作所 | インターフェイス回路、lsi、サーバ装置、およびインターフェイス回路のトレーニング方法 |
JP5570445B2 (ja) | 2011-01-26 | 2014-08-13 | 株式会社日立製作所 | 送信回路 |
US8630821B2 (en) * | 2011-07-25 | 2014-01-14 | Qualcomm Incorporated | High speed data testing without high speed bit clock |
JP6124927B2 (ja) * | 2015-01-19 | 2017-05-10 | アンリツ株式会社 | エンファシス付加装置及びエンファシス付加方法 |
JP6483201B2 (ja) * | 2017-06-22 | 2019-03-13 | アンリツ株式会社 | エンファシス発生器およびエンファシス発生方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5611052Y2 (ja) * | 1973-09-12 | 1981-03-12 | ||
GB2305082B (en) * | 1995-09-06 | 1999-10-06 | At & T Corp | Wave shaping transmit circuit |
GB2360427B (en) * | 2000-03-14 | 2004-02-04 | Power X Ltd | Data transmission driver device |
US7187206B2 (en) * | 2003-10-30 | 2007-03-06 | International Business Machines Corporation | Power savings in serial link transmitters |
US7196557B1 (en) * | 2004-01-13 | 2007-03-27 | Altera Corporation | Multitap fractional baud period pre-emphasis for data transmission |
KR100643605B1 (ko) * | 2004-08-16 | 2006-11-10 | 삼성전자주식회사 | 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법 |
US7215161B2 (en) * | 2005-02-28 | 2007-05-08 | Rambus Inc. | Wave shaping output driver to adjust slew rate and/or pre-emphasis of an output signal |
JP4384084B2 (ja) * | 2005-06-14 | 2009-12-16 | 株式会社マクニカ | 高速信号伝送のための信号出力回路と高速信号伝送のための方法 |
US7355449B1 (en) * | 2005-08-03 | 2008-04-08 | Altera Corporation | High-speed serial data transmitter architecture |
JP4680004B2 (ja) * | 2005-08-23 | 2011-05-11 | ルネサスエレクトロニクス株式会社 | デエンファシス機能を有する出力バッファ回路 |
DE112005003742B9 (de) * | 2005-11-04 | 2012-11-29 | Infineon Technologies Ag | LVDS-Treiber mit Pre-Emphasis |
JP4937609B2 (ja) * | 2006-03-15 | 2012-05-23 | 株式会社日立製作所 | 出力バッファ回路と差動出力バッファ回路並びに伝送方法 |
JP4741991B2 (ja) | 2006-07-14 | 2011-08-10 | 株式会社日立製作所 | シリアアライザ/デシリアライザ方式の転送装置 |
US7352211B1 (en) * | 2006-08-22 | 2008-04-01 | International Business Machines Corporation | Signal history controlled slew-rate transmission method and bus interface transmitter |
US7956645B2 (en) * | 2008-03-17 | 2011-06-07 | Broadcom Corporation | Low power high-speed output driver |
KR101024817B1 (ko) * | 2008-11-12 | 2011-03-24 | 주식회사 동부하이텍 | 차동 고대역 강조 구동장치 |
-
2008
- 2008-04-22 JP JP2008110834A patent/JP5268412B2/ja not_active Expired - Fee Related
-
2009
- 2009-04-21 US US12/427,308 patent/US7920014B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090261880A1 (en) | 2009-10-22 |
US7920014B2 (en) | 2011-04-05 |
JP2009267456A (ja) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8415980B2 (en) | Serializing transmitter | |
JP4937609B2 (ja) | 出力バッファ回路と差動出力バッファ回路並びに伝送方法 | |
EP3248290B1 (en) | Serializing transmitter | |
JP5268412B2 (ja) | 出力ドライバ回路装置 | |
US8832487B2 (en) | High-speed I/O data system | |
US8659329B2 (en) | Pre-emphasis circuit and differential current signaling system having the same | |
US9712257B1 (en) | Digitally-controlled impedance control for dynamically generating drive strength for a transmitter | |
US20060220685A1 (en) | High speed driver for serial communications | |
US9444463B2 (en) | Voltage level shifter | |
US9432061B2 (en) | Serializing transmitter | |
WO2003075138A1 (en) | Low jitter clock for a multi-gigabit transceiver on a field programmable gate array | |
KR20170008375A (ko) | 반도체 장치 | |
US8933743B1 (en) | System and method for pre-skewing timing of differential signals | |
KR101948224B1 (ko) | 이중 모드 유선 채널 송수신 드라이버 | |
JP2019114943A (ja) | 送信回路及び該送信回路の制御方法 | |
JP5632051B2 (ja) | 高速シリアルトランスミッタ用のアーキテクチャ | |
KR20080017973A (ko) | 데이터 전송회로 및 그 방법 | |
JP2013187678A (ja) | 出力回路、出力回路の制御方法及び半導体装置 | |
KR20120047385A (ko) | 출력버퍼 | |
US9673789B1 (en) | Duty cycle calibration circuit | |
JP4992927B2 (ja) | シリアルパラレル変換装置 | |
US9479173B1 (en) | Transition accelerator circuitry | |
JP5365918B2 (ja) | 送信回路 | |
JP2011239467A (ja) | 出力バッファ回路 | |
Lü et al. | A 5 Gb/s low power current-mode transmitter with pre-emphasis for serial links |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130507 |
|
LAPS | Cancellation because of no payment of annual fees |