KR20100053069A - 차동 고대역 강조 구동장치 - Google Patents

차동 고대역 강조 구동장치 Download PDF

Info

Publication number
KR20100053069A
KR20100053069A KR1020080112040A KR20080112040A KR20100053069A KR 20100053069 A KR20100053069 A KR 20100053069A KR 1020080112040 A KR1020080112040 A KR 1020080112040A KR 20080112040 A KR20080112040 A KR 20080112040A KR 20100053069 A KR20100053069 A KR 20100053069A
Authority
KR
South Korea
Prior art keywords
current source
output terminal
selection circuit
current
circuit
Prior art date
Application number
KR1020080112040A
Other languages
English (en)
Other versions
KR101024817B1 (ko
Inventor
이덕효
장병탁
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080112040A priority Critical patent/KR101024817B1/ko
Priority to US12/614,835 priority patent/US7940075B2/en
Priority to TW098138320A priority patent/TW201019617A/zh
Priority to CN200910208380A priority patent/CN101741360A/zh
Publication of KR20100053069A publication Critical patent/KR20100053069A/ko
Application granted granted Critical
Publication of KR101024817B1 publication Critical patent/KR101024817B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver

Abstract

실시예에 따른 차동 고대역 강조 구동장치는 제1전류를 공급하는 제1전류원; 상기 제1전류보다 큰 제2전류를 공급하는 제2전류원; 상기 제1전류원을 제1출력단자 및 제2출력단자와 선택적으로 연결시키는 제1선택회로; 상기 제2전류원을 상기 제1출력단자 및 상기 제2출력단자와 선택적으로 연결시키는 제2선택회로를 포함하고, 상기 제1선택회로 및 상기 제2선택회로는 상기 제1출력단자 및 상기 제2출력단자와 상기 제1전류원 및 상기 제2전류원의 연결을 조합적으로 선택함으로써 송신신호의 고대역 강조를 처리하는 것을 특징으로 한다.
실시예에 의하면, 최소 개수의 선택회로를 통하여 차동 고대역 강조 구동장치를 구현할 수 있으므로 구동장치의 제어가 용이하고, 회로 사이즈를 축소시킬 수 있있다. 또한, 선택회로 사이의 동기가 필요치 않으므로, 고대역 강조 구동장치의 구현 및 수신단의 데이터 복원이 용이하며, 선택 경로의 개폐 제어가 용이한 장점이 있다.
고대역 강조 방식, 푸시풀, 차동, 고대역 강조 구동장치, 스위치, 전류원

Description

차동 고대역 강조 구동장치{Differential Pre-Emphasis Driver}
실시예는 차동 고대역 강조 구동장치에 관한 것이다.
내부 전송로를 통하여 칩사이에 데이터를 전송하는 경우, 또는 외부 전송로를 통하여 송수신기 사이에 데이터를 전송하는 경우 전송로의 대역폭(Bandwidth)이 충분하지 못하면 신호의 왜곡이 발생된다.
가령, 수백 MHz의 베이스밴드 신호는 주파수 도메인에서 다수의 정형파의 합으로 표시될 수 있는데, 이때 고주파 성분이 감쇄되므로 고주파 성분이 많은 부분에서 신호 왜곡이 발생된다.
따라서, 수신측에서는 충분한 크기 및 형태의 신호를 수신하지 못하며, 신호를 해석하는데 많은 어려움이 있다.
이와 같은 문제를 개선하기 위하여 송신단에서 구현되는 등화기법인 고대역 강조(pre-emphasis) 방식이 사용된다.
고대역 강조 방식은 고주파 성분이 감쇄될 것을 감안하여 송신 전에 고주파 성분이 많은 부분을 다른 부분에 비하여 큰 진폭으로 증폭시킨 후 전송하는 방식이다. 따라서 고대역 강조 방식을 이용하면 대역폭이 늘어나는 효과가 있으며 전송속 도를 증가시킬 수 있다.
도 1은 고대역 구동 방식이 적용된 신호 처리의 예를 도해한 그래프이며, 그래프의 x축은 시간축을 나타내고, y축은 전류축을 나타낸 것이다.
도 1의 (a) 그래프의 경우, 신호에 변화가 일어날 때(점선으로 표시된 부분) 신호 왜곡이 크게 발생되며, 따라서 고대역 강조 방식을 적용하면 (b) 그래프와 같이 신호의 변화가 있는 부분만을 일정한 비율로 증폭하여 송신한다.
이때, 전류원을 제어하여 소정 신호 구간을 고대역 강조(pre-emphasis)하게 되면, 첫째, 전류원 제어 회로가 복잡하여 구동이 어렵고 회로 면적이 증가한다. 둘째, 전류원 제어에 따른 송수신단 사이의 전송시간 동기화가 필요하고, 셋째, DC 전류원을 고속으로 변화시키는 경우 전원 노이즈가 발생하는 등의 문제점이 있다.
실시예는 단순한 회로를 통하여 구현이 가능하고, 송수신단 사이의 동기화가 필요치 않으며, 잡음 발생을 최소화할 수 있고, 고속 동작이 가능한 차동 고대역 강조 구동장치를 제공한다.
실시예에 따른 차동 고대역 강조 구동장치는 제1전류를 공급하는 제1전류원; 상기 제1전류보다 큰 제2전류를 공급하는 제2전류원; 상기 제1전류원을 제1출력단자 및 제2출력단자와 선택적으로 연결시키는 제1선택회로; 상기 제2전류원을 상기 제1출력단자 및 상기 제2출력단자와 선택적으로 연결시키는 제2선택회로를 포함하고, 상기 제1선택회로 및 상기 제2선택회로는 상기 제1출력단자 및 상기 제2출력단자와 상기 제1전류원 및 상기 제2전류원의 연결을 조합적으로 선택함으로써 송신신호의 고대역 강조를 처리하는 것을 특징으로 한다.
실시예에 따른 차동 고대역 강조 구동장치는 제1전류를 공급하는 제1전류원; 상기 제1전류보다 큰 제2전류를 공급하는 제2전류원; 상기 제1전류원과 상기 제2전류원의 평균 전류원을 공급하는 제3전류원; 상기 제1전류원과 상기 제2전류원의 평균 전류원을 공급하는 제4전류원; 제1접점 및 제2접점과 스위칭되는 제1분기점을 포함하고, 상기 제1분기점은 상기 제1전류원과 연결된 제1선택회로; 및 제3접점 및 제4접점과 스위칭되는 제2분기점을 포함하고, 상기 제2분기점은 상기 제2전류원과 연결된 제2선택회로를 포함하고, 상기 제1접점은 상기 제3전류원, 제1출력단자 및 상기 제3접점과 연결되고, 상기 제2접점은 상기 제4전류원, 제2출력단자 및 상기 제4접점과 연결된 것을 특징으로 한다.
실시예에 의하면, 다음과 같은 효과가 있다.
첫째, 최소 개수의 선택회로를 통하여 차동 고대역 강조 구동장치를 구현할 수 있으므로 구동장치의 제어가 용이하고, 회로 사이즈를 축소시킬 수 있는 효과가 있다.
둘째, 선택회로 사이의 동기가 필요치 않으므로, 고대역 강조 구동장치의 구현 및 수신단의 데이터 복원이 용이하며, 선택 경로의 개폐 제어가 용이한 장점이 있다.
셋째, 실시예에 따른 고대역 강조 구동장치는 일정한 직류전류를 유지하여 구동되므로 고속 동작 시에 전원 노이즈가 발생되는 현상을 방지할 수 있다.
넷째, 전류원의 크기를 변화시키는 방식을 탈피하여 스위칭 경로 제어에 의하여 고대역 강조를 처리하므로 고속 동작에 유리하고 잡음에 대한 대항성이 크다.
다섯째, 푸시풀 회로를 이용한 고대역 강조 구동장치의 경우, 상대적으로 작은 전류를 공급하는 전류원은 스위칭 동작없이 구동하고, 상대적으로 큰 전류를 공급하는 전류원은 스위칭 동작에 의하여 푸시 동작 또는 풀 동작이 결정되므로 전류의 불연속성이 발생하는 것을 방지할 수 있다.
첨부된 도면을 참조하여 실시예에 따른 차동 고대역 강조 구동장치에 대하여 상세히 설명한다.
이하, 실시예를 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명은 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되므로 본 발명의 기술적 사상과 직접적인 관련이 있는 핵심적인 구성부만을 언급하기로 한다.
도 2는 제1실시예에 따른 차동 고대역 강조 구동장치의 구성요소를 개략적으로 도시한 회로도이고, 도 3은 제1실시예에 따른 차동 고대역 강조 구동장치에서 처리된 신호의 형태를 도시한 그래프이다.
도 2를 참조하면, 제1실시예에 따른 차동 고대역 강조 구동장치는 제1전류원(40), 제2전류원(50), 제1선택회로(10), 제2선택회로(20), 제1출력단자(out1), 제2출력단자(out2)를 포함하여 구성된다.
상기 제1전류원(40), 제2전류원(50), 제1선택회로(10), 제2선택회로(20), 제1출력단자(out1), 제2출력단자(out2)는 송신단 회로를 구성하고, 수신단 회로(30)는 상기 제1출력단자(out1), 제2출력단자(out2)와 전송로를 통하여 연결된다.
도 2에 도시된 구동장치 회로는 송신단 회로, 전송로, 수신단 회로(30)가 연결된 경우의 전체 등가회로를 도시한 것으로서, 수신단 회로(30) 측에 전원단(V)이 존재하고, 상기 전원단(V)은 상기 제1출력단자(out1) 및 제2출력단자(out2)와 각각 전송로(점선으로 표시됨) 및 저항(R1, R2)을 통하여 연결된다.
따라서, 상기 수신단 회로(30)는 상기 제1출력단자(out1)의 Vo1의 전압을 가지는 신호와 상기 제2출력단자(out2)의 Vo2의 전압을 가지는 신호를 합성하여 데이 터를 복원할 수 있다. 참고로, 데이터의 복원 회로는 미도시되었으며, 합성된 데이터의 예는 도 3의 그래프와 같다.
상기 제1전류원(40)의 출력단은 접지단과 연결되고 입력단은 상기 제1선택회로(10)의 제1분기점(11)과 연결되며, 상기와 같은 등가회로를 구성하여 제1전류(A)를 공급한다.
상기 제2전류원(50)의 출력단은 접지단과 연결되고 입력단은 상기 제2선택회로(20)의 제2분기점(21)과 연결되며, 상기와 같은 등가회로를 구성하여 제1전류(A)보다 큰 제2전류(B)를 공급한다.
상기 제1전류(A)와 상기 제2전류(B)의 상대적인 크기는 도 3의 그래프에 도시된 바와 같다. 이하 설명될 도 3, 도 5, 도 7, 도 9의 그래프에서 x축은 시간축을 의미하고, y축은 전류축을 의미한다. 또한, 전류 기호 "Io1"은 상기 제1단자(out1)의 전류를 표시한 것이고, "Io2"는 상기 제2단자(out2)의 전류를 표시한 것이다.
상기 제1선택회로(10)와 상기 제2선택회로(20)는, 가령 SPDT(Single Pole Double Throw)와 같은 반도체 스위칭 소자로 구현될 수 있다.
상기 제1선택회로(10)의 제1접점(12)과 상기 제2선택회로(20)의 제3접점(22)은 상기 제1단자(out1)와 연결되고, 상기 제1선택회로(10)의 제2접점(13)과 상기 제2선택회로(20)의 제4접점(23)은 상기 제2단자(out2)와 연결된다.
따라서, 상기 제1선택회로(10)와 상기 제2선택회로(20)는 상기 제1출력단자(out1) 및 상기 제2출력단자(out2)와 상기 제1전류원(40) 및 상기 제2전류 원(50)의 연결을 조합적으로 선택함으로써 송신신호의 고대역 강조를 처리할 수 있는데, 이 동작에 대하여 도 3을 참조하여 설명하면 다음과 같다.
제1실시예에 따른 상기 제1선택회로(10)와 상기 제2선택회로(20)는 데이터 전송 구간에 변화가 생기는 경우(점선으로 표시된 부분), 경로 연결을 조합적으로 선택하여 고대역 강조를 처리한다.
첫번째 경우, 상기 제1선택회로(10)에 의하여 상기 제1전류원(40)과 상기 제2출력단자(out2)가 연결되고 상기 제2선택회로(20)에 의하여 상기 제2전류원(50)과 상기 제1출력단자(out1)가 연결된 상태인 경우, 상기 제1출력단자(out1) 및 상기 제2출력단자(out2)로부터 출력되는 신호(Io1, Io2)는 도 3의 "t1" 구간과 같다.
즉, 상기 제1출력단자(out1)의 전류는 "B"이고, 상기 제2출력단자(out2)의 전류는 "A"이다.
이때, 데이터 전송 구간에 변화가 생기면(고대역 감쇄가 우려되면) 상기 제1선택회로(10)와 상기 제2선택회로(20)는 스위칭 동작을 통하여 고대역 강조를 처리한다.
즉, "t1" 상태에서 고대역 강조를 처리하는 경우, 상기 제1선택회로(10)는 상기 제1전류원(40)과 상기 제2출력단자(out2)의 연결을 유지하고, 상기 제2선택회로(20)는 상기 제2전류원(50)의 경로를 상기 제2출력단자(out2)로 변경한다.
따라서, "t2" 구간에서, 상기 제1출력단자(out1)의 전류는 "0"이 되고, 상기 제2출력단자(out2)의 전류는 "A+B"가 된다.
두번째 경우, "t2" 상태에서 고대역 강조를 중단하고 원래의 상태 "t3"으로 전환하려는 경우, 상기 제1선택회로(10)는 상기 제1전류원(40)의 경로를 상기 제1출력단자(out1)로 변경하고 상기 제2선택회로(20)는 상기 제2전류원(50)과 상기 제2출력단자(out2)의 연결을 유지한다.
따라서, "t3" 구간에서, 상기 제1출력단자(out1)의 전류는 "A"가 되고, 상기 제2출력단자(out2)의 전류는 "B"가 된다.
세번째 경우, "t3" 상태를 유지하다가 데이터 전송 구간에 변화가 생기면, 상기 제1선택회로(10)는 상기 제1전류원(10)과 상기 제1출력단자(out1)의 연결을 유지하고 상기 제2선택회로(20)는 상기 제2전류원(50)의 경로를 상기 제1출력단자(out1)로 변경함으로써 고대역 강조를 처리한다.
따라서, "t4" 구간에서, 상기 제1출력단자(out1)의 전류는 "A+B"가 되고, 상기 제2출력단자(out2)의 전류는 "0"이 된다.
네번째 경우, "t4" 상태에서 고대역 강조를 중단하고 원래의 상태, 즉 "t1"으로 전환하려는 경우, 상기 제1선택회로(10)는 상기 제1전류원(40)의 경로를 상기 제2출력단자(out2)와 연결시키고, 상기 제2선택회로(20)는 상기 제2전류원(50)과 상기 제1출력단자(out1)의 연결을 유지한다.
따라서, "t1" 구간에서, 상기 제1출력단자(out1)의 전류는 "B"가 되고, 상기 제2출력단자(out2)의 전류는 "A"가 된다.
이하, 첨부된 도면을 참조하여 제2실시예에 따른 차동 고대역 강조 구동장치에 대하여 설명하는데, 제2실시예는 제1실시예의 구성 및 동작을 기본으로 하여 이를 푸시풀 회로의 형태로 변형한 것이다.
도 4는 제2실시예에 따른 차동 고대역 강조 구동장치의 구성요소를 개략적으로 도시한 회로도이고, 도 5는 제2실시예에 따른 차동 고대역 강조 구동장치에서 처리된 신호의 형태를 도시한 그래프이다.
도 4를 참조하면, 제2실시예에 따른 차동 고대역 강조 구동장치는 제1전류원(80), 제2전류원(82), 제3전류원(84), 제4전류원(86), 제1선택회로(60), 제2선택회로(70), 제1출력단자(P), 제2출력단자(N)를 포함하여 구성된다.
도 4에 도시된 구동장치 회로는 송신단 회로, 전송로, 수신단 회로(90)가 연결된 경우의 전체 등가회로를 도시한 것으로서, 전원단(VDDD)은 상기 제3전류원(84) 및 상기 제4전류원(86)과 연결되고, 접지단(VSS)은 상기 제1전류원(80) 및 상기 제2전류원(82)과 연결된다.
이와 같이, 제1실시예와 다른 제2실시예의 구조는 푸시풀 구조를 반영하기 때문이다. 그러나, 기본적인 회로 구성 및 동작은 유사하다.
또한, 상기 수신단 회로(90)는 상기 제1출력단자(P) 및 상기 제2출력단자(N)와 전송로(점선으로 표시됨)로 연결된 저항성분(RL)을 포함하며, 따라서, 수신단 회로(90)에는 상기 제2출력단자(N)의 전류(Io2)로부터 상기 제1출력단자(P)의 전류(Io1)를 감산한 전류(IL)가 흐른다.
이와 같이, 상기 수신단 회로(90)는 상기 제1출력단자(P)의 신호와 상기 제2출력단자(N)의 신호를 합성하여 데이터를 복원할 수 있는데, 데이터의 복원 회로는 미도시되었으며 합성된 데이터의 예는 도 5와 같다.
상기 제1전류원(80)의 출력단은 접지단(VSS)과 연결되고 입력단은 상기 제1선택회로(60)의 제1분기점(61)과 연결되며, 상기와 같은 등가회로를 구성하여 제1전류(L1)를 공급한다.
상기 제2전류원(82)의 출력단은 접지단(VSS)과 연결되고 입력단은 상기 제2선택회로(70)의 제2분기점(71)과 연결되며, 상기와 같은 등가회로를 구성하여 제1전류(L1)보다 큰 제2전류(L2)를 공급한다.
상기 제3전류원(84)과 상기 제4전류원(86)은 각각 상기 제1전류(L1)와 상기 제2전류(L2)의 평균 전류((L1+L2)/2)를 공급한다.
상기 제1전류(L1)와 상기 제2전류(L2)의 상대적인 크기는 도 5의 그래프에 도시된 바와 같다.
상기 제1선택회로(60)의 제1접점(62)과 상기 제2선택회로(70)의 제3접점(72)은 상기 제1출력단자(P), 상기 제3전류원(84)의 출력단과 연결되고, 상기 제1선택회로(60)의 제2접점(63)과 상기 제2선택회로(70)의 제4접점(73)은 상기 제2출력단자(N), 상기 제4전류원(86)의 출력단과 연결된다.
또한, 상기 제3전류원(84)과 상기 제4전류원(86)의 입력단은 전원단(VDD)과 연결된다.
따라서, 상기 제1선택회로(60)와 상기 제2선택회로(70)는 상기 제1출력단자(P) 및 상기 제2출력단자(N)와 상기 제1전류원(80) 및 상기 제2전류원(82)의 연결을 조합적으로 선택함으로써 송신신호의 고대역 강조를 처리할 수 있는데, 이 동작에 대하여 도 5를 참조하여 설명하면 다음과 같다.
제2실시예에 따른 상기 제1선택회로(60)와 상기 제2선택회로(70)는 데이터 전송 구간에 변화가 생기는 경우(점선으로 표시된 부분), 경로 연결을 조합적으로 선택하여 고대역 강조를 처리한다.
첫번째 경우, 상기 제1선택회로(60)에 의하여 상기 제1전류원(80)과 상기 제2출력단자(N)가 연결되고 상기 제2선택회로(70)에 의하여 상기 제2전류원(82)과 상기 제1출력단자(P)가 연결된 상태인 경우, 상기 제1출력단자(P) 및 상기 제2출력단자(N)로부터 출력되는 신호(Io1, Io2)는 도 5의 "t1" 구간과 같다.
이러한 경우, 상기 제1출력단자(P)의 전류(Io1)는 "(L2-L1)/2"가 되며, 이는 다음의 수학식1에 의하여 계산될 수 있다.
상기 제1출력단자(P)의 전류(Io1)=상기 제2전류원(82)의 전류(L2)-상기 제3전류원(84)의 전류((L1+L2)/2).
또한, 상기 제2출력단자(N)의 전류(Io2)는 "-(L2-L1)/2"가 되며, 이는 다음의 수학식2에 의하여 계산될 수 있다.
상기 제2출력단자(N)의 전류(Io2)=상기 제1전류원(80)의 전류(L1)-상기 제4전류원(86)의 전류((L1+L2)/2).
이때, 데이터 전송 구간에 변화가 생기면(고대역 감쇄가 우려되면) 상기 제1선택회로(60)와 상기 제2선택회로(70)는 스위칭 동작을 통하여 고대역 강조를 처리한다.
즉, "t1" 상태에서 고대역 강조를 처리하는 경우, 상기 제1선택회로(60)는 상기 제1전류원(80)과 상기 제2출력단자(N)의 연결을 유지하고, 상기 제2선택회로(70)는 상기 제2전류원(820)의 경로를 상기 제2출력단자(N)로 변경한다.
따라서, "t2" 구간에서, 상기 제1출력단자(P)의 전류(Io1)는 상기 제3전류원의 음전류인 "-(L1+L2)/2"이 된다.
또한, 상기 제2출력단자(N)의 전류(Io2)는 "(L1+L2)/2"가 되며, 이는 다음의 수학식3에 의하여 계산될 수 있다.
상기 제2출력단자(N)의 전류(Io2)=상기 제1전류원(80)의 전류(L1)+상기 제2전류원의 전류(L2)-상기 제4전류원((L1+L2)/2).
두번째 경우, "t2" 상태에서 고대역 강조를 중단하고 원래의 상태 "t3"으로 전환하려는 경우, 상기 제1선택회로(60)는 상기 제1전류원(80)의 경로를 상기 제1출력단자(P)로 변경하고 상기 제2선택회로(70)는 상기 제2전류원(82)과 상기 제2출력단자(N)의 연결을 유지한다.
따라서, "t3" 구간에서, 상기 제1출력단자(P)의 전류(Io1)는 "-(L2-L1)/2"가 되고, 상기 제2출력단자(N)의 전류(Io2)는 "(L2-L1)/2"가 된다.
이하, 각 경우의 전류 계산식은 생략하기로 한다.
세번째 경우, "t3" 상태를 유지하다가 데이터 전송 구간에 변화가 생기면, 상기 제1선택회로(60)는 상기 제1전류원(80)과 상기 제1출력단자(P)의 연결을 유지하고 상기 제2선택회로(70)는 상기 제2전류원(82)의 경로를 상기 제1출력단자(N)로 변경함으로써 고대역 강조를 처리한다.
따라서, "t4" 구간에서, 상기 제1출력단자(P)의 전류는 "(L1+L2)/2"가 되고, 상기 제2출력단자(N)의 전류는 "-(L1+L2)/2"가 된다.
네번째 경우, "t4" 상태에서 고대역 강조를 중단하고 원래의 상태, 즉 "t1"으로 전환하려는 경우, 상기 제1선택회로(60)는 상기 제1전류원(80)의 경로를 상기 제2출력단자(N)와 연결시키고, 상기 제2선택회로(70)는 상기 제2전류원(82)과 상기 제1출력단자(P)의 연결을 유지한다.
따라서, "t1" 구간에서, 상기 제1출력단자(P)의 전류는 첫번째 경우와 같이 "(L2-L1)/2"가 되고, 상기 제2출력단자(N)의 전류는 "-(L2-L1)/2"가 된다.
이하, 도 6 및 도 7을 참조하여, 제3실시예에 따른 차동 고대역 강조 구동장치에 대하여 상세히 설명한다.
도 6은 제3실시예에 따른 차동 고대역 강조 구동장치의 구성요소를 개략적으로 도시한 회로도이고, 도 7은 제3실시에에 따른 차동 고대역 강조 구동장치에서 처리된 신호의 형태를 도시한 그래프이다.
제3실시예는, 제1실시예가 제2실시예의 기본 구조가 된 것처럼, 이후 설명될 다른 푸시풀 구조의 제4실시예의 기본이 되는 고대역 강조 구동장치이다.
이러한 측면에서, 제3실시예는 제1실시예와 유사하며, 이하 제1실시예와 비교하여 제3실시예를 설명한다.
도 6을 참조하면, 제3실시예에 따른 차동 고대역 강조 구동장치는 제1전류원(110), 제2전류원(120), 제1선택회로(130), 제2선택회로(140), 제1 출력단자(out1), 제2출력단자(out2)를 포함하여 구성된다.
도 6에 도시된 구동장치 회로는 송신단 회로, 전송로, 수신단 회로(150)가 연결된 경우의 전체 등가회로를 도시한 것으로서, 수신단 회로(150) 측에 전원단(V)이 존재하고, 상기 전원단(V)은 상기 제1출력단자(out1) 및 제2출력단자(out2)와 각각 전송로(점선으로 표시됨) 및 저항(R1, R2)을 통하여 연결된다.
이하, 제1실시예와 반복되는 설명은 생략한다.
제3실시예는, 첫째, 상기 제1전류원(110)과 상기 제2전류원(120)이 전원단(VDD)과 연결된 점, 둘째, 상기 제1전류원(110)과 상기 제2전류원(120) 상의 전류 흐름이 상기 선택회로들(130, 140)을 향한 점, 셋째, 상기 제1출력단자(out1)와 상기 제2출력단자(out2) 상의 전류 흐름이 단자 외부를 향한 점 등이 제1실시예와 차별화된다.
그러나, 전류의 극성이 바뀌었을 뿐, 수신단 회로(150)에서 해석된 데이터는 제1실시예의 수신단 회로(30)와 동일하다.
이러한 제3실시예의 상기 제1전류원(110)의 입력단은 전원단(VDD)과 연결되고 출력단은 상기 제1선택회로(130)의 제1분기점(132)과 연결되며, 상기와 같은 등가회로를 구성하여 제1전류(A)를 공급한다.
상기 제2전류원(120)의 입력단은 전원단(VDD)과 연결되고 출력단은 상기 제2선택회로(140)의 제2분기점(142)과 연결되며, 상기와 같은 등가회로를 구성하여 제1전류(A)보다 큰 제2전류(B)를 공급한다.
상기 제1전류(A)와 상기 제2전류(B)의 상대적인 크기는 도 7의 그래프에 도시된 바와 같다.
또한, 상기 제1선택회로(130)의 제1접점(136)과 상기 제2선택회로(140)의 제3접점(146)은 상기 제1단자(out1)와 연결되고, 상기 제1선택회로(130)의 제2접점(134)과 상기 제2선택회로(140)의 제4접점(144)은 상기 제2단자(out2)와 연결된다.
따라서, 상기 제1선택회로(130)와 상기 제2선택회로(140)는 상기 제1출력단자(out1) 및 상기 제2출력단자(out2)와 상기 제1전류원(110) 및 상기 제2전류원(120)의 연결을 조합적으로 선택함으로써 송신신호의 고대역 강조를 처리할 수 있다.
도 7과 도 3을 비교하여 보면, 각 구간(t1 내지 t4)에서 처리된 상기 제1출력단자(out1)의 전류(Io1)와 상기 제2출력단자(out2)의 전류(Io2)가 동일함을 알 수 있다. 또한, 이때의 제3실시예와 제1실시예의 각 구성부의 동작이 동일하므로 반복되는 설명한 생략하기로 한다.
이하, 도 8 및 도 9를 참조하여, 제4실시예에 따른 차동 고대역 강조 구동장치에 대하여 설명하는데, 제4실시예는 제3실시예의 구성 및 동작을 기본으로 하여 이를 푸시풀 회로의 형태로 변형한 것이다.
이러한 측면에서, 제4실시예는 제2실시예와 유사한 점이 있으며, 이후 제2실시예를 참조하여 제4실시예를 설명한다.
즉, 제4실시예는, 제1실시예에 제2실시예의 푸시풀 구조를 반영함에 있어서 제3실시예가 제1실시예와 가지는 차이점을 함께 반영하여 창작된 것으로 볼 수 있다.
도 8은 제4실시예에 따른 차동 고대역 강조 구동장치의 구성요소를 개략적으로 도시한 회로도이고, 도 9는 제4실시예에 따른 차동 고대역 강조 구동장치에서 처리된 신호의 형태를 도시한 그래프이다.
도 8을 참조하면, 제4실시예에 따른 차동 고대역 강조 구동장치는 제1전류원(160), 제2전류원(162), 제3전류원(166), 제4전류원(164), 제1선택회로(170), 제2선택회로(180), 제1출력단자(P), 제2출력단자(N)를 포함하여 구성된다.
도 8에 도시된 구동장치 회로는 송신단 회로, 전송로, 수신단 회로(90)가 연결된 경우의 전체 등가회로를 도시한 것으로서, 상기 제1전류원(160) 및 상기 제2전류원(162)의 입력단은 전원단(VDD)과 연결되고, 접지단(VSS)은 상기 제3전류원(166) 및 상기 제4전류원(164)의 출력단과 연결된다.
이와 같이, 제3실시예와 다른 제4실시예의 구조는 푸시풀 구조를 반영하기 때문이다. 그러나, 기본적인 회로 구성 및 동작은 유사하다.
또한, 제4실시예와 제2실시예의 차이점은, 첫째, 상기 제1전류원(160) 및 상기 제2전류원(162)의 위치가 상기 제3전류원(166) 및 상기 제4전류원(164)과 바뀐점, 둘째, 각 노드에서의 전류 흐름이 바뀐점 등이다.
그러나, 전류의 극성이 바뀌었을 뿐, 수신단 회로(190)에서 해석된 데이터는 제2실시예의 수신단 회로(90)와 동일하다.
한편, 상기 수신단 회로(190)는 상기 제1출력단자(P) 및 상기 제2출력단자(N)와 전송로(점선으로 표시됨)로 연결된 저항성분(RL)을 포함하며, 따라서, 수신단 회로(190)에는 상기 제2출력단자(N)의 전류(Io2)로부터 상기 제1출력단자(P)의 전류(Io1)를 감산한 전류(IL)가 흐른다.
이와 같이, 상기 수신단 회로(190)는 상기 제1출력단자(P)의 신호와 상기 제2출력단자(N)의 신호를 합성하여 데이터를 복원할 수 있는데, 합성된 데이터의 예는 도 9와 같다.
상기 제1전류원(160)의 입력단은 전원단(VDD)과 연결되고 출력단은 상기 제1선택회로(170)의 제1분기점(172)과 연결되며, 상기와 같은 등가회로를 구성하여 제1전류(L1)를 공급한다.
상기 제2전류원(162)의 입력단은 전원단(VDD)과 연결되고 출력단은 상기 제2선택회로(180)의 제2분기점(182)과 연결되며, 상기와 같은 등가회로를 구성하여 제1전류(L1)보다 큰 제2전류(L2)를 공급한다.
상기 제3전류원(164)과 상기 제4전류원(166)은 각각 상기 제1전류(L1)와 상기 제2전류(L2)의 평균 전류((L1+L2)/2)를 공급한다.
상기 제1전류(L1)와 상기 제2전류(L2)의 상대적인 크기는 도 9의 그래프에 도시된 바와 같다.
상기 제1선택회로(170)의 제1접점(176)과 상기 제2선택회로(180)의 제3접점(186)은 상기 제1출력단자(P), 상기 제3전류원(166)의 입력단과 연결되고, 상 기 제1선택회로(170)의 제2접점(174)과 상기 제2선택회로(180)의 제4접점(184)은 상기 제2출력단자(N), 상기 제4전류원(164)의 입력단과 연결된다.
또한, 상기 제3전류원(166)과 상기 제4전류원(164)의 입력단은 접지단(VSS)과 연결된다.
따라서, 상기 제1선택회로(170)와 상기 제2선택회로(180)는 상기 제1출력단자(P) 및 상기 제2출력단자(N)와 상기 제1전류원(160) 및 상기 제2전류원(162)의 연결을 조합적으로 선택함으로써 송신신호의 고대역 강조를 처리할 수 있다.
도 9와 도 5를 비교하여 보면, 각 구간(t1 내지 t4)에서 처리된 상기 제1출력단자(out1)의 전류(Io1)와 상기 제2출력단자(out2)의 전류(Io2)가 동일함을 알 수 있다. 또한, 이때의 제3실시예와 제1실시예의 각 구성부의 동작이 동일하므로 반복되는 설명한 생략하기로 한다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 고대역 구동 방식이 적용된 신호 처리의 예를 도해한 그래프.
도 2는 제1실시예에 따른 차동 고대역 강조 구동장치의 구성요소를 개략적으로 도시한 회로도.
도 3은 제1실시예에 따른 차동 고대역 강조 구동장치에서 처리된 신호의 형태를 도시한 그래프.
도 4는 제2실시예에 따른 차동 고대역 강조 구동장치의 구성요소를 개략적으로 도시한 회로도.
도 5는 제2실시예에 따른 차동 고대역 강조 구동장치에서 처리된 신호의 형태를 도시한 그래프.
도 6은 제3실시예에 따른 차동 고대역 강조 구동장치의 구성요소를 개략적으로 도시한 회로도.
도 7은 제3실시에에 따른 차동 고대역 강조 구동장치에서 처리된 신호의 형태를 도시한 그래프.
도 8은 제4실시예에 따른 차동 고대역 강조 구동장치의 구성요소를 개략적으로 도시한 회로도.
도 9는 제4실시예에 따른 차동 고대역 강조 구동장치에서 처리된 신호의 형태를 도시한 그래프.

Claims (14)

  1. 제1전류를 공급하는 제1전류원;
    상기 제1전류보다 큰 제2전류를 공급하는 제2전류원;
    상기 제1전류원을 제1출력단자 및 제2출력단자와 선택적으로 연결시키는 제1선택회로;
    상기 제2전류원을 상기 제1출력단자 및 상기 제2출력단자와 선택적으로 연결시키는 제2선택회로를 포함하고,
    상기 제1선택회로 및 상기 제2선택회로는 상기 제1출력단자 및 상기 제2출력단자와 상기 제1전류원 및 상기 제2전류원의 연결을 조합적으로 선택함으로써 송신신호의 고대역 강조를 처리하는 것을 특징으로 하는 차동 고대역 강조 구동장치.
  2. 제1항에 있어서,
    상기 제1전류원과 상기 제2전류원의 출력단은 접지단에 연결되고, 상기 제1전류원과 상기 제2전류원의 입력단은 각각 상기 제1선택회로 및 상기 제2선택회로에 연결된 것을 특징으로 하는 차동 고대역 강조 구동장치.
  3. 제1항에 있어서,
    상기 제1전류원과 상기 제2전류원의 입력단은 전원단과 연결되고, 상기 제1전류원과 상기 제2전류원의 출력단은 각각 상기 제1선택회로 및 상기 제2선택회로 에 연결된 것을 특징으로 하는 차동 고대역 강조 구동장치.
  4. 제1항에 있어서,
    상기 제1선택회로 및 상기 제2선택회로는 상기 제1출력단자 및 상기 제2출력단자와 병렬회로를 통하여 연결되는 것을 특징으로 하는 차동 고대역 강조 구동장치.
  5. 제1항에 있어서,
    상기 제1전류원, 상기 제2전류원, 상기 제1선택회로, 상기 제2선택회로는 송신단 회로를 구성하고,
    상기 제1출력단자 및 상기 제2출력단자와 전송로를 통하여 연결된 수신단 회로는 상기 제1출력단자의 신호와 상기 제2출력단자의 신호를 합성하여 데이터를 복원하는 것을 특징으로 하는 차동 고대역 강조 구동장치.
  6. 제1전류를 공급하는 제1전류원;
    상기 제1전류보다 큰 제2전류를 공급하는 제2전류원;
    상기 제1전류와 상기 제2전류의 평균 전류를 공급하는 제3전류원;
    상기 제1전류와 상기 제2전류의 평균 전류를 공급하는 제4전류원;
    제1접점 및 제2접점과 스위칭되는 제1분기점을 포함하고, 상기 제1분기점은 상기 제1전류원과 연결된 제1선택회로; 및
    제3접점 및 제4접점과 스위칭되는 제2분기점을 포함하고, 상기 제2분기점은 상기 제2전류원과 연결된 제2선택회로를 포함하고,
    상기 제1접점은 상기 제3전류원, 제1출력단자 및 상기 제3접점과 연결되고, 상기 제2접점은 상기 제4전류원, 제2출력단자 및 상기 제4접점과 연결된 것을 특징으로 하는 차동 고대역 강조 구동장치.
  7. 제6항에 있어서,
    상기 제1전류원과 상기 제2전류원의 출력단은 접지단과 연결되고, 상기 제1전류원과 상기 제2전류원의 입력단은 각각 상기 제1선택회로 및 상기 제2선택회로에 연결되며,
    상기 제3전류원과 상기 제4전류원의 입력단은 전원단과 연결되고, 상기 제3전류원과 상기 제4전류원의 출력단은 각각 상기 제1출력단자 및 상기 제2출력단자와 연결된 것을 특징으로 하는 차동 고대역 강조 구동장치.
  8. 제6항에 있어서,
    상기 제1전류원과 상기 제2전류원의 입력단은 전원단과 연결되고, 상기 제1전류원과 상기 제2전류원의 출력단은 각각 상기 제1선택회로 및 상기 제2선택회로에 연결되며,
    상기 제3전류원과 상기 제4전류원의 출력단은 접지단과 연결되고, 상기 제3전류원과 상기 제4전류원의 입력단은 각각 상기 제1출력단자 및 상기 제2출력단자 와 연결된 것을 특징으로 하는 차동 고대역 강조 구동장치.
  9. 제1항 또는 제6항에 있어서, 상기 제1선택회로 및 상기 제2선택회로는
    데이터 전송 구간에 변화가 생기는 경우 상기 제1출력단자 및 상기 제2출력단자와 상기 제1전류원 및 상기 제2전류원의 연결을 조합적으로 선택하는 것을 특징으로 하는 차동 고대역 강조 구동장치.
  10. 제6항에 있어서,
    상기 제1전류원, 상기 제2전류원, 상기 제3전류원, 상기 제4전류원, 상기 제1선택회로, 상기 제2선택회로는 송신단 회로를 구성하고,
    상기 제1출력단자 및 상기 제2출력단자와 전송로를 통하여 연결된 수신단 회로는 상기 제1출력단자의 신호와 상기 제2출력단자의 신호를 합성하여 데이터를 복원하는 것을 특징으로 하는 차동 고대역 강조 구동장치.
  11. 제1항 또는 제6항에 있어서,
    상기 제1선택회로에 의하여 상기 제1전류원과 상기 제2출력단자가 연결되고 상기 제2선택회로에 의하여 상기 제2전류원과 상기 제1출력단자가 연결된 상태에서 고대역 강조를 처리하는 경우, 상기 제1선택회로는 상기 제1전류원과 상기 제2출력단자의 연결을 유지하고, 상기 제2선택회로는 상기 제2전류원을 상기 제2출력단자와 연결시키는 것을 특징으로 하는 차동 고대역 강조 구동장치.
  12. 제1항 또는 제6항에 있어서,
    상기 제1선택회로에 의하여 상기 제1전류원과 상기 제2출력단자가 연결되고 상기 제2선택회로에 의하여 상기 제2전류원과 상기 제2출력단자가 연결된 상태에서 고대역 강조를 중단하는 경우, 상기 제1선택회로는 상기 제1전류원을 상기 제1출력단자와 연결시키고 상기 제2선택회로는 상기 제2전류원과 상기 제2출력단자의 연결을 유지하는 것을 특징으로 하는 차동 고대역 강조 구동장치.
  13. 제1항 또는 제6항에 있어서,
    상기 제1선택회로에 의하여 상기 제1전류원과 상기 제1출력단자가 연결되고 상기 제2선택회로에 의하여 상기 제2전류원과 상기 제2출력단자가 연결된 상태에서 고대역 강조를 처리하는 경우, 상기 제1선택회로는 상기 제1전류원과 상기 제1출력단자의 연결을 유지하고 상기 제2선택회로는 상기 제2전류원을 상기 제1출력단자와 연결시키는 것을 특징으로 하는 차동 고대역 강조 구동장치.
  14. 제1항 또는 제6항에 있어서,
    상기 제1선택회로에 의하여 상기 제1전류원과 상기 제1출력단자가 연결되고 상기 제2선택회로에 의하여 상기 제2전류원과 상기 제1출력단자가 연결된 상태에서 고대역 강조를 중단하는 경우, 상기 제1선택회로는 상기 제1전류원을 상기 제2출력단자와 연결시키고, 상기 제2선택회로는 상기 제2전류원과 상기 제1출력단자의 연 결을 유지하는 것을 특징으로 하는 차동 고대역 강조 구동장치.
KR1020080112040A 2008-11-12 2008-11-12 차동 고대역 강조 구동장치 KR101024817B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080112040A KR101024817B1 (ko) 2008-11-12 2008-11-12 차동 고대역 강조 구동장치
US12/614,835 US7940075B2 (en) 2008-11-12 2009-11-09 Differential pre-emphasis driver
TW098138320A TW201019617A (en) 2008-11-12 2009-11-11 Differential pre-emphasis driver
CN200910208380A CN101741360A (zh) 2008-11-12 2009-11-12 差动预加重驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080112040A KR101024817B1 (ko) 2008-11-12 2008-11-12 차동 고대역 강조 구동장치

Publications (2)

Publication Number Publication Date
KR20100053069A true KR20100053069A (ko) 2010-05-20
KR101024817B1 KR101024817B1 (ko) 2011-03-24

Family

ID=42164628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080112040A KR101024817B1 (ko) 2008-11-12 2008-11-12 차동 고대역 강조 구동장치

Country Status (4)

Country Link
US (1) US7940075B2 (ko)
KR (1) KR101024817B1 (ko)
CN (1) CN101741360A (ko)
TW (1) TW201019617A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5268412B2 (ja) * 2008-04-22 2013-08-21 株式会社日立製作所 出力ドライバ回路装置
CN102545884B (zh) * 2012-02-17 2014-04-16 无锡芯骋微电子有限公司 带有高效能预加重均衡的电压型数据发送器
CN103368553B (zh) * 2012-04-10 2018-04-27 深圳市中兴微电子技术有限公司 半速率预加重电路
CN103427331B (zh) * 2013-08-23 2016-04-13 西安电子科技大学 垂直腔表面发射激光器的驱动器
CN104102264A (zh) * 2014-06-27 2014-10-15 苏州加古尔微电子科技有限公司 一种连续时间预加重电流模驱动器
US10498212B2 (en) * 2017-05-26 2019-12-03 Dialog Semiconductor (Uk) Limited Gate driver
US10148261B1 (en) * 2017-12-18 2018-12-04 Nxp Usa, Inc. On chip adaptive jitter reduction hardware method for LVDS systems
CN112671389A (zh) * 2019-10-15 2021-04-16 瑞昱半导体股份有限公司 多任务器装置与讯号切换方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288581B1 (en) * 2001-01-05 2001-09-11 Pericom Semiconductor Corp. Low-voltage differential-signalling output buffer with pre-emphasis
US6956407B2 (en) * 2003-11-04 2005-10-18 Altera Corporation Pre-emphasis circuitry and methods
US7233165B2 (en) 2005-03-31 2007-06-19 Seiko Epson Corporation High speed driver for serial communications
JP4578316B2 (ja) * 2005-05-02 2010-11-10 ザインエレクトロニクス株式会社 送信装置
KR100734301B1 (ko) 2005-05-12 2007-07-02 삼성전자주식회사 프리 엠파시스 신호 발생기를 구비하는 반도체 메모리 장치
JP2008048254A (ja) * 2006-08-18 2008-02-28 Nec Electronics Corp レベル変換回路及び半導体装置
JP2008147940A (ja) * 2006-12-08 2008-06-26 Toshiba Corp 半導体集積回路

Also Published As

Publication number Publication date
TW201019617A (en) 2010-05-16
US20100117688A1 (en) 2010-05-13
US7940075B2 (en) 2011-05-10
CN101741360A (zh) 2010-06-16
KR101024817B1 (ko) 2011-03-24

Similar Documents

Publication Publication Date Title
KR101024817B1 (ko) 차동 고대역 강조 구동장치
US7733128B2 (en) Transmitting apparatus
US7843224B2 (en) Interface circuit that can switch between single-ended transmission and differential transmission
US8258813B2 (en) Circuit and method for driving at least one differential line
US7772877B2 (en) Output buffer circuit, differential output buffer circuit, output buffer circuit having regulation circuit and regulation function, and transmission method
US8587339B2 (en) Multi-mode driver with multiple transmitter types and method therefor
US20070075745A1 (en) Output driver for controlling impedance and intensity of pre-emphasis driver using mode register set
JP2007305762A (ja) レーザダイオードの駆動回路
US20080030242A1 (en) Differential signaling system and method of controlling skew between signal lines thereof
KR20080016470A (ko) 레벨 변환기 및 반도체 디바이스
CN110061706B (zh) 无线电路中的合成器-功率放大器接口
US20080258809A1 (en) Amplifier Device Capable of Reducing Offset Voltage
JP5956684B2 (ja) ドライバ回路
JP2009171403A (ja) 差動トランスミッタ
US6985021B1 (en) Circuits and techniques for conditioning differential signals
US11005477B2 (en) Driver circuit and control method therefor, and transmission/reception system
US20070252624A1 (en) Output driver having pre-emphasis capability
CN110896338B (zh) 时钟传输模块与网络传输方法
EP1133055A2 (en) Receiver with switched current feedback for controlled hysteresis
EP1122923A2 (en) Line driver with transformer coupling and impedance control
KR101478037B1 (ko) 저스윙 저전력 니어-그라운드 시그널링 송수신기 및 그 동작 방법
JP2005142983A (ja) 電力増幅回路
US11394376B2 (en) Crosstalk cancellation circuit, transmitter, and transmission and reception system
JP2006157445A (ja) 送信切り換え回路および半導体集積回路
US20210306016A1 (en) Semiconductor integrated circuit, transmission device, and control method of transmission device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140217

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150206

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170314

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180307

Year of fee payment: 8