CN117240314A - 数字模拟混合信号的基带解调系统 - Google Patents
数字模拟混合信号的基带解调系统 Download PDFInfo
- Publication number
- CN117240314A CN117240314A CN202311045974.7A CN202311045974A CN117240314A CN 117240314 A CN117240314 A CN 117240314A CN 202311045974 A CN202311045974 A CN 202311045974A CN 117240314 A CN117240314 A CN 117240314A
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- analog
- digital
- decision
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 21
- 230000008569 process Effects 0.000 claims abstract description 12
- 238000012545 processing Methods 0.000 claims abstract description 7
- 238000005070 sampling Methods 0.000 claims description 43
- 238000006243 chemical reaction Methods 0.000 claims description 30
- 230000003044 adaptive effect Effects 0.000 claims description 23
- 238000013507 mapping Methods 0.000 claims description 13
- 238000004891 communication Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 101710129178 Outer plastidial membrane protein porin Proteins 0.000 description 1
- 102100037820 Voltage-dependent anion-selective channel protein 1 Human genes 0.000 description 1
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 1
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
一种数字模拟混合信号的基带解调系统，应用于接收机，包括：依次连接的模拟前端电路、相位旋转电路、DFE求和电路和多个模拟判决采样器；所述模拟前端电路，设置为对接收机接收到的基带信号进行信号幅度放大和信号均衡；所述相位旋转电路，设置为对所述模拟前端电路输出的信号进行载波恢复；所述DFE求和电路，设置为对经过载波恢复的信号进行判决反馈均衡处理；每个模拟判决采样器，设置为对判断反馈均衡处理后的模拟信号进行采样，以将所述模拟信号转换为数字信号。
Description
技术领域
本文涉及毫米波集成电路设计领域，尤指一种数字模拟混合信号的基带解调系统。
背景技术
随着物联网以及5G技术越来越普及，传统的低频数据传输技术数据率相对较低，难以满足现阶段各种应用的需求。毫米波通信成为未来高速无线通信的重要技术之一。
在毫米波无线通信系统中，采用较多的方案为射频部分电路和基带电路分开设计。通过高速的模数转换器(ADC，analog to digital converter)将未经解调的数据先进行采样，然后再进行对应算法的处理最终会输出正确的解调数据。这种方案的主要问题在于，为了不失真的采样接收数据，需要模数转换器(ADC)的采样速率至少为数据率的2倍，对于高速无线通信系统，数据率已经达到了Gbps量级，这意味着ADC的采样速率也在Gbps。这会产生两个问题：首先是这种ADC的设计难度很大，很难达到这样高的采样速率。另外一方面，这种ADC单独的功耗很高，已经足以和射频电路部分的功耗相当了。
因此以上传统的通信解调系统不足以应用到毫米波高速通信系统中。亟需一种适用于高速毫米波通信的接收机基带解调系统。
发明内容
本申请实施例提供了一种接收机基带解调系统，本申请中的接收机基带解调系统替代传统接收机基于ADC的解调方案，降低了整个系统的功耗。
本申请实施例提供的一种数字模拟混合信号的基带解调系统，应用于接收机，包括：
依次连接的模拟前端电路、相位旋转电路、DFE求和电路和多个模拟判决采样器；
所述模拟前端电路，设置为对接收机接收到的基带信号进行信号幅度放大和信号均衡；
所述相位旋转电路，设置为对所述模拟前端电路输出的信号进行载波恢复；
所述DFE求和电路，设置为对经过载波恢复的信号进行判决反馈均衡处理；
每个模拟判决采样器，设置为对判断反馈均衡处理后的模拟信号进行采样，以将所述模拟信号转换为数字信号。
在一种示例性的实施例中，数字模拟混合信号的基带解调系统还包括：与多个模拟判决采样器中一个模拟判决采样器的输出连接的时钟数据恢复电路；
所述时钟数据恢复电路，设置为将接收机的采样时钟与接收到的基带信号对齐，以将对齐后的采样时钟作为所述模拟判决采样器的时钟信号。
在一种示例性的实施例中，数字模拟混合信号的基带解调系统还包括：与多个模拟判决采样器中一个模拟判决采样器的输出连接的载波恢复电路；
所述载波恢复电路，设置为根据所述接收机和发射机之间的载波频率偏差或者相位偏差确定所述相位旋转电路的相位旋转角度。
在一种示例性的实施例中，所述的数字模拟混合信号的基带解调系统，还包括：与多个模拟判决采样器中一个模拟判决采样器的输出连接的判决反馈均衡电路；
所述判决反馈均衡电路，设置为产生抽头系数，以补偿信号损耗。
在一种示例性的实施例中，所述的数字模拟混合信号的基带解调系统，还包括：与多个模拟判决采样器中一个模拟判决采样器的输出连接的自适应阈值电路；
所述自适应阈值电路，设置为给所述模拟判决采样器提供进行参考电平。
在一种示例性的实施例中，所述数字信号包括与判断反馈均衡处理后的模拟信号对应的边沿信号、幅度信号。
在一种示例性的实施例中，每个模拟判决采样器，还设置为根据所述幅度信号和所述参考电平的比较结果确定幅度误差信号。
在一种示例性的实施例中，所述时钟数据恢复电路包括：Bang-Bang鉴相器、第一串并转换子电路、第一投票器、第一滤波器和相位插值器；
所述Bang-Bang鉴相器，设置为根据所述边沿信号和所述幅度信号得到串行的时钟相位误差信号；
所述第一串并转换子电路，设置为将串行的时钟相位误差信号转换为并行的时钟相位误差信号；
所述第一投票器，设置为根据所述并行的时钟相位误差信号通过投票的方式得到一位的时钟相位误差信号；
所述第一滤波器，设置为根据所述一位的时钟相位误差信号产生第一控制信号，所述第一控制信号用于控制所述相位插值器的旋转角度；
所述相位插值器，设置为根据外部固定频率的参考时钟信号、所述第一控制信号产生所述时钟信号。
在一种示例性的实施例中，所述载波恢复电路包括：载波恢复鉴相器、第二串并转换子电路、第二投票器、第二滤波器；
所述载波恢复鉴相器，设置为根据所述幅度信号得到串行的载波相位误差信号；
所述第二串并转换子电路，设置为将串行的载波相位误差信号转换为并行的载波相位误差信号；
所述第二投票器，设置为根据所述并行的载波相位误差信号通过投票的方式得到一位的载波相位误差信号；
所述第二滤波器，设置为根据所述一位的载波相位误差信号产生第二控制信号，所述第二控制信号用于控制所述相位旋转电路的相位旋转角度。
在一种示例性的实施例中，所述自适应阈值电路包括DAC调整映射子电路、第三串并转换子电路、第三投票器、第三滤波器和数字电压转化器；
所述DAC调整映射子电路，设置为根据所述边沿信号、幅度信号和误差信号产生参考电平阈值调整信号；
所述第三串并转换子电路，设置为将参考电平阈值调整信号由串行信号转换为并行信号；
所述第三投票器，设置为将并行的参考电平阈值调整信号通过投票的方式得到一位的参考电平阈值调整信号；
所述第三滤波器，设置为对所述一位的参考电平阈值调整信号进行滤波；
所述数字电压转化器，设置为将滤波后的信号产生第三控制信号，所述第三控制信号用于控制生成的参考电平的大小，并将所述参考电平反馈到模拟判决采样器。
在一种示例性的实施例中，所述DFE求和电路包括DFE调整逻辑映射子电路、第四串并转换子电路、第四投票器、第四滤波器；
所述DFE调整逻辑映射子电路，设置为根据所述边沿信号、幅度信号和误差信号产生所述DFE求和电路的调整信号；
所述第四串并转换子电路，设置为将串行的DFE求和电路的调整信号转换为并行的DFE求和电路的调整信号；
所述第四投票器，设置为根据所述并行的DFE求和电路的调整信号通过投票的方式得到一位的DFE求和电路的调整信号；
所述第四滤波器，设置为根据所述一位的DFE求和电路的调整信号产生第四控制信号，所述第四控制信号用于控制所述DFE求和电路的抽头系数。
与相关技术相比，本申请实施例还在片上完成整个系统的集成，进一步降低封装的复杂度。片上系统能够减小对接收机和发射机之间的载波频率偏差和相位偏差。
本申请实施例同时通过数据时钟恢复电路可以将本地的时钟与输入数据对齐从而实现最佳采样以减小采样误码率；通过DFE能够补偿整个收发机信号链路中的损耗，进一步减小误码率。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为本申请至少一个实施例的数字模拟混合信号的基带解调系统的示意图；
图2为本申请至少一个实施例的数字模拟混合信号的基带解调系统的示意图；
图3为本申请实施例的载波失调对于星座图的影响的示意图；
图4为本申请实施例的CDR鉴相器的示意图；
图5a为本申请实施例的存在载波失调时QPSK数据载波恢复鉴相器的示意图；
图5b为本申请实施例存在载波失调时16QAM数据载波恢复鉴相器的示意图。
具体实施方式
目前毫米波通信系统的研究正如火如荼，因为毫米波频段具有以下显著的优势：1)频谱资源丰富；2)频谱容量大；3)芯片器件尺寸小，天线尺寸小；4)波束窄，方向性好。随着5G时代的到来，各种应用面临海量连接和超高数据传输速率的需求。然而现有的毫米波标准还不统一，传统的毫米波接收机系统架构仍然采用射频前端、数字基带、模拟基带分开设计的方法，而数字基带和模拟基带之间则需要ADC进行数据转换。应用于毫米波通信频段的数据率往往要达到Gbps量级，这就导致所需要的ADC采样率很高，目前高速ADC的设计也是主要的研究方向之一，而且相应的性能要求也很高。除此之外，还将导致ADC的功耗开销很大。而且在高速数据率下，对应数字基带的电路工作频率很高，也将导致数字基带电路功耗很大。针对以上毫米波接收机系统中存在的问题，本申请提出了一种应用于毫米波通信接收机的片上低功耗数模混合解调系统。
图1为本申请实施例的一种数字模拟混合信号的基带解调系统的示意图，如图1所示，该应用于接收机的数字模拟混合信号的基带解调系统包括：依次连接的模拟前端电路、相位旋转电路、DFE求和电路和多个模拟判决采样器；
所述模拟前端电路，设置为对接收机接收到的基带信号进行信号幅度放大和信号均衡；
所述相位旋转电路，设置为对所述模拟前端电路输出的信号进行载波恢复；
所述DFE求和电路，设置为对经过载波恢复的信号进行判决反馈均衡处理；
每个模拟判决采样器，设置为对判断反馈均衡处理后的模拟信号进行采样，以将所述模拟信号转换为数字信号。
在一种示例性的实施例中，模拟前端电路可以包括可编程增益放大器和连续时间线性均衡器。可编程增益放大器与连续时间线性均衡器连接。可编程增益放大器用于对接收机接收到的基带信号进行放大。连续时间线性均衡器用于将经过可编程增益放大器放大后的信号进行均衡。
在一种示例性的实施例中，相位旋转电路可以设置为根据载波恢复电路输出的相位旋转角度对模拟前端电路输出的信号进行载波恢复处理。
在一种示例性的实施例中，DFE求和电路可以设置为根据模拟判决采样器输出的幅度信号和判决反馈均衡电路输出的抽头系数对相位旋转电路输出的信号进行判决反馈均衡处理；其中，所述抽头系数用于控制均衡强度大小。
在一种示例性的实施例中，每个模拟判决采样器可以设置为根据时钟数据恢复电路输出的时钟信号、所述自适应阈值电路输出的信号对所述DFE求和电路输出的信号分别进行数据边沿采样、数据幅度采样，并分别输出边沿信号和幅度信号；以及比较采样到的数据幅度和自适应阈值电路输出的参考电平，输出根据比较结果确定的误差信号。模拟判决采样器将接收到的模拟信号转换为数字信号。转换后的数字信号用于后续的时钟数据恢复电路、载波恢复电路、自适应阈值电路和判决反馈均衡电路，以通过后续的这些处理电路的输出解调接收到的信号。模拟判决采样器同时采样时钟数据恢复电路、载波恢复电路、判决反馈均衡电路和自适应阈值电路的信息。
时钟数据恢复电路、载波恢复电路、判决反馈均衡电路和自适应阈值电路相互之间共用部分模拟判决采样器，因此节省了硬件消耗，减小了整体功耗。
在一种示例性的实施例中，模拟判决采样器是多个，反馈到采样器的数目也是很多个。主要分为两类：数据幅度判决和边沿采样。在4个环路中，CDR环路主要用到的边沿采样结果和数据判决的电平。其余三个环路则用到的是幅度判决得结果。阈值环路为3个。在不同的数据模式下是不一样的：QPSK数据模式下，只有一个阈值环路。16QAM数据模式下，则用到了3个环路。
在一种示例性的实施例中，基带解调系统还包括：与多个模拟判决采样器中一个模拟判决采样器的输出连接的时钟数据恢复电路；
所述时钟数据恢复电路，设置为将接收机的采样时钟与接收到的基带信号对齐，以将对齐后的采样时钟作为所述模拟判决采样器的时钟信号。
在一种示例性的实施例中，时钟数据恢复电路可以设置为根据所述边沿信号以及接收机的采样时钟产生时钟信号。通过将接收机的采样时钟与接收到的数据对齐从而实现最佳采样。
在一种示例性的实施例中，基带解调系统还包括：与多个模拟判决采样器中一个模拟判决采样器的输出连接的载波恢复电路；
所述载波恢复电路，设置为根据所述接收机和发射机之间的载波频率偏差或者相位偏差确定所述相位旋转电路的相位旋转角度。
在一种示例性的实施例中，载波恢复电路可以设置为根据所述幅度信号得到相位旋转角度；相位旋转电路通过相位旋转角度校准接收机和发射机之间的载波频率偏差或相位偏差。
载波相位偏差时，相位旋转单元的控制字是固定的；频率偏差时，相位旋转单元周期性动态调整相位，调整周期与载波频率失调频率对应。
在一种示例性的实施例中，基带解调系统还包括：与多个模拟判决采样器中一个模拟判决采样器的输出连接的判决反馈均衡电路；
所述判决反馈均衡电路，设置为产生抽头系数，以补偿信号损耗。
在一种示例性的实施例中，判决反馈均衡电路可以设置为根据所述误差信号得到所述抽头系数。将该抽头系数反馈给DFE求和电路，用于补偿信号损耗。
在一种示例性的实施例中，基带解调系统还包括：与多个模拟判决采样器中一个模拟判决采样器的输出连接的自适应阈值电路；
所述自适应阈值电路，设置为给所述模拟判决采样器提供进行参考电平。
在一种示例性的实施例中，自适应阈值电路可以设置为根据所述边沿信号、幅度信号和误差信号得到所述参考电平；该参考电平用于信号判决。例如，判决某一模拟信号属于高电平还是低电平。在实际的通信应用中，信号幅度会根据不同的环境而变化，参考电平需要跟随信号幅度的变化而变化，自适应阈值电路时刻追踪信号的幅度，输出与信号幅度相关的参考电平。
在一种示例性的实施例中，所述数字信号包括与判断反馈均衡处理后的模拟信号对应的边沿信号、幅度信号。
在一种示例性的实施例中，每个模拟判决采样器，还设置为根据所述幅度信号和所述参考电平的比较结果确定幅度误差信号。
在一种示例性的实施例中，所述时钟数据恢复电路包括：Bang-Bang鉴相器、第一串并转换子电路、第一投票器、第一滤波器和相位插值器；
所述Bang-Bang鉴相器，设置为根据所述边沿信号和所述幅度信号得到串行的时钟相位误差信号；
所述第一串并转换子电路，设置为将串行的时钟相位误差信号转换为并行的时钟相位误差信号；
所述第一投票器，设置为根据所述并行的时钟相位误差信号通过投票的方式得到一位的时钟相位误差信号；
所述第一滤波器，设置为根据所述一位的时钟相位误差信号产生第一控制信号，所述第一控制信号用于控制所述相位插值器的旋转角度；
所述相位插值器，设置为根据外部固定频率的参考时钟信号、所述第一控制信号产生所述时钟信号。
在一种示例性的实施例中，所述载波恢复电路包括：载波恢复鉴相器、第二串并转换子电路、第二投票器、第二滤波器；
所述载波恢复鉴相器，设置为根据所述幅度信号得到串行的载波相位误差信号；
所述第二串并转换子电路，设置为将串行的载波相位误差信号转换为并行的载波相位误差信号；
所述第二投票器，设置为根据所述并行的载波相位误差信号通过投票的方式得到一位的载波相位误差信号；
所述第二滤波器，设置为根据所述一位的载波相位误差信号产生第二控制信号，所述第二控制信号用于控制所述相位旋转电路的相位旋转角度。
在一种示例性的实施例中，所述自适应阈值电路包括DAC调整映射子电路、第三串并转换子电路、第三投票器、第三滤波器和数字电压转化器；
所述DAC调整映射子电路，设置为根据所述边沿信号、幅度信号和误差信号产生参考电平阈值调整信号；
所述第三串并转换子电路，设置为将参考电平阈值调整信号由串行信号转换为并行信号；
所述第三投票器，设置为将并行的参考电平阈值调整信号通过投票的方式得到一位的参考电平阈值调整信号；
所述第三滤波器，设置为对所述一位的参考电平阈值调整信号进行滤波；
所述数字电压转化器，设置为将滤波后的信号产生第三控制信号，所述第三控制信号用于控制生成的参考电平的大小，并将所述参考电平反馈到模拟判决采样器。
在一种示例性的实施例中，所述第三滤波器，通过一阶的累加器实现低通滤波。
在一种示例性的实施例中，所述DFE求和电路包括DFE调整逻辑映射子电路、第四串并转换子电路、第四投票器、第四滤波器；
所述DFE调整逻辑映射子电路，设置为根据所述边沿信号、幅度信号和误差信号产生所述DFE求和电路的调整信号；
所述第四串并转换子电路，设置为将串行的DFE求和电路的调整信号转换为并行的DFE求和电路的调整信号；
所述第四投票器，设置为根据所述并行的DFE求和电路的调整信号通过投票的方式得到一位的DFE求和电路的调整信号；
所述第四滤波器，设置为根据所述一位的DFE求和电路的调整信号产生第四控制信号，所述第四控制信号用于控制所述DFE求和电路的抽头系数。
在一些实施例中，由于时钟数据恢复电路的输入为模拟判决采样器的输出，时钟数据恢复电路输出的时钟信号作为模拟判决采样器的时钟信号，因此，时钟数据恢复电路和模拟判决采样器可以构成时钟数据恢复环路。
在一些实施例中，由于载波恢复电路的输入为模拟判决采样器的输出，载波恢复电路输出的相位旋转角度作为模拟判决采样器之前的相位旋转电路的相位旋转角度，因此，载波恢复电路、相位旋转电路和模拟判决采样器可以构成载波恢复环路。
在一些实施例中，由于自适应阈值电路的输入为模拟判决采样器的输出，自适应阈值电路输出的参考电平作为模拟判决采样器的一个输入信号，因此，自适应阈值电路和模拟判决采样器可以构成自适应阈值环路。
在一些实施例中，由于判决反馈均衡电路的输入为模拟判决采样器的输出，判决反馈均衡电路输出的抽头系数作为模拟判决采样器之前的DFE求和电路的一个输入信号，因此，判决反馈均衡电路、DFE求和电路和模拟判决采样器可以构成信道补偿环路。
在数字电路中，模拟判决采样器得到的高速数据首先经过各个环路的逻辑映射电路得到不同的环路调整信号。然后经过串行转并行电路将低比特高速数据转换至高比特并行数据，最后将各个环路并行的调整信号送入到不同的数字环路中进行自适应调节，控制对应的模拟电路。
对于载波恢复环路，模拟判决采样器得到的高速数据首先经过载波恢复逻辑判决电路得到载波恢复相位误差信号，然后再通过串行转并行送入到数字滤波器中，数字滤波器的输出控制相位旋转电路的旋转角度，从而实现载波恢复。
对于时钟数据恢复环路，模拟判决采样器得到的信号经过Bang-Bang鉴相器得到时钟的相位误差信息，经过串行转并行送入到数字滤波器中，数字滤波器的输出控制相位插值器的旋转角度，从而实现采样时钟与数据的对齐。
对于信道补偿环路，模拟判决采样器得到的信号经过对应逻辑电路得到判决反馈判决均衡系数的调整信号，经过串行转并行转换送入到数字滤波器中，数字滤波器的输出控制DFE求和电路中抽头系数的大小。
对于自适应阈值环路，模拟判决反馈采样器得到了阈值调整的信号，经过串行转并行后送入到数字滤波器中，数字滤波器的输出控制数控电压产生电路(对应前述的数字电压转化器)。
本申请提出的基带解调系统，相比于现有技术主要有以下优点：支持解调数据率高，功耗低，模式可配。现有技术中大多是基于ADC+DSP的解调，整体收发机的通信速率受限于ADC的采样速度，在单通道的条件下很难达到比较高的数据率。由于省去了高速ADC，功耗相比于传统的架构大幅降低。本申请可适用于毫米波收发机中的正交相移键控(Quadrature Phase Shift Keying，QPSK)和16进制正交幅度调制(Quadrature AmplitudeModulation，QAM)的调制方式。在同一系统中支持两种调制方案可以使得低通的应用场景更加广泛。
图2为本申请实施例的另一种数字模拟混合信号的基带解调系统的示意图。
模拟前端电路包括可编程增益放大器(Programmable Gain Amplifier，PGA)和连续时间线性均衡器(Continuous Time Linear Equalization，CTLE)，可编程增益放大器与连续时间线性均衡器连接。可编程增益放大器用于对接收机接收到的基带信号进行幅度放大。连续时间线性均衡器用于将经过可编程增益放大器放大后的信号进行均衡。可编程增益放大器和连续时间线性均衡器为模拟电路。
输入信号Din_I、Din_Q(一些示例性的实施例中，输入信号为射频前端经过混频器下混频之后的基带信号)经过PGA和CTLE之后。首先由相位旋转电路(Phase Rotator，PR)校准载波失调，之后信号由DFE(Decision Feedback Equalization，DFE)求和电路(DFESummer)实现判决反馈均衡，DFE Summer的输入为PR(相位旋转)的输出信号DPR_I、DPR_Q和反馈判决信号D-1_I、D-1_Q，以及控制均衡强度大小的抽头系数Bin_DFE，输出信号为DSummer_I、DSummer_Q。经过PR和DFE之后，已经实现了对于载波和信道损耗的补偿。PR的输出信号DPR_I、DPR_Q还是基带信号，当环路锁定之后，PR之前的基带信号都是幅度未收敛的，在星座图(如图3所示)上体现为原始星座图旋转了一定角度(即具有载波相位偏差)，或者体现为圆圈(即具有载波频率偏差)。因此，PR的输入可能存在各种幅度，载波恢复环路锁定之后，PR输出的信号体现为正常的星座图，具有固定的数据幅度。
每个环路都具有各自的采样器，所有采样器(对应图2中的Slicer)的输入信号为DFE求和电路的输出信号DSummer_I、DSummer_Q、参考电平(即阈值产生电路VDAC的输出电压)以及驱动采样的时钟信号。时钟信号由图2中的PI产生。不同环路的采样器的输入是相同的，不同的是参考电平。不同环路用于调整的误差信号时输入信号根据不同的参考电平对比得到的。对于CDR环路，对比的参考电平为数据的调变阈值。如果是差分信号，对于QPSK，则是共模信号(差分幅度为0)；对于16-QAM调制，除了共模信号，还包括判决星座图中1、3的幅度为2的参考电平。
对于CR环路，对比的参考电平为正常情况下，数据收敛的幅度。对于QPSK，参考电平为星座图中1的幅度；同理对于16-QAM调制，参考电平对应星座图中1、3的幅度。
对于DFE环路，对比的参考电平与CR环路一致，但是数字滤波器调整的信号对应的判决逻辑不同。
对于dLev环路，各个环路的参考电平在阈值环路中对应不同的判决逻辑。
下面对各个环路误差信号判决逻辑进行说明。
为了说明各个环路的工作原理，需要结合实际无线通信系统中载波失调对于星座图的影响。图3说明了载波失调对于接收端星座图的影响。
假设发射端本振频率为ωTX，接收端本振频率为ωRX，其频率偏差为Δω。发射端I、Q基带数据分别为DI(t)，DQ(t)。
则发射机发射的数据可以表示为：
RFTX＝cos(ωTXt)·DI(t)+sin(ωTXt)·DQ(t)
接收端混频之后I、Q两路基带数据分别为：
DI′(t)＝DI(t)cos(Δω)+DQ(t)sin(Δω)
D′Q(t)＝DQ(t)cos(Δω)-DI(t)sin(Δω)
当频率偏差为0时，QPSK模式下接收端的的数据幅度为+1，-1。(I、Q)有(+1，+1)、(+1，-1)、(-1，+1)、(-1，-1)四种码元组合。16QAM模式的数据幅度为-3，-1，+1，+3，(I、Q)有(+3，+3)、(+3，+1)、(+3，-1)、(+3，-3)、(+1，+3)、(+1，+1)、(+1，-1)、(+1，-3)、(-1，+3)、(-1，+1)、(-1，-1)、(-1，-3)、(-3，+3)、(-3，+1)、(-3，-1)、(-3，-3)16种码元组合。
当存在载波失调时，数据幅度受到载波失调频率的影响，在星座图上表现为圆环，此时数据无法正确解调。
前述已经说明了四个环路的作用分别为：
CDR环路用于锁定时钟，使得时钟采样在数据的最佳采样点，一般是数据有效电平的中心位置。
CR环路用来校准载波失调，从星座图上看，就是让数据恢复到正确的位置。
自适应阈值环路用于产生上述环路包括DFE环路所需的采样电平，判决数据幅度。
DFE环路用以补偿信道损耗。
CDR鉴相逻辑
时钟在进行数据采样的过程中，需要采样在数据的正中间。时钟对数据幅度和数据边沿同时采样，通过对数据幅度和边沿信息的比较得到相位误差信号。其原理解释如下：
在NRZ-QPSK数据模式下，假设数据和边沿时钟采样得到的信号分别为：Dn-1、En、Dn(如图4所示)。鉴相信号超前(Early)和滞后(late)分别表示为：
Early＝Dn XOR En
Late＝Dn-1 XOR En
在PAM4-16QAM数据模式下，因为数据幅度有4种类型：-3，-1，+1，+3，存在16种调变类型，相位误差判断只针对其中4种类型：-3到+3、+3到-3、-1到+1、+1到-1。PAM4鉴相模式与NRZ相同，但首先需要选定满足条件的数据类型。
通过以上鉴相原理，用于CDR鉴相器的采样端需要以下电平：
1、VCM：数据的共模点。可以认为对应数据幅度在星座图中的“0”
2、VTHP：在PAM4/16QAM数据模式下，对应到星座图中的“+2”。
3、VTHN：在PAM4/16QAM数据模式下，对应到星座图中“-2”。
以上3种数据幅度是为了对数据幅度进行判定。对于NRZ数据类型，正常情况下，数据只有+1、-1两种情况；对于PAM4数据类型，正常情况下有-3、-1、+1、+3四种情况，因此需要3种数据幅度。
CR鉴相逻辑
图5a、图5b分别给出存在载波失调时QPSK、16QAM数据载波恢复鉴相器的示意图。QPSK数据模式下，通过对I、Q两路数据与“0”判决得到数据的符号(正、负)信息，将所有的数据类型统一划分在4个象限。同时通过I、Q两路数据的大小继续划分为8个区域，以此可以得出每个采样数据当前所处的相位误差为超前或者滞后。据此经过环路滤波器滞后调整相位旋转单元实现载波恢复。而对于16QAM的数据模式，则需要在所有的数据类型中选择出符合QPSK的数据，然后再根据QPSK的数据类型进行判断。为了判别出符合QPSK的数据，需要I、Q数据同时满足其绝对值 因此还需/>实际上可以通过“2”来替代。
即在载波恢复环路中需要用到“0”、“2”两个数据幅度。
DFE判别逻辑
在DFE实现中，通过加法电路消除之前码元信号对于当前码元信号的干扰，即码间串扰。表示为：
其中，Zk表示DFE之后的数据，Yk表示DFE的输入数据，Dk-N为判决之后的反馈数据。DFE环路的作用就是产生反馈系数ωN，其实现方式采用SS-LMS算法，迭代关系表示为：
ω(n+1)＝ω(n)+μ·sign(D(n))·sign(E(n))
其中，μ为系数迭代的步长，sign(D(n))表示当前数据的符号，sign(E(n))为误差信号的符号。
对于QPSK数据模式，需要一种数据幅度“1”。
对于16QAM数据模式，需要两种数据幅度“1”、“3”。对于系数的迭代，只需要一种情况就可以实现。同样，通过一种幅度的比较就可以实现。
综上，三个环路需要的数据幅度类型有：“0”、“1”、“2”。
其中“0”表示共模电平，对于差分信号来说，共模电平代表直流电平。
其中“1”则需要环路实现，再通过一定的倍数关系得到“2”。而且“2”只在16QAM模式下才需要用到。
因此阈值调整环路包括两个电平的产生：“1”、“2”。本质上只需要“1”。
自适应阈值环路
为了产生“1”的数据幅度，可以根据QPSK星座图中的关系，I、Q数据幅度不会同时大于1，或者同时小于1。所有星座图上的数据都满足：
DI2+DQ2＝1
因此可以得到阈值调整环路的误差信号差分的逻辑为：
现假设一开始理想数据幅度从“0”开始变化，则存在|DI|<1,|DQ|<1的情况，|DI|、|DQ|分别代表I、Q数据的幅度大小，此时让参考幅度开始向上调整。而当超过理想数据幅度时，则存在|DI|>1,|DQ|>1的情况，此时让理想数据幅度向下调整。综合上述原理得到理想数据幅度向上、向下调整的信号Eup、Edown的逻辑表达式为：
Edown＝(VREF-|DI|)&(VREF-|DQ|)
VREF为参考幅度为“1”的电平。最终当理想数据幅度收敛时，该调整信号的均值为0。
采样器说明
以上说明了各个环路进行误差信号判决时需要的幅度类型，而各个环路的判决信号可以共用。
对于CDR环路来说，通过“0”对数据边沿进行采样，采样时钟为边沿时钟信号。
其他采样器则都为数据幅度采样，采样在数据的中心位置，对应的采样电平依次为“0”，“1”，“2”。
不同环路的采样器有部分共用。经过采样器(Slicer)对基带信号DSummer_I、DSummer_Q进行采样，Slicer采样得到以下数字信号：
1)通过对数据边沿进行采样，采样时的数据与参考电平中判决数据的电压相比较，得到数据相对于采样时钟的边沿信号Edge_I、Edge_Q。由于CDR通过数据的边沿对齐，最终只输出数据信息，因此边沿采样是通过过采样的方式实现的，比如10Gpbs的信号，需要20GHz的时钟在上升沿采样或者10GHz时钟在上升沿和下降沿同时采样。
2)通过对数据幅度进行采样，采样时的数据与参考电平中判决数据的电压相比较，得到数据的幅度信号Data_I、Data_Q。
3)通过对数据的幅度与理想的收敛的参考数据幅度比较得到数据与参考数据幅度之间的误差信号Error_I、Error_Q。
这些数据中，将Data_I，Data_Q作为下一个采样周期的判决的数据同时被反馈给DFE Summer做均衡。Data_I，Data_Q也作为解调之后的数字信号进行输出。同时，以上所有采样得到的数字信号通过不同环路的逻辑电路得到环路调整的信号。
对于CDR环路(即时钟数据恢复环路)，通过BB L电路(即Bang-Bang鉴相器)模块根据采样到的边沿信号Edge_I、Edge_Q和数据幅度信号Data_I、Data_Q实现Bang-Bang PD的鉴相逻辑，得到相位超前和滞后的高速信号early_CDR_H、late_CDR_H。
对于CR环路(即载波恢复环路)，通过CR L电路模块(即载波恢复鉴相器)对采样到的数据幅度信号Data_I、Data_Q实现载波恢复的鉴相逻辑。得到相位超前和滞后的高速信号early_CR_H、late_CR_H。
对于DFE环路(即判决反馈均衡环路)，通过DFE L电路模块(即DFE鉴相器)对采样到的误差信号Error_I、Error_Q实现DFE调整的判断逻辑。得到DFE环路中系数正负调整的高速信号pos_DFE_H、neg_DFE_H。
对于自适应阈值环路，通过dLev L电路模块((即dLev鉴相器))对采样得到的所有信号通过逻辑映射，得到自适应阈值环路中所有参考电压向上向下调整的高速信号up_dLev_H、dn_dLev_H。
对于各个环路中的串并转换和投票器，其实现方式都是一样的。前面逻辑电路的得到的高速信号需要通过串并转换的方式降速得到多比特的低速信号，再通过投票的方式得到1bit的低速调整信号输入到各个环路的环路滤波器中。通过环路滤波器的滤波自适应，得到前述各个环路中模拟电路模块的调整信号。对于CDR环路，滤波器输出调整参考时钟相位的二进制控制信号Bin_PI；对于CR环路，滤波器输出调整输入数据相位的二进制控制信号Bin_PR；对于DFE环路，滤波器输出调整反馈系数大小的二进制控制信号Bin_DFE；对于dLev环路，滤波器输出调整电压数模转换器(DAC)的二进制控制信号Bin_DAC。因为采样需要多个参考电平，这里以示意的方式表明阈值环路的实现方案。
本申请提出的基带解调系统相比于现有技术主要有以下优点：支持解调数据率高，功耗低，模式可配。现有技术中大多是基于ADC+DSP的解调，整体收发机的通信速率受限于ADC的采样速度，在单通道的条件下很难达到比较高的数据率。由于省去了高速ADC，功耗相比于传统的架构大幅降低。本申请可适用于毫米波收发机中的正交相移键控(Quadrature Phase Shift Keying，QPSK)和16进制正交幅度调制(Quadrature AmplitudeModulation，QAM)的调制方式。在同一系统中支持两种调制方案可以使得低通的应用场景更加广泛。
本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
Claims (11)
1.一种数字模拟混合信号的基带解调系统，应用于接收机，其特征在于，包括：
依次连接的模拟前端电路、相位旋转电路、DFE求和电路和多个模拟判决采样器；
所述模拟前端电路，设置为对接收机接收到的基带信号进行信号幅度放大和信号均衡；
所述相位旋转电路，设置为对所述模拟前端电路输出的信号进行载波恢复；
所述DFE求和电路，设置为对经过载波恢复的信号进行判决反馈均衡处理；
每个模拟判决采样器，设置为对判断反馈均衡处理后的模拟信号进行采样，以将所述模拟信号转换为数字信号。
2.如权利要求1所述的数字模拟混合信号的基带解调系统，其特征在于，还包括：与多个模拟判决采样器中一个模拟判决采样器的输出连接的时钟数据恢复电路；
所述时钟数据恢复电路，设置为将接收机的采样时钟与接收到的基带信号对齐，以将对齐后的采样时钟作为所述模拟判决采样器的时钟信号。
3.如权利要求2所述的数字模拟混合信号的基带解调系统，其特征在于，还包括：与多个模拟判决采样器中一个模拟判决采样器的输出连接的载波恢复电路；
所述载波恢复电路，设置为根据所述接收机和发射机之间的载波频率偏差或者相位偏差确定所述相位旋转电路的相位旋转角度。
4.如权利要求3所述的数字模拟混合信号的基带解调系统，其特征在于，
还包括：与多个模拟判决采样器中一个模拟判决采样器的输出连接的判决反馈均衡电路；
所述判决反馈均衡电路，设置为产生抽头系数，以补偿信号损耗。
5.如权利要求4所述的数字模拟混合信号的基带解调系统，其特征在于，
还包括：与多个模拟判决采样器中一个模拟判决采样器的输出连接的自适应阈值电路；
所述自适应阈值电路，设置为给所述模拟判决采样器提供进行参考电平。
6.如权利要求5所述的数字模拟混合信号的基带解调系统，其特征在于，
所述数字信号包括与判断反馈均衡处理后的模拟信号对应的边沿信号、幅度信号。
7.如权利要求6所述的数字模拟混合信号的基带解调系统，其特征在于，
每个模拟判决采样器，还设置为根据所述幅度信号和所述参考电平的比较结果确定幅度误差信号。
8.如权利要求6所述的数字模拟混合信号的基带解调系统，其特征在于，
所述时钟数据恢复电路包括：Bang-Bang鉴相器、第一串并转换子电路、第一投票器、第一滤波器和相位插值器；
所述Bang-Bang鉴相器，设置为根据所述边沿信号和所述幅度信号得到串行的时钟相位误差信号；
所述第一串并转换子电路，设置为将串行的时钟相位误差信号转换为并行的时钟相位误差信号；
所述第一投票器，设置为根据所述并行的时钟相位误差信号通过投票的方式得到一位的时钟相位误差信号；
所述第一滤波器，设置为根据所述一位的时钟相位误差信号产生第一控制信号，所述第一控制信号用于控制所述相位插值器的旋转角度；
所述相位插值器，设置为根据外部固定频率的参考时钟信号、所述第一控制信号产生所述时钟信号。
9.如权利要求6所述的数字模拟混合信号的基带解调系统，其特征在于，
所述载波恢复电路包括：载波恢复鉴相器、第二串并转换子电路、第二投票器、第二滤波器；
所述载波恢复鉴相器，设置为根据所述幅度信号得到串行的载波相位误差信号；
所述第二串并转换子电路，设置为将串行的载波相位误差信号转换为并行的载波相位误差信号；
所述第二投票器，设置为根据所述并行的载波相位误差信号通过投票的方式得到一位的载波相位误差信号；
所述第二滤波器，设置为根据所述一位的载波相位误差信号产生第二控制信号，所述第二控制信号用于控制所述相位旋转电路的相位旋转角度。
10.如权利要求7所述的数字模拟混合信号的基带解调系统，其特征在于，
所述自适应阈值电路包括DAC调整映射子电路、第三串并转换子电路、第三投票器、第三滤波器和数字电压转化器；
所述DAC调整映射子电路，设置为根据所述边沿信号、幅度信号和误差信号产生参考电平阈值调整信号；
所述第三串并转换子电路，设置为将参考电平阈值调整信号由串行信号转换为并行信号；
所述第三投票器，设置为将并行的参考电平阈值调整信号通过投票的方式得到一位的参考电平阈值调整信号；
所述第三滤波器，设置为对所述一位的参考电平阈值调整信号进行滤波；
所述数字电压转化器，设置为将滤波后的信号产生第三控制信号，所述第三控制信号用于控制生成的参考电平的大小，并将所述参考电平反馈到模拟判决采样器。
11.如权利要求7所述的数字模拟混合信号的基带解调系统，其特征在于，
所述DFE求和电路包括DFE调整逻辑映射子电路、第四串并转换子电路、第四投票器、第四滤波器；
所述DFE调整逻辑映射子电路，设置为根据所述边沿信号、幅度信号和误差信号产生所述DFE求和电路的调整信号；
所述第四串并转换子电路，设置为将串行的DFE求和电路的调整信号转换为并行的DFE求和电路的调整信号；
所述第四投票器，设置为根据所述并行的DFE求和电路的调整信号通过投票的方式得到一位的DFE求和电路的调整信号；
所述第四滤波器，设置为根据所述一位的DFE求和电路的调整信号产生第四控制信号，所述第四控制信号用于控制所述DFE求和电路的抽头系数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311045974.7A CN117240314A (zh) | 2023-08-18 | 2023-08-18 | 数字模拟混合信号的基带解调系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311045974.7A CN117240314A (zh) | 2023-08-18 | 2023-08-18 | 数字模拟混合信号的基带解调系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117240314A true CN117240314A (zh) | 2023-12-15 |
Family
ID=89086963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311045974.7A Pending CN117240314A (zh) | 2023-08-18 | 2023-08-18 | 数字模拟混合信号的基带解调系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117240314A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117743231A (zh) * | 2024-02-18 | 2024-03-22 | 成都电科星拓科技有限公司 | 时钟数据恢复电路初始采样位置调整方法 |
-
2023
- 2023-08-18 CN CN202311045974.7A patent/CN117240314A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117743231A (zh) * | 2024-02-18 | 2024-03-22 | 成都电科星拓科技有限公司 | 时钟数据恢复电路初始采样位置调整方法 |
| CN117743231B (zh) * | 2024-02-18 | 2024-05-03 | 成都电科星拓科技有限公司 | 时钟数据恢复电路初始采样位置调整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11431416B2 (en) | PAM4 transceivers for high-speed communication | |
| Roshan-Zamir et al. | A 56-Gb/s PAM4 receiver with low-overhead techniques for threshold and edge-based DFE FIR-and IIR-tap adaptation in 65-nm CMOS | |
| US7403752B2 (en) | Multi-channel communications transceiver | |
| US20200052873A1 (en) | Receiver with enhanced clock and data recovery | |
| US7236757B2 (en) | High-speed multi-channel communications transceiver with inter-channel interference filter | |
| US7590168B2 (en) | Low complexity high-speed communications transceiver | |
| US9762423B2 (en) | High data rate multilevel clock recovery system | |
| US20140072024A1 (en) | Carrier recovery in amplitude and phase modulated systems | |
| CN113315485A (zh) | 决策反馈均衡器 | |
| CN117240314A (zh) | 数字模拟混合信号的基带解调系统 | |
| US10644911B1 (en) | Multi-level pulse-amplitude modulation receiver system | |
| Xu et al. | 8.5 a scalable adaptive ADC/DSP-based 1.25-to-56Gbps/112Gbps high-speed transceiver architecture using decision-directed MMSE CDR in 16nm and 7nm | |
| US20050238092A1 (en) | Method and system for error estimation for adaptive equalization in communication systems | |
| US7248890B1 (en) | Channel power balancing in a multi-channel transceiver system | |
| US6680985B1 (en) | Adaptive quadrature amplitude modulation decoding system | |
| US20240129167A1 (en) | Communication receiver using multi-stage channel equalization and associated method | |
| Liu et al. | A PAM4 transceiver design scheme with threshold adaptive and tap adaptive | |
| WO2024020140A1 (en) | Receiver architecture demodulating 4n-qam directly in analog domain without analog-to-digital converter (adc) | |
| WO2023179850A1 (en) | Equalisation module for a digital receiver | |
| Yonggang et al. | A New Multi-stage Joint Blind Equalization Carrier Synchronization for 256-QAM with Large Frequency Offsets | |
| CN117792508A (zh) | 一种亚波特率采样下的超奈奎斯特通信系统信号处理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |