WO2012121151A1 - 超高速無線通信を行う受信機側におけるサンプリング周波数および位相オフセットのオンザフライ補償 - Google Patents

超高速無線通信を行う受信機側におけるサンプリング周波数および位相オフセットのオンザフライ補償 Download PDF

Info

Publication number
WO2012121151A1
WO2012121151A1 PCT/JP2012/055403 JP2012055403W WO2012121151A1 WO 2012121151 A1 WO2012121151 A1 WO 2012121151A1 JP 2012055403 W JP2012055403 W JP 2012055403W WO 2012121151 A1 WO2012121151 A1 WO 2012121151A1
Authority
WO
WIPO (PCT)
Prior art keywords
sequence
received symbol
tap
tap coefficient
symbol sequences
Prior art date
Application number
PCT/JP2012/055403
Other languages
English (en)
French (fr)
Inventor
大樹 中野
片山　泰尚
泰照 甲田
Original Assignee
インターナショナル・ビジネス・マシーンズ・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナショナル・ビジネス・マシーンズ・コーポレーション filed Critical インターナショナル・ビジネス・マシーンズ・コーポレーション
Priority to EP12754784.2A priority Critical patent/EP2672633B1/en
Priority to MX2013009958A priority patent/MX2013009958A/es
Priority to BR112013023192-0A priority patent/BR112013023192B1/pt
Priority to CA2821227A priority patent/CA2821227C/en
Priority to SG2013044961A priority patent/SG191104A1/en
Priority to KR1020137018935A priority patent/KR20130124964A/ko
Priority to CN201280012063.8A priority patent/CN103416005B/zh
Priority to AU2012227102A priority patent/AU2012227102B2/en
Priority to JP2013503507A priority patent/JP5476506B2/ja
Priority to US14/004,333 priority patent/US8971397B2/en
Publication of WO2012121151A1 publication Critical patent/WO2012121151A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/005—Control of transmission; Equalising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03605—Block algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03681—Control of adaptation
    • H04L2025/03687—Control of adaptation of step size
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Definitions

  • the present invention relates generally to restoring wireless communication data at the receiver side, and more particularly, between the sampling frequency and the symbol rate of the symbol sequence transmitted from the transmitter side at the receiver side.
  • the present invention relates to a method for compensating for an offset and a phase offset that occur in the above.
  • Patent Document 1 is a technique in which a received signal is resampled at a desired sample time by a digital resampling circuit.
  • the resampling circuit is realized by performing interpolation and decimation at an appropriate ratio using a polyphase filter. This means that resampling is realized by a digital circuit rather than directly changing the sampling frequency of the ADC.
  • equalization such as frequency offset compensation and ISI (Inter-Symbol Interference) removal is performed by a subsequent filter, and then decimation (data decimation) to achieve the original symbol rate.
  • equalization such as frequency offset compensation and ISI (Inter-Symbol Interference) removal is performed by a subsequent filter, and then decimation (data decimation) to achieve the original symbol rate.
  • the wireless communication system and conditions intended by the present invention can be summarized as shown in the following (A) to (E).
  • A A single-carrier wireless communication system that uses an ADC to sample each received signal of I and Q.
  • B The digital circuit compensates at high speed on the fly without feeding back to the local clock of the receiver.
  • C The predetermined number of oversampling (oversampling factor) may be about 10 times or less, and preferably 2 times.
  • D It does not depend on the contents of the data payload. That is, compensation is performed without using a training sequence or pilot word that is a known pattern.
  • E A circuit that is as small as possible and operates with low power consumption.
  • the present invention does not adjust the sampling frequency of the receiver to the frequency of the transmitter by changing the clock frequency of the receiver or changing the coefficient of the resampling circuit.
  • a predetermined oversampling number for example, twice
  • the offset is compensated by shifting the data and simultaneously shifting the filter coefficient of the compensation filter.
  • the present invention relates to a tapped filter that uses a correlation value obtained from a preamble or header of a received signal as an initial value for a received signal oversampled by an ADC in a wireless communication receiver, and a wavefront aligner (wavefront matching unit). ) Through the filter. This makes it possible to compensate for the sampling frequency and phase offset on the fly without matching the receiver clock to the transmitter clock.
  • the method of the present invention can eliminate the time required for adjusting the sampling frequency of the receiver and can perform compensation on the fly. Since the technique of the present invention corresponds to the resampling filter circuit, the equalization filter circuit, and the decimation filter circuit disclosed in Patent Document 1 being realized by a single compensation filter circuit, the circuit size is significantly larger than that of the prior art. Can be small.
  • FIG. 1 is a diagram showing a main circuit configuration of a receiver according to the present invention.
  • FIG. 2 is a diagram showing a circuit configuration of a receiver including the present invention.
  • FIG. 3 is a diagram showing a change in the magnitude of the tap coefficient when there is a frequency offset.
  • FIG. 4 is a diagram for explaining a specific operation of the method of the present invention.
  • FIG. 5 is a diagram showing the results of measurement by actually implementing the method of the present invention.
  • FIG. 1 is a diagram showing a main circuit configuration of a receiver according to the present invention.
  • FIG. 2 is a diagram showing a circuit configuration of a receiver including the present invention.
  • a signal received by an RF circuit is oversampled by an ADC.
  • the oversampling number is 2 (times)
  • the scope of application of the present invention is not limited to a number of 2 times.
  • the oversampled received signal first detects the beginning of the frame by the synchronization circuit.
  • a millimeter wave PAN frame as defined in IEEE 802.15.3c is divided into three parts: a preamble, a header, and a payload.
  • the preamble is composed of a Golay sequence, and is a known pattern with strong autocorrelation.
  • the synchronization circuit detects this Golay sequence by using a Golay correlator and detects a preamble. As a result, frame synchronization and symbol synchronization are performed, and the head position of the header is found to restore data correctly.
  • the Golay correlator is just an example, and other autocorrelation sequences and their correlators could be used.
  • the output of the correlator is the correlation value (correlation value) and its timing.
  • the correlation value becomes a more accurate value by taking the average value of the repeated Golay series.
  • the timing is used to specify the position of the header in the synchronization circuit, while the correlation value is used in a tapped filter (described later).
  • the main circuit configuration related to the present invention is inside the broken line in FIG. 2 and uses the output of the synchronous circuit whose timing is adjusted and the correlation value which is the output of the correlator.
  • the correlation value is subjected to inverse function calculation and given as an initial value of the tap coefficient (described later).
  • the wavefront aligner in FIG. 1 corresponds to a circuit that is divided into two series and is down-sampled at a reciprocal (1/2) of 2, that is, a half rate. Since the oversampling rate is doubled, the downsampling rate is a reciprocal (1/2) of 2 in this figure.
  • Z -1 (Z to the ⁇ 1 power) is a delay element (latch), which delays by one oversampling rate and relatively shifts the timing.
  • ⁇ wavefront '' means the wavefront of the signal
  • the tapped filter is connected to each of the received symbol sequences subjected to polyphase decomposition. Since the tapped filter and after are subjected to polyphase decomposition, all operate at the original symbol rate (ie, below the downsampled symbol rate) (1x domain in the figure). Therefore, the operating frequency can be kept low regardless of the oversampling number (oversampling factor). Therefore, the circuit size will increase by the number of polyphases. Therefore, based on the current implementation technology, the symbol rate exceeds Gbps, so only about twice oversampling is implemented. Since it has a low impact on the circuit size, it has a compact structure that doubles as a decimation filter.
  • the tapped filter has a configuration of a finite-length FIR digital filter in which delay elements are arranged in series.
  • the tapped filter has a “3-tap configuration” including two delay elements (latches).
  • the “tap” is the number of branches to which a delayed signal (timing is shifted) is sent to the multiplier.
  • three multipliers are used.
  • a total of six multipliers are depicted in the drawing.
  • at least three variable tap coefficient sequences are provided. .
  • the multiplier performs complex multiplication and the coefficient (W) is given by the tap coefficient register (Weight register).
  • the multiplier outputs at all taps are added and output at the symbol rate.
  • W0, W1, W2, W3, W4, and W5 are added ( ⁇ ) as multiplier outputs.
  • This is the filter output.
  • LMS Least (Mean Squares) algorithm, RLS (Recursive Least Squares) algorithm, etc.
  • FIG. 1 the LMS algorithm with the simplest circuit configuration is depicted.
  • the output of the tapped filter is symbol-determined by a subsequent demapper, and the difference between the correct symbol position and the received symbol is fed back as an error vector.
  • the error vector is multiplied by a feedback gain called SSP (Step SizeParameter), and then multiplied by the input vector to the tapped filter.
  • SSP Step SizeParameter
  • This result is a change that changes the size of the tap coefficient, and is added to the tap coefficient stored in the register, and stored again in the tap coefficient register (Weight register).
  • a change in the magnitude of the tap coefficient is calculated and the contents of the register are updated.
  • This adaptive algorithm continues to operate until the end of the frame after the initial value set immediately after synchronization without depending on a specific pattern in the data, and adaptively changes the size of the tap coefficient on the fly.
  • the tap coefficient is updated at the symbol rate.
  • the tap coefficient can be updated by averaging several symbols.
  • FIG. 3 shows the state.
  • FIG. 3 is a diagram showing a change in the size of the tap coefficient when there is a frequency offset.
  • the vertical axis represents the size, and each peak indicates the size of each tap coefficient.
  • the leftmost peak is the first tap coefficient from the right end of the even phase
  • the next peak is the first tap coefficient from the right end of the odd phase
  • the center peak is the second tap coefficient from the right end of the even phase. It is a coefficient
  • the next peak is the second tap coefficient from the right end of the odd phase.
  • the position of the tap with the maximum value changes sequentially.
  • FIG. 3 shows a case of a 3-tap configuration as shown in FIG.
  • the correlation value that is the output of the correlator is made from a pattern with strong autocorrelation, the magnitude of which indicates the strength of the correlation, and the phase indicates the phase shift between the transmission carrier and the reception carrier. Further, when there is multipath interference or intersymbol interference (a waveform corresponding to a symbol is distorted and interferes with an adjacent symbol), the channel response appears as an output sequence of correlation values. Therefore, by using these as initial values of the tapped filter, the tapped filter can appropriately start operation.
  • the correlation value output series corresponds to the impulse response of the channel, it is necessary to calculate the inverse response (corresponding to the inverse function operation shown in FIG. 2).
  • the response of the channel including multipath interference and inter-symbol interference is expressed by Z-transform H (z), the transmission symbol sequence is X (z), and the reception symbol sequence is Y (z).
  • Y (z) H (z) X (z) It becomes.
  • z represents a symbol rate. Since the tapped filter needs to be a coefficient for restoring X (z) from Y (z), the tap coefficient may be determined so as to be 1 / H (z).
  • the tap coefficient is a complex number. The number of taps depends on the delay spread of the response in the assumed channel, but is given as a specification in advance. Since 3 taps are shown in FIG. 1, 0th-order, first-order, and second-order coefficients can be used. Thus, the initial value of the tap coefficient obtained from the correlation value is set immediately after synchronization.
  • the initial value is not limited to a fixed value such as all zeros, and the adaptive operation is started from a value different from the appropriate initial value tap coefficient. As a result, adaptation takes time, and a correct output cannot be given in the first part of the frame.
  • Wavefront aligner As described in (1), it can operate while compensating for the sampling frequency and phase offset by the combination of the tapped filter and the adaptive algorithm. However, since the number of taps is finite, the sampling position is If it comes to the end, it can no longer be compensated. Therefore, the magnitudes of the tap coefficients are always compared, and the position of the tap coefficient having the maximum value is always monitored (monitored).
  • the center of the eye pattern at the initial value (that is, the 0th order value in (2)) can be set anywhere, but it is not possible to determine which sampling frequency of the transmitter or the receiver is fast, so it is as close to the middle as possible.
  • Set to position tap In this respect, providing a 3-tap configuration (or a number of taps greater than or equal to 3) is more advantageous than providing a 2-tap configuration because it is easier to set a tap near the middle. Let's go.
  • the wavefront aligner replaces the data series and simultaneously shifts the position of the tap coefficient so that the tap coefficient having the maximum value becomes the same tap position as the initial value again.
  • FIG. 4 is a diagram for explaining the specific operation of the method of the present invention.
  • the number of taps is three even and odd phases, respectively, and the position where the tap coefficient is maximum immediately after synchronization is the second odd phase (W3 in FIG. 4). This depends on how the initial values are set, but such setting is possible.
  • the wavefront aligner first sorts into odd and even phases in order from the beginning of the header.
  • the sampling position gradually shifts to an earlier position in time. That means that the position of the tap coefficient indicating the maximum magnitude is shifted from the second odd phase to the first even phase.
  • the wavefront aligner shifts the tap coefficient so as to return the position of the tap coefficient having the shifted maximum value to the second odd phase again, and simultaneously changes the allocation of the data series.
  • the sampling frequency of the receiver is slower than the original symbol rate, it is overlapped by one symbol (middle stage in FIG. 4). In this way, the position of the tap coefficient indicating the maximum size can be left unchanged.
  • the reverse occurs. That is, the position of the tap coefficient indicating the maximum magnitude is shifted from the second odd phase to the second even phase (lower stage in FIG. 4). That is, since W4 is the maximum, the wavefront aligner shifts the tap coefficient, and shifts the entire tap coefficient so that W4 is in the second position of the odd phase. At the same time, the data series is skipped by one symbol and is divided.
  • the receiver of wireless communication uses the above (1) tapped filter, (2) initial value of tap coefficient, and (3) wave front aligner, the receiver of wireless communication transmits the received signal oversampled by ADC and the receiver clock.
  • a compact filter circuit that can operate at a symbol rate regardless of the clock of the machine and regardless of the data content can be configured, and the sampling frequency and phase offset are continuously compensated on-the-fly with a finite number of taps. be able to.
  • FIG. 5 is a diagram showing the results of measurement by actually implementing the method of the present invention.
  • the modulation method is QPSK and the sampling frequency offset between the transmitter and the receiver is 50 ppm and the present invention is not used, (a) the sampling position is shifted on the IQ plane as before restoration. It will be impossible to restore.
  • the original constellation can be restored as in (b) after restoration.
  • the main circuit configuration of the receiver of the present invention as shown in FIG. 1 can be realized as a form in which hardware resources, software resources, or hardware resources and software resources cooperate.
  • the main circuit configuration of the receiver is also a method having a plurality of steps for processing a transmitted symbol sequence, and further a program having a plurality of program codes for causing the receiver as a computer to execute the plurality of steps. Can also be realized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

　受信機のクロックを送信機のクロックに合わせることなく、送信されてくるシンボル系列をデータ復元する。　受信機において、２倍のオーバーサンプリングされた受信データをポリフェーズ化し、適応アルゴリズムによるフィードバックを適用して、そのデータをずらすと同時に補償フィルタのフィルタ係数（タップ係数の系列）をシフトさせる。受信信号のプリアンブルやヘッダーから得た相関値を初期値とするタップド・フィルタと、ウェーブフロント・アライナー（波面整合器）との組み合わせによるフィルタを通すことで、オンザフライで、サンプリング周波数・位相オフセットを補償することができる。かかる構成は、リサンプリングフィルタ回路、等化フィルタ回路、デシメーションフィルタ回路を1つの補償フィルタ回路で実現していることに相当しており、従来技術よりも回路サイズも大幅に小さくすることができる。

Description

超高速無線通信を行う受信機側におけるサンプリング周波数および位相オフセットのオンザフライ補償
　本発明は、一般的には、受信機側において無線通信のデータを復元することに関し、より詳しくは、受信機側においてサンプリング周波数と送信機側から送信されてくるシンボル系列のシンボルレートとの間に生じるオフセットと位相のオフセットとを補償する手法に関する。
　現在、60GHz帯を用いるミリ波無線通信に代表されるように、毎秒ギガビットを超えるデータレートを実現する超高速無線通信技術が盛んに研究開発されている。データレートが毎秒ギガビットを超えるようになってくると、無線通信の送受信機には様々な課題が生じてくる。一方で、一般に無線通信において、送信機および受信機がデータを送り出したり、データを受け取ったりする周波数は異なっている。これは、送受信機のデジタル回路に供給するクロックを発生する振動子の精度や、回路の実装条件や温度条件による。
　特にベースバンド信号のシンボル時間が送信機と受信機とで周波数が異なるとき、同期直後はアイパターンの中心でサンプリングしていたものが、徐々に周波数オフセットに従って、サンプリング位置が前後にシフトしてしまう。最後は、アイパターンの境界に達し、正しくシンボル判定ができなくなってしまい、データの復元に失敗する。従って、かかる周波数オフセットを補償する必要性がある。
　超高速無線通信において周波数オフセット補償をするためには、高速に補償する必要があること、特にパケット通信を想定した場合には、パケットごとに補償を行う必要がある。送信機のシンボル時間を復元するための手法として、たとえば、アナログＰＬＬ（位相同期回路）を用いる方法があるが、受信信号の周波数に同期するまでに、数千クロックかかり、高速に同期することができない。また、ＡＤＣ（アナログ-デジタル変換器）によるサンプリングを行う場合、シンボル時間が非常に短いため、高々数倍程度のオーバーサンプリングしかできない。
　特許文献１に示されている技術は、受信信号をデジタル・リサンプリング回路で所望のサンプル時間にリサンプルする技術である。リサンプリング回路は、ポリフェーズフィルタを用いて、インタポレーションとデシメーションを適切な比で行うことで実現している。これは、ＡＤＣのサンプリング周波数を直接いじるのではなく、デジタル回路でリサンプリングを実現していることになる。また、周波数オフセット補償とＩＳＩ（Inter-Symbol Interference：シンボル間干渉）除去などの等化（Equalization）は後段のフィルタで行っており、その後に本来のシンボルレートになるように、デシメーション（データの間引き）をしている。この方法では、リサンプリング回路の係数を決定するまでに、時間がかかってしまい、回路構成が大規模になってしまう。
国際公開ＷＯ９７／２７６９５号公報（指定国ＪＰにおける日本語での国内公表　特表２０００-５０４１６６号公報）
　これらの状況を鑑みつつ、本発明で目的とするところの無線通信方式と条件とを以下の（Ａ）～（Ｅ）のようにまとめることができる。
（Ａ）シングルキャリア方式の無線通信方式であって、ＡＤＣを用いて、ＩとＱのそれぞれの受信信号をサンプリングする。
（Ｂ）受信機のローカルクロックにフィードバックするようなことはしないで、デジタル回路で高速にオンザフライで補償を行う。
（Ｃ）所定のオーバーサンプリング数（オーバーサンプリングファクター）は、１０倍以内程度で済むようにして、望ましくは２倍がよい。
（Ｄ）データペイロードの内容に依存しない。すなわち、既知パターンであるトレーニングシーケンスやパイロットワードを用いずに、補償を行う。
（Ｅ）できるだけ小さく、低消費電力で動く回路とする。
　本発明は、受信機のクロック周波数を変えたり、リサンプリング回路の係数を変えたりすることで、受信機のサンプリング周波数を送信機の周波数に合わせることはしない。所定のオーバーサンプリング数（例えば、２倍）のオーバーサンプリングされた受信データをポリフェーズ化し、そのデータをずらすと同時に補償フィルタのフィルタ係数をシフトさせることでオフセットを補償している。
　本発明は、無線通信の受信機において、ＡＤＣによってオーバーサンプリングされた受信信号を、受信信号のプリアンブルやヘッダーから得た相関値を初期値とするタップド・フィルタと、ウェーブフロント・アライナー（波面整合器）との組み合わせによるフィルタを通す。このことによって、受信機のクロックを送信機のクロックに合わせることなく、オンザフライでサンプリング周波数・位相オフセットを補償することができる。
　本発明の手法により、受信機のサンプリング周波数調整にかかる時間をなくすことができ、オンザフライで補償を行うことができる。本発明の手法は、特許文献１にあるリサンプリングフィルタ回路、等化フィルタ回路、デシメーションフィルタ回路を1つの補償フィルタ回路で実現していることに相当するため、従来技術よりも回路サイズも大幅に小さくすることができる。
図１は、本発明の受信機の主要な回路構成を示す図である。 図２は、本発明を含む受信機の回路構成を示す図である。 図３は、周波数オフセットがある場合に、タップ係数の大きさの変化を示した図である。 図４は、本発明の方法の具体的な動作を説明する図である。 図５は、実際に本発明の手法を実装して測定した結果を示す図である。
　図１は、本発明の受信機の主要な回路構成を示す図である。
　図２は、本発明を含む受信機の回路構成を示す図である。まず、図２を使って説明をする。無線通信の受信機において、ＲＦ回路で受信した信号は、ＡＤＣによってオーバーサンプリングされる。以下、オーバーサンプリング数（オーバーサンプリングファクター）は２（倍）の場合で説明を進めていくことにするが、本発明の適用範囲が２倍という数に限られるものではない。
　オーバーサンプリングされた受信信号は、まず同期回路によってフレームの先頭を検知する。たとえば、ＩＥＥＥ802.15.3cで定義されているようなミリ波ＰＡＮのフレームには、プリアンブル、ヘッダーそしてペイロードの３つの部分に分かれている。プリアンブルはゴーレイ(Golay)系列で構成されており、自己相関の強い既知パターンである。
　同期回路は、ゴーレイ(Golay)相関器を用いて、このゴーレイ系列を検知し、プリアンブルを検知する。これによってフレーム同期およびシンボル同期を行い、そして、ヘッダーの先頭位置を見つけて、正しくデータを復元していく。ゴーレイ相関器は一例にすぎず、他の自己相関の強い系列とその相関器であっても利用することができるであろう。
　相関器の出力は、相関値（コリレーション値）と、そのタイミングであり、相関値は、繰り返されるゴーレイ系列の平均値をとることで、より正確な値になる。タイミングは同期回路でヘッダーの位置を特定するのに用いるが、相関値は、後述のタップド・フィルタで用いる（後述）。本発明に関わる主要な回路構成は、図２の破線の内側であって、タイミングが調整された同期回路の出力と、相関器の出力である相関値を用いる。相関値は、逆関数演算されて、タップ係数の初期値として与えられる（後述）。
　（１）タップド・フィルタ
　同期回路からの出力が図１の入力になる。２倍でオーバーサンプリングしている場合、ここでのレートは、本来のシンボルレートの２倍になっている（図中の2xドメイン）。２の逆数（１／２）に基づいてダウンサンプリングする際には、１つおきに間引いた受信シンボル系列が２種類できることになる。これを「偶位相」と「奇位相」の受信シンボル系列と呼ぶことにする。
　もちろん、一般には、３種類以上の位相がずれた受信シンボル系列を生成することもできる。また、オーバーサンプリングファクターが整数倍ではないときは、そのオーバーサンプリングファクターを最も近い既約分数で表したときの、分母倍だけ補間データを作ることで、整数個の受信シンボル系列にすることができる。このようにシンボルレートの複数の受信シンボル系列に分解することを「ポリフェーズ化」または「ポリフェーズ分解」と呼ぶ。
　図１におけるウェーブフロント・アライナーの直後は、２つの系列に分かれて、２の逆数（１／２）すなわち半分のレートでダウンサンプリングしている回路に相当する。オーバーサンプリングレートが２倍なので、この図では、２の逆数（１／２）のダウンサンプリングレートになっている。Z-1（Zの -1乗）は遅延素子（ラッチ）であって、これによって、１オーバーサンプリングレート分だけ遅らせて、相対的にタイミングをシフトさせる。
　そして、同期直後であれば、少なくとも、偶位相あるいは奇位相のどちらかのサンプリング位置がアイパターンの中央に近いところになっているはずであるため、「ウェーブフロント」とは、信号の波面を意味しており、同じシンボルに対応する偶位相と奇位相の信号を揃える作用を「アライナー」と呼んでいるが、ウェーブフロント・アライナーは、ここでは（未だ）受信シンボル系列のデータには作用しない。
　そしてタップド・フィルタは、ポリフェーズ分解された受信シンボル系列の各々に接続される。タップド・フィルタ以降は、ポリフェーズ分解されているので、すべて本来のシンボルレート（すなわち、ダウンサンプリングされたシンボルレート以下）で動作する（図中の1xドメイン）。そのため、動作周波数はオーバーサンプリング数（オーバーサンプリングファクター）によらず、低く抑えることができる。その分、回路サイズはポリフェーズの数だけ増えることになるため、現状の実装技術を踏まえると、シンボルレートがGbpsを超えるような超高レートのため、２倍程度のオーバーサンプリングしか実装しないであろうから、回路サイズへのインパクトは少なく、デシメーションフィルタも兼ねたコンパクトな構造になる。
　タップド・フィルタは、遅延素子が直列に並んだ有限長のＦＩＲデジタルフィルタの構成をとっており、図では、遅延素子（ラッチ）を２つ含む、「３タップ構成」となっている。「タップ」とは、遅延（タイミングがシフト）された信号が乗算器に送られる枝の本数であり、３タップ構成では、３つの乗算器が用いられている。また、ポリフェーズの数に相当する分だけ乗算器は必要になるので、全体で、６つの乗算器が図中に描かれている。図中では、少なくとも３つの可変であるようなタップ係数の系列（偶位相にはW0,W2,W4という１つの系列、奇位相にはW1,W3,W5という１つの系列）が提供されている。
　乗算器は複素乗算を行い、係数(W)がタップ係数レジスタ（Weightレジスタ）で与えられる。すべてのタップでの乗算器出力が加算され、シンボルレートで、出力される。図中では、W0,W1,W2,W3,W4,W5が乗算器出力として加算（Σ）されている。これがフィルタ出力となる。このような構成のタップド・フィルタにすることにより、タップ係数を適切に与えることで、受信信号のシンボル間干渉やサンプリング周波数オフセットによるずれを補正し、さらに、偶位相と奇位相の補間割合を適切にしてデシメーションを行うという２つの機能をあわせもつことができる。
　更により簡素化させたものとして実現したい場合には、ポリフェーズ化された受信シンボル系列のうちの少なくとも２つの各々について、（ポリフェーズ数が１０であったとしても、８（１０マイナス２）については留意することなく、ポリフェーズ数２の分だけについて、）少なくとも１段階にわたってタイミングをシフトさせればよい。この場合、遅延素子（ラッチ）を１つ含むような「２タップ構成」として、４つの乗算器があれば足りることになる。少なくとも２つの受信シンボル系列の各々について、少なくとも２つの可変であるようなタップ係数の系列（偶位相にはW0,W2という１つの系列、奇位相にはW1,W3という１つの系列）が提供されていれば足りることになる。
　タップ係数を適切に与えるためには、既存の「適応アルゴリズム」を用いる。これらのタップ係数の大きさの変化について、これらのタップ係数の大きさと、得られたこれらの受信シンボル系列とに従って記述される関係を入力として利用する。図においては、すべてのタップでのW0,W1,W2,W3,W4,W5が乗算器出力として加算（Σ）されているものが、このような「記述される関係」の構成（の一部）に相当している。適応アルゴリズムによるフィードバックは、ダウンサンプリングされたシンボルレート以下で適用される。
　適応アルゴリズムとしては、LMS（Least Mean Squares）アルゴリズム、RLS（Recursive Least Squares）アルゴリズムなどを用いることができる。図１では、最もシンプルな回路構成のLMSアルゴリズムが描かれている。タップド・フィルタの出力は後段のデマッパーで、シンボル判定し、正しいシンボル位置と受信シンボルとの差分がエラーベクトルとしてフィードバックされる。エラーベクトルは、SSP（Step SizeParameter）と呼ばれる、フィードバックゲインを乗じたあと、タップド・フィルタへの入力ベクトルと乗算される。最後の入力ベクトルとの乗算は、入力ベクトルが複素数のときは、複素共役をとってから乗じる。
　この結果がタップ係数の大きさを変化させる変化分となり、レジスタに格納されているタップ係数に加えられて、あらためて、タップ係数レジスタ（Weightレジスタ）に格納される。他の適応アルゴリズムを用いた場合も同様に、タップ係数の大きさの変化分を計算し、レジスタの内容を更新していくことになる。この適応アルゴリズムは、データ中の特定のパターンに依存せずに、同期直後の初期値セット以降、フレームの終了まで動作し続け、オンザフライでタップ係数の大きさを適応的に変化させていく。タップ係数の更新は、図１の構成例の場合、シンボルレートでの更新となるが、数シンボル分を平均して、更新することもできる。
　このようにタップド・フィルタと適応アルゴリズムの組み合わせをもって、サンプリング周波数・位相のオフセットを補償するように動作する。このとき、サンプリングの位置は徐々にずれていくが、それに合わせてタップ係数の大きさが順次変化していく。次の図３は、その様子を示しているものである。
　図３は、周波数オフセットがある場合に、タップ係数の大きさの変化を示した図である。縦軸が大きさを表わしており、ピークのそれぞれが各タップ係数の大きさを示す。一番左のピークが偶位相の右端から１番目のタップ係数であり、次のピークが奇位相の右端から１番目のタップ係数であり、さらに中央のピークが偶位相の右端から２番目のタップ係数であり、次のピークが奇位相の右端から２番目のタップ係数である。最大値を持つタップの位置が順次、移り変わっていく。図３は、図１に示したような３タップ構成の場合である。
　（２）タップ係数の初期値
　コヒーレント検出している場合、ＡＤＣは通常、ＩチャネルとＱチャネルのそれぞれに設置されており、２つある。それぞれの出力の組み合わせが１つのシンボルを表しており、通常、ＩＱ平面と呼ばれる平面でシンボルのマッピング/デマッピングを行う。これは、すなわち、ＩとＱによるシンボルの複素数表示に一致しており、これらの値で計算された相関値もまた、複素数である。
　相関器の出力である相関値は、自己相関の強いパターンから作られており、その大きさが相関の強さを表し、位相が送信キャリアと受信キャリアの位相ずれを表している。また、マルチパス干渉やシンボル間干渉（シンボルに対応する波形が歪み、隣のシンボルと干渉してしまうこと）があった場合、そのチャネル応答が、相関値の出力系列として出現する。従って、これらをタップド・フィルタの初期値に用いることで、タップド・フィルタは適切に動作を開始することができる。
　相関値の出力系列はチャネルのインパルス応答に相当するため、逆応答を計算して求める必要がある（図２に示している逆関数演算に相当する）。マルチパス干渉やシンボル間干渉を含んだチャネルの応答をＺ変換H(z)で表し、送信シンボル系列をX(z)、受信シンボル系列をY(z)とすると、
 Y(z)= H(z) X(z)
となる。ここで、zは、シンボルレートを表す。タップド・フィルタは、Y(z)からX(z)を復元するための係数になる必要があるため、1/H(z)となるように、タップ係数を決めればよい。
　このままでは、ＩＩＲ型のデジタルフィルタ構成となるため、ＦＩＲ型にするために、z=0でのテーラー展開をする。このときの、0次、1次、2次、・・・の係数をタップ係数に割り当てる。このとき、タップ係数は複素数となる。タップの数は、想定するチャネルにおける応答の遅延広がりに依存するが、前もって、仕様として与える。図１では、３タップを示しているため、0次、1次、2次の係数を使うことができる。このようにして相関値から求めたタップ係数の初期値を同期直後にセットする。もし、タップ係数が適切に与えられない場合、初期値は全ゼロなどの固定値を与えるほかなく、適切な初期値のタップ係数とは異なった値から適応動作を開始してしまう。そのため、適応に時間がかかってしまい、フレームの最初の部分では、正しい出力を与えることができない。
　（３）ウェーブフロント・アライナー
（１）で述べたところの、タップド・フィルタと適応アルゴリズムの組み合わせでサンプリング周波数・位相オフセットを補償しながら動作できるが、タップ数が有限のため、サンプリング位置がタップの端にきてしまうと、それ以上補償することができなくなる。そこで、タップ係数の大きさを常に比較し、最大値を持つタップ係数の位置を常に監視（モニタリング）する。
　初期値におけるアイパターンの中心（すなわち、（２）での0次の値）はどこにセットしてもよいが、送信機と受信機のいずれのサンプリング周波数が早いか分からないので、できるだけ真ん中に近い位置のタップにセットする。この点では、３タップ構成（または、３以上の数のタップ構成）を提供した方が、真ん中に近い位置のタップをセットし易いため、２タップ構成を提供するよりも有利となることであろう。
　この位置が、初期値における最大の大きさを示しているタップ係数の位置となるので、同期後にタップド・フィルタが動作していくに従い、最大値を持つタップの位置が隣のタップへ移動したら、ウェーブフロント・アライナーがデータ系列を入れ替え、同時にタップ係数の位置を全体的にシフトすることで、再び、最大値を持つタップ係数が初期値と同じタップ位置になるようにする。
　図４は、本発明の方法の具体的な動作を説明する図である。はじめに、タップ数が偶位相、奇位相それぞれ３つの場合で、同期直後、タップ係数が最大となるような位置が奇位相の２番目（図４のW3）の場合を想定する。これは初期値のセットの仕方に依存するが、このようなセットの仕方は可能である。ウェーブフロント・アライナーは最初、ヘッダーの先頭から順番に奇位相と偶位相に振り分けていく。
　もし、受信機のサンプリング周波数が送信機のシンボルレートよりも遅い場合、サンプリング位置は徐々に、時間的に早い位置へとずれていく。それは最大の大きさを示しているタップ係数の位置が、奇位相の２番目から偶位相の１番目へずれることを意味する。このときに、ウェーブフロント・アライナーは、ずれた最大値を持つタップ係数の位置を再び奇位相の２番目へ戻すように、タップ係数をずらし、同時に、データ系列の割り振りを変える。このとき、受信機のサンプリング周波数は本来のシンボルレートよりも遅いので、１シンボル分だけ重複させる（図４の中段）。こうすることで、最大の大きさを示しているタップ係数の位置を変わらないままにすることができる。
　次に、受信機のサンプリング周波数が送信機のシンボルレートよりも早い場合には、逆のことが起きる。すなわち、最大の大きさを示しているタップ係数の位置は、奇位相の２番目から偶位相の２番目へずれていく（図４の下段）。すなわち、W4が最大となるので、ウェーブフロント・アライナーは、タップ係数をずらし、W4が奇位相の２番目の位置になるように、全体のタップ係数をずらす。同時に、データ系列は、１シンボルだけスキップしてつめて、ふりわける。
　このように、タップ係数の値のうち最大の大きさを示している位置を常に監視（モニタリング）しながら、その位置が隣のフェイズへ移動したときに、データ系列とタップ係数の位置の全体をシフトすることで、再び、最大の大きさを示しているタップ係数の位置が元に戻るように調節することで、有限のタップ数でもサンプリング周波数・位相オフセットを補償し続けることができる。
　オーバーサンプリング数（オーバーサンプリングファクター）が２を超える数である場合には、ポリフェーズ化された受信シンボル系列が２を超える数だけ得られることになる。しかし、そのような場合であっても本発明の原理を応用すれば、ポリフェーズ化された受信シンボル系列のうちの少なくとも２つの各々について、少なくとも１段階にわたってタイミングをシフトさせれば、本発明の技術的思想を利用することができる。
　以上の（１）タップド・フィルタ、（２）タップ係数の初期値、（３）ウェーブフロント・アライナーにより、無線通信の受信機において、ＡＤＣによってオーバーサンプリングされた受信信号を、受信機のクロックを送信機のクロックに合わせることなく、またデータの内容によらず、シンボルレートで動作できるコンパクトなフィルタ回路を構成することができ、有限のタップ数で、オンザフライで、サンプリング周波数・位相オフセットを補償し続けることができる。
　図５は、実際に本発明の手法を実装して測定した結果を示す図である。変調方式はＱＰＳＫであり、送信機と受信機のサンプリング周波数のオフセットは50ppmの場合に、本発明を使わない場合、(a)復元前のように、ＩＱ平面上では、サンプリング位置がずれていって復元不能に陥ってしまう。一方で、本発明を適用することで、（ｂ）復元後のように、本来のコンステレーションに復元できている。
　以上、図１に示したような本発明の受信機の主要な回路構成は、ハードウエア資源、ソフトウエア資源、または、ハードウエア資源とソフトウエア資源とが協働する形態として実現することができる。受信機の主要な回路構成はまた、送信されてくるシンボル系列を処理する複数のステップを有する方法として、さらには、それら複数のステップをコンピュータとしての受信機に実行させる複数のプログラムコードを有するプログラムとして、実現することもできる。

Claims (10)

  1. 　送信されてくるシンボル系列をデータ復元するために、受信機側において、サンプリング周波数とシンボル系列のシンボルレートとの間に生じるオフセットと位相のオフセットとをオンザフライで補償する方法であって、
    　所定のオーバーサンプリング数に基づいてオーバーサンプリングされた受信シンボル系列を、所定のオーバーサンプリング数の逆数に基づいてダウンサンプリングする際に、相対的にタイミングをシフトさせる（ラッチによって遅延させる）ことによって、ポリフェーズ化（ポリフェーズ分解）された複数（ポリフェーズの数に相当する）の受信シンボル系列（所定のオーバーサンプリング数が２の場合には、奇位相、偶位相、という２種類のシンボル系列）を生成するステップと、
    　ポリフェーズ化された受信シンボル系列のうちの少なくとも２つの各々について、少なくとも１段階にわたってタイミングをシフトさせて（少なくとも１つのラッチによって遅延させて）、少なくとも２つの受信シンボル系列（２タップ構成）を得るステップと、
    　得られたところの少なくとも２つの受信シンボル系列の各々について、少なくとも２つの可変であるようなタップ係数の系列（偶位相にはW0,W2という１つの系列、奇位相にはW1,W3という１つの系列）を提供するステップと、
    　これらのタップ係数の大きさの変化について、これらのタップ係数の大きさと、得られたこれらの受信シンボル系列とに従って記述される関係を入力として利用する、適応アルゴリズムによるフィードバックを、ダウンサンプリングされたシンボルレート以下で適用するステップと、
    　これら複数のタップ係数について、タップ係数の大きさの比較に基づいて、最大の大きさを示しているタップ係数の位置をモニタリングするステップと、
    　もし最大の大きさを示しているタップ係数の位置が、異なる（隣接する）タップ係数の位置に移動しているものとモニタリングされる場合には、タップ係数の位置の全体をシフトし、同時に、オーバーサンプリングされた受信シンボル系列のうちの何れか１つをスキップさせるか又は重複させるステップとを有する、
    方法。
  2. 　ポリフェーズ化された受信シンボル系列のうちの少なくとも２つの各々について、少なくとも２段階にわたってタイミングをシフトさせて（２つ以上のラッチの系列によって遅延させて）、少なくとも３つの受信シンボル系列（３タップ構成）を得るステップと、
    　得られたところの少なくとも２つの受信シンボル系列の各々について、少なくとも３つの可変であるようなタップ係数の系列（偶位相にはW0,W2,W4という１つの系列、奇位相にはW1,W3,W5という１つの系列）を提供するステップとを有する、
    請求項１に記載の方法。
  3. 　タップ係数の初期値として、
    　マルチパス干渉やシンボル間干渉を含んだチャネルの応答をＺ変換H(z)で表し、受信シンボル系列Y(z)から送信シンボル系列X(z)を復元するため、
     X(z)= 1/H(z)Y(z) 　（zは、シンボルレートを表す）
    となるようにして、さらにＦＩＲ型のデジタルフィルタ構成となるように、z=0でのテーラー展開をしたときの、0次、1次、2次、・・・の係数をタップ係数に割り当てる、
    請求項１または請求項２に記載の方法。
  4. 　送信されてくるシンボル系列をデータ復元するために、サンプリング周波数とシンボル系列のシンボルレートとの間に生じるオフセットと位相のオフセットとをオンザフライで補償する、受信機であって、
    　所定のオーバーサンプリング数に基づいてオーバーサンプリングされた受信シンボル系列を、所定のオーバーサンプリング数の逆数に基づいてダウンサンプリングする際に、相対的にタイミングをシフトさせる（遅延させる）ことによって、ポリフェーズ化（ポリフェーズ分解）された複数（ポリフェーズの数に相当する）の受信シンボル系列（所定のオーバーサンプリング数が２の場合には、奇位相、偶位相、という２種類のシンボル系列）を生成する、ラッチと、
    　ポリフェーズ化された受信シンボル系列のうちの少なくとも２つの各々について、少なくとも１段階にわたってタイミングをシフトさせて（遅延させて）、少なくとも２つの受信シンボル系列（２タップ構成）を得る、少なくとも１つのラッチと、
    　得られたところの少なくとも２つの受信シンボル系列の各々について提供される、少なくとも２つの可変であるようなタップ係数の系列（偶位相にはW0,W2という１つの系列、奇位相にはW1,W3という１つの系列）と、
    　これらのタップ係数の大きさの変化について、これらのタップ係数の大きさと、得られたこれらの受信シンボル系列とに従って記述される関係を入力として利用して、ダウンサンプリングされたシンボルレート以下でフィードバックを適用する、適応アルゴリズムと、
    　これら複数のタップ係数について、タップ係数の大きさの比較に基づいて、最大の大きさを示しているタップ係数の位置をモニタリングして、もし最大の大きさを示しているタップ係数の位置が、異なる（隣接する）タップ係数の位置に移動しているものとモニタリングされる場合には、タップ係数の位置の全体をシフトし、同時に、オーバーサンプリングされた受信シンボル系列のうちの何れか１つをスキップさせるか又は重複させる、ウェーブフロント・アライナーとを有する、
    受信機。
  5. 　ポリフェーズ化された受信シンボル系列のうちの少なくとも２つの各々について、少なくとも２段階にわたってタイミングをシフトさせて（遅延させて）、少なくとも３つの受信シンボル系列（３タップ構成）を得る、少なくとも２つ以上のラッチの系列と、
    　得られたところの少なくとも２つの受信シンボル系列の各々について提供される、少なくとも３つの可変であるようなタップ係数の系列（偶位相にはW0,W2,W4という１つの系列、奇位相にはW1,W3,W5という１つの系列）とを有する、
    請求項４に記載の受信機。
  6. 　タップ係数の初期値として、適応アルゴリズムのタップ係数レジスタに対して、
    　マルチパス干渉やシンボル間干渉を含んだチャネルの応答をＺ変換H(z)で表し、受信シンボル系列Y(z)から送信シンボル系列X(z)を復元するため、
     X(z)= 1/H(z)Y(z) 　（zは、シンボルレートを表す）
    となるようにして、さらにＦＩＲ型のデジタルフィルタ構成となるように、z=0でのテーラー展開をしたときの、0次、1次、2次、・・・の係数をタップ係数に割り当てる、
    請求項４または請求項５に記載の受信機。
  7. 　送信されてくるシンボル系列をデータ復元するために、受信機側において、サンプリング周波数とシンボル系列のシンボルレートとの間に生じるオフセットと位相のオフセットとをオンザフライで補償するプログラムであって、
    　所定のオーバーサンプリング数に基づいてオーバーサンプリングされた受信シンボル系列を、所定のオーバーサンプリング数の逆数に基づいてダウンサンプリングする際に、相対的にタイミングをシフトさせる（遅延させる）ことによって、ポリフェーズ化（ポリフェーズ分解）された複数（ポリフェーズの数に相当する）の受信シンボル系列（所定のオーバーサンプリング数が２の場合には、奇位相、偶位相、という２種類のシンボル系列）を生成する、プログラムコードと、
    　ポリフェーズ化された受信シンボル系列のうちの少なくとも２つの各々について、少なくとも１段階にわたってタイミングをシフトさせて（少なくとも１つのラッチによって遅延させて）、少なくとも２つの受信シンボル系列（２タップ構成）を得る、プログラムコードと、
    　得られたところの少なくとも２つの受信シンボル系列の各々について、少なくとも２つの可変であるようなタップ係数の系列（偶位相にはW0,W2という１つの系列、奇位相にはW1,W3という１つの系列）を提供する、プログラムコードと、
    　これらのタップ係数の大きさの変化について、これらのタップ係数の大きさと、得られたこれらの受信シンボル系列とに従って記述される関係を入力として利用する、適応アルゴリズムによるフィードバックを、ダウンサンプリングされたシンボルレート以下で適用する、プログラムコードと、
    　これら複数のタップ係数について、タップ係数の大きさの比較に基づいて、最大の大きさを示しているタップ係数の位置をモニタリングする、プログラムコードと、
    　もし最大の大きさを示しているタップ係数の位置が、異なる（隣接する）タップ係数の位置に移動しているものとモニタリングされる場合には、タップ係数の位置の全体をシフトし、同時に、オーバーサンプリングされた受信シンボル系列のうちの何れか１つをスキップさせるか又は重複させる、プログラムコードとを、
    コンピュータとしての受信機に実行させる、
    プログラム。
  8. 　ポリフェーズ化された受信シンボル系列のうちの少なくとも２つの各々について、少なくとも２段階にわたってタイミングをシフトさせて（２つ以上のラッチの系列によって遅延させて）、少なくとも３つの受信シンボル系列（３タップ構成）を得る、プログラムコードと、
    　得られたところの少なくとも２つの受信シンボル系列の各々について、少なくとも３つの可変であるようなタップ係数の系列（偶位相にはW0,W2,W4という１つの系列、奇位相にはW1,W3,W5という１つの系列）を提供する、プログラムコードとを、
    コンピュータとしての受信機に実行させる、
    請求項７に記載のプログラム。
  9. 　タップ係数の初期値として、
    　マルチパス干渉やシンボル間干渉を含んだチャネルの応答をＺ変換H(z)で表し、受信シンボル系列Y(z)から送信シンボル系列X(z)を復元するため、
     X(z)= 1/H(z)Y(z) 　（zは、シンボルレートを表す）
    となるようにして、さらにＦＩＲ型のデジタルフィルタ構成となるように、z=0でのテーラー展開をしたときの、0次、1次、2次、・・・の係数をタップ係数に割り当てる、
    請求項７または請求項８に記載のプログラム。
  10. 　さらに、
    　送信されてくるシンボル系列をオーバーサンプリングする、ＡＤＣ（アナログ-デジタル変換器）と、
    　ＡＤＣに接続されて、フレームの先頭を検知する、同期回路と、
    　ＡＤＣに接続されて、ゴーレイ系列を検知する、ゴーレイ(Golay)相関器とを有しており、
    　ゴーレイ系列を検知することによって、プリアンブルを検知して、フレーム同期およびシンボル同期を行い、そして、ヘッダーの先頭位置を見つける、
    請求項４に記載の受信機。
PCT/JP2012/055403 2011-03-10 2012-03-02 超高速無線通信を行う受信機側におけるサンプリング周波数および位相オフセットのオンザフライ補償 WO2012121151A1 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
EP12754784.2A EP2672633B1 (en) 2011-03-10 2012-03-02 On-the-fly compensation of sampling frequency and phase offset at side of receiver executing ultra high-speed wireless communication
MX2013009958A MX2013009958A (es) 2011-03-10 2012-03-02 Compensacion al-vuelo de frecuencia de muestreado y desplazamiento de fase en receptor que realiza comunicacion inalambrica de ultra alta velocidad.
BR112013023192-0A BR112013023192B1 (pt) 2011-03-10 2012-03-02 Receptor e método no receptor para realizar compensação on-the-fly em um deslocamento entre um clock de transmissor e um clock de receptor
CA2821227A CA2821227C (en) 2011-03-10 2012-03-02 On-the-fly compensation of sampling frequency and phase offset in receiver performing ultra-high-speed wireless communication
SG2013044961A SG191104A1 (en) 2011-03-10 2012-03-02 On-the-fly compensation of sampling frequency and phase offset at side of receiver executing ultra high-speed wireless communication
KR1020137018935A KR20130124964A (ko) 2011-03-10 2012-03-02 초고속 무선 통신을 수행하는 수신기에 있어서 샘플링 주파수 및 위상 오프셋의 온 더 플라이 보상
CN201280012063.8A CN103416005B (zh) 2011-03-10 2012-03-02 在接收机执行超高速无线通信过程中的采样频率和相位偏移的实时补偿
AU2012227102A AU2012227102B2 (en) 2011-03-10 2012-03-02 On-the-fly compensation of sampling frequency and phase offset at side of receiver executing ultra high-speed wireless communication
JP2013503507A JP5476506B2 (ja) 2011-03-10 2012-03-02 超高速無線通信を行う受信機側におけるサンプリング周波数および位相オフセットのオンザフライ補償
US14/004,333 US8971397B2 (en) 2011-03-10 2012-03-02 On-the-fly compensation of sampling frequency and phase offset in receiver performing ultra-high-speed wireless communication

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-053312 2011-03-10
JP2011053312 2011-03-10

Publications (1)

Publication Number Publication Date
WO2012121151A1 true WO2012121151A1 (ja) 2012-09-13

Family

ID=46798115

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/055403 WO2012121151A1 (ja) 2011-03-10 2012-03-02 超高速無線通信を行う受信機側におけるサンプリング周波数および位相オフセットのオンザフライ補償

Country Status (11)

Country Link
US (1) US8971397B2 (ja)
EP (1) EP2672633B1 (ja)
JP (1) JP5476506B2 (ja)
KR (1) KR20130124964A (ja)
CN (1) CN103416005B (ja)
AU (1) AU2012227102B2 (ja)
BR (1) BR112013023192B1 (ja)
CA (1) CA2821227C (ja)
MX (1) MX2013009958A (ja)
SG (2) SG191104A1 (ja)
WO (1) WO2012121151A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015080200A (ja) * 2013-10-17 2015-04-23 富士通株式会社 データ信号の可変遅延

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10247316B2 (en) * 2014-05-26 2019-04-02 Ceramtec Gmbh Control cartridge having high volumetric flow and a variable mixed water outlet
US10181870B2 (en) 2015-08-27 2019-01-15 Telefonaktiebolaget Lm Ericsson (Publ) Method and dual band radio receiver for handling analog dual band radio signal
CN107070434A (zh) * 2017-03-08 2017-08-18 湘潭芯力特电子科技有限公司 一种用于级联积分梳状滤波器的补偿滤波器
GB201800101D0 (en) * 2018-01-04 2018-02-21 Nordic Semiconductor Asa Matched-filter radio receiver
US11442145B2 (en) * 2019-03-26 2022-09-13 Infineon Technologies Ag Signal temporal position determination
CN110445739B (zh) * 2019-08-13 2022-02-01 北京智芯微电子科技有限公司 采样频偏的补偿方法及装置
KR102204571B1 (ko) * 2019-10-01 2021-01-19 한국과학기술원 1 비트 adc 시스템에서 시간영역 오버샘플링을 활용한 채널 추정 방법 및 장치
CN111901004B (zh) * 2020-08-04 2022-04-12 三维通信股份有限公司 平坦度的补偿方法和装置、存储介质和电子设备
CN113542181B (zh) * 2021-09-15 2021-12-07 广州慧睿思通科技股份有限公司 频偏估计方法、装置、设备及计算机可读存储介质
CN117743231B (zh) * 2024-02-18 2024-05-03 成都电科星拓科技有限公司 时钟数据恢复电路初始采样位置调整方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05260108A (ja) * 1992-03-10 1993-10-08 Fujitsu Ltd ディジタル通信における復調方式
JPH0722988A (ja) * 1993-06-22 1995-01-24 Nec Corp 復調方法及び復調器
JPH07115446A (ja) * 1993-10-20 1995-05-02 Uchu Tsushin Kiso Gijutsu Kenkyusho:Kk デジタル位相変調のクロック再生器
WO1997027695A2 (en) 1996-01-23 1997-07-31 Tiernan Communications, Incorporated Digital receiver with fractionally-spaced self-recovery adaptive equalizer
JPH10341193A (ja) * 1997-06-05 1998-12-22 Nec Corp 適応受信機
JP2003032313A (ja) * 2001-05-30 2003-01-31 Mitsubishi Electric Inf Technol Center Europ Bv デジタル通信受信機における受信信号のデジタル復調装置および方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6973141B1 (en) * 2001-10-04 2005-12-06 Wideband Semiconductors, Inc. Flexible multimode QAM modulator
US6775341B2 (en) * 2001-11-30 2004-08-10 Motorola, Inc. Time recovery circuit and method for synchronizing timing of a signal in a receiver to timing of the signal in a transmitter
DE10251322B4 (de) * 2002-11-04 2006-10-26 Advanced Micro Devices, Inc., Sunnyvale Early-Late-Korrelation zur Timingfehlerkorrektur in Datenkommunikationsempfängern
US7286604B2 (en) * 2003-05-27 2007-10-23 Aquity Llc Carrier interferometry coding and multicarrier processing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05260108A (ja) * 1992-03-10 1993-10-08 Fujitsu Ltd ディジタル通信における復調方式
JPH0722988A (ja) * 1993-06-22 1995-01-24 Nec Corp 復調方法及び復調器
JPH07115446A (ja) * 1993-10-20 1995-05-02 Uchu Tsushin Kiso Gijutsu Kenkyusho:Kk デジタル位相変調のクロック再生器
WO1997027695A2 (en) 1996-01-23 1997-07-31 Tiernan Communications, Incorporated Digital receiver with fractionally-spaced self-recovery adaptive equalizer
JP2000504166A (ja) 1996-01-23 2000-04-04 ティアナン・コミュニケーションズ・インコーポレーテッド 微少間隔ごとに自己回復する適応等化器を有するディジタル受信機
JPH10341193A (ja) * 1997-06-05 1998-12-22 Nec Corp 適応受信機
JP2003032313A (ja) * 2001-05-30 2003-01-31 Mitsubishi Electric Inf Technol Center Europ Bv デジタル通信受信機における受信信号のデジタル復調装置および方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2672633A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015080200A (ja) * 2013-10-17 2015-04-23 富士通株式会社 データ信号の可変遅延

Also Published As

Publication number Publication date
CN103416005B (zh) 2016-01-20
EP2672633A4 (en) 2014-03-26
CA2821227A1 (en) 2012-09-13
MX2013009958A (es) 2013-09-26
SG191104A1 (en) 2013-07-31
US20140003485A1 (en) 2014-01-02
EP2672633A1 (en) 2013-12-11
JPWO2012121151A1 (ja) 2014-07-17
AU2012227102A1 (en) 2013-10-10
KR20130124964A (ko) 2013-11-15
CA2821227C (en) 2019-03-05
US8971397B2 (en) 2015-03-03
BR112013023192A2 (pt) 2017-08-01
AU2012227102B2 (en) 2015-11-19
SG10201405464SA (en) 2014-10-30
JP5476506B2 (ja) 2014-04-23
EP2672633B1 (en) 2016-05-04
CN103416005A (zh) 2013-11-27
BR112013023192B1 (pt) 2022-03-29

Similar Documents

Publication Publication Date Title
JP5476506B2 (ja) 超高速無線通信を行う受信機側におけるサンプリング周波数および位相オフセットのオンザフライ補償
EP2159936B1 (en) Method for electric power supply of optical receiver, digital signal processing circuit, and optical receiver
EP2129023B1 (en) OFDM receiving devices and OFDM receiving method
US9374170B2 (en) Optical receiving device
KR100936392B1 (ko) 무선시스템에서 저복잡도 공액 그레디언트 기반의 등화방법 및 시스템
US9621381B2 (en) Communication apparatus and method for high efficiency satellite service
JP2005348156A (ja) 受信装置及びアナログ・ディジタル変換装置
JP5980464B1 (ja) 受信装置
JP2000261397A (ja) フレーム同期回路及びフレームタイミング抽出方法
CN117040996B (zh) 并行传输下iq延迟对齐与定时同步联合实现方法和系统
Srinivasan et al. An all-digital, high data-rate parallel receiver
JP5198212B2 (ja) マルチキャリヤ変調信号受信装置
JP5271163B2 (ja) マルチキャリヤ変調信号受信装置
EP3285448B1 (en) Symbol synchronization method and apparatus
KR20040036492A (ko) 무선 통신시스템의 송수신기 성능을 개선하기 위한 방법
JP2001223668A (ja) 受信タイミング検出回路、周波数オフセット補正回路、受信装置及びその受信方法
KR20030000307A (ko) Ｖｓｂ／ｑａｍ 겸용 채널 등화기
JP2003060629A (ja) サンプリング回路および無線中継装置
Wymeersch et al. Low complexity multi-rate IF sampling receivers using CIC filters and polynomial interpolation
JP3957110B2 (ja) 周波数誤差推定回路
JP4745410B2 (ja) 無線通信復調装置
JP2004328420A (ja) 受信方法および装置
JP2009118276A (ja) 周波数オフセット推定装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12754784

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2821227

Country of ref document: CA

ENP Entry into the national phase

Ref document number: 20137018935

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: MX/A/2013/009958

Country of ref document: MX

WWE Wipo information: entry into national phase

Ref document number: 2012754784

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2013503507

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14004333

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2012227102

Country of ref document: AU

Date of ref document: 20120302

Kind code of ref document: A

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112013023192

Country of ref document: BR

ENP Entry into the national phase

Ref document number: 112013023192

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20130910