JPH0722988A - 復調方法及び復調器 - Google Patents
復調方法及び復調器Info
- Publication number
- JPH0722988A JPH0722988A JP5150016A JP15001693A JPH0722988A JP H0722988 A JPH0722988 A JP H0722988A JP 5150016 A JP5150016 A JP 5150016A JP 15001693 A JP15001693 A JP 15001693A JP H0722988 A JPH0722988 A JP H0722988A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- component
- demodulation
- baseband signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 フェージングにより復調ベースバンド信号中
のクロック成分に歪が生じた場合に起こるクロック同期
ずれを防止し得る復調器を提供すること。 【構成】 非線形回路７，８から出力される復調ベース
バンド信号を固定遅延回路１４への入力と可変遅延回路
１５への入力とに分け、固定遅延回路１５により一定の
遅延を与えられた信号と可変遅延回路１５と振幅制御器
１６により適当な振幅及び遅延を与えられた信号とを合
成器１７にて合成してからクロック抽出を行う構成と
し、可変遅延回路１４及び振幅制御器１６を判定帰還形
等化器１３のタップ係数に基づいて制御することによっ
て、フェージングによるクロック成分の歪を等化処理し
ている。これにより、フェージングによる干渉時にもク
ロック同期が良好に保たれる。
のクロック成分に歪が生じた場合に起こるクロック同期
ずれを防止し得る復調器を提供すること。 【構成】 非線形回路７，８から出力される復調ベース
バンド信号を固定遅延回路１４への入力と可変遅延回路
１５への入力とに分け、固定遅延回路１５により一定の
遅延を与えられた信号と可変遅延回路１５と振幅制御器
１６により適当な振幅及び遅延を与えられた信号とを合
成器１７にて合成してからクロック抽出を行う構成と
し、可変遅延回路１４及び振幅制御器１６を判定帰還形
等化器１３のタップ係数に基づいて制御することによっ
て、フェージングによるクロック成分の歪を等化処理し
ている。これにより、フェージングによる干渉時にもク
ロック同期が良好に保たれる。
Description
【０００１】
【産業上の利用分野】本発明はデジタル無線伝送方式に
適用される復調方法及び復調器に関する。
適用される復調方法及び復調器に関する。
【０００２】
【従来の技術】従来、この種の復調器は例えば図５に示
すブロック図のような構成になっている。この復調器に
おいて、信号入力端子ＩＮから入力されたアナログ入力
信号の変調波は、局発入力端子１００から入力された第
１の再生搬送波と掛算器１において掛け合わされる一
方、局発入力端子２００から入力されると共に、先の第
１の再生搬送波に対して９０度の位相差を持つ第２の再
生搬送波とも掛算器２において掛け合わされる。掛算器
１，２からの変調出力はそれぞれ低域通過濾波器３，４
を通ることにより復調ベースバンド信号ａ，ｂとなる。
すブロック図のような構成になっている。この復調器に
おいて、信号入力端子ＩＮから入力されたアナログ入力
信号の変調波は、局発入力端子１００から入力された第
１の再生搬送波と掛算器１において掛け合わされる一
方、局発入力端子２００から入力されると共に、先の第
１の再生搬送波に対して９０度の位相差を持つ第２の再
生搬送波とも掛算器２において掛け合わされる。掛算器
１，２からの変調出力はそれぞれ低域通過濾波器３，４
を通ることにより復調ベースバンド信号ａ，ｂとなる。
【０００３】ここで掛算器１，２と低域通過濾波器３，
４とは、アナログ入力信号を再生搬送波により濾波復調
して復調ベースバンド信号ａ，ｂを出力するので、合わ
せて復調回路と呼ばれても良い。各復調ベースバンド信
号ａ，ｂは、それぞれ増幅器５，６によって適当な振幅
に増幅され、アナログ／デジタル変換器（Ａ／Ｄ）９，
１０によってデジタル信号に変換される。これらのデジ
タル信号は判定帰還形等化器（ＤＦＥ）１３によってフ
ェージング等による波形歪が等化処理された後、その等
化出力がそれぞれ出力端子ＯＵＴ１，ＯＵＴ２から出力
される。
４とは、アナログ入力信号を再生搬送波により濾波復調
して復調ベースバンド信号ａ，ｂを出力するので、合わ
せて復調回路と呼ばれても良い。各復調ベースバンド信
号ａ，ｂは、それぞれ増幅器５，６によって適当な振幅
に増幅され、アナログ／デジタル変換器（Ａ／Ｄ）９，
１０によってデジタル信号に変換される。これらのデジ
タル信号は判定帰還形等化器（ＤＦＥ）１３によってフ
ェージング等による波形歪が等化処理された後、その等
化出力がそれぞれ出力端子ＯＵＴ１，ＯＵＴ２から出力
される。
【０００４】ところで、増幅器５，６でそれぞれ増幅出
力された復調ベースバンド信号ａ，ｂは、それぞれ非線
形回路７，８を通してクロック成分抽出回路１１によっ
てクロック成分が抽出される。このクロック成分抽出回
路１１は帯域通過濾波機能のみによって構成されてい
る。このクロック成分は、クロック同期回路（ＰＬＬ）
１２に入力され、このクロック成分に同期された復調ク
ロックがクロック同期回路（ＰＬＬ）１２からアナログ
／デジタル変換器（Ａ／Ｄ）９，１０へ送出される。
力された復調ベースバンド信号ａ，ｂは、それぞれ非線
形回路７，８を通してクロック成分抽出回路１１によっ
てクロック成分が抽出される。このクロック成分抽出回
路１１は帯域通過濾波機能のみによって構成されてい
る。このクロック成分は、クロック同期回路（ＰＬＬ）
１２に入力され、このクロック成分に同期された復調ク
ロックがクロック同期回路（ＰＬＬ）１２からアナログ
／デジタル変換器（Ａ／Ｄ）９，１０へ送出される。
【０００５】因みに、このような復調器に関連する技術
は、データチャンネルの他に位相ずれ及び周波数ずれを
検出するための２つのパイロットチャンネルを有し、デ
ータチャンネルに接続された自動等化器のセンタタップ
に隣接する２つのタップ係数の差分とセンタタップ係数
との積を平均化したものをタイミング位相ずれ情報と
し、このタイミング位相ずれ情報を用いてタイミングの
同期を図るタイミング同期方法が特開昭６０−５２１４
７号公報に開示され、又受信信号を復調してタップ係数
が設定されるロールオフフィルタ操作の出力位相を変化
させて波形整形した後、抽出したタイミング成分の判定
結果に基づいて受信信号のタイミング信号とボーレート
クロックとを位相同期させるタイミング引き込み方法が
特開昭６１−８２５４５号公報に開示されている。
は、データチャンネルの他に位相ずれ及び周波数ずれを
検出するための２つのパイロットチャンネルを有し、デ
ータチャンネルに接続された自動等化器のセンタタップ
に隣接する２つのタップ係数の差分とセンタタップ係数
との積を平均化したものをタイミング位相ずれ情報と
し、このタイミング位相ずれ情報を用いてタイミングの
同期を図るタイミング同期方法が特開昭６０−５２１４
７号公報に開示され、又受信信号を復調してタップ係数
が設定されるロールオフフィルタ操作の出力位相を変化
させて波形整形した後、抽出したタイミング成分の判定
結果に基づいて受信信号のタイミング信号とボーレート
クロックとを位相同期させるタイミング引き込み方法が
特開昭６１−８２５４５号公報に開示されている。
【０００６】
【発明が解決しようとする課題】上述した復調器の場
合、フェージングにより干渉を受け、例えば図６（ａ）
に示す如く変調スペクトラムにおけるフェージングのノ
ッチ周波数ｆN が搬送周波数ｆの中心周波数ｆC からｆ
O ／２（ｆO は、変調スペクトラムにおける変調速度周
波数）離れたｆC ＋ｆO ／２［Ｈｚ］にあると、同図
（ｂ）に示す如くベースバンド信号より抽出されるクロ
ック成分のレベルが低下する。これにより、等化能力に
余裕があるにも拘らずクロック同期にずれが発生してし
まう。
合、フェージングにより干渉を受け、例えば図６（ａ）
に示す如く変調スペクトラムにおけるフェージングのノ
ッチ周波数ｆN が搬送周波数ｆの中心周波数ｆC からｆ
O ／２（ｆO は、変調スペクトラムにおける変調速度周
波数）離れたｆC ＋ｆO ／２［Ｈｚ］にあると、同図
（ｂ）に示す如くベースバンド信号より抽出されるクロ
ック成分のレベルが低下する。これにより、等化能力に
余裕があるにも拘らずクロック同期にずれが発生してし
まう。
【０００７】本発明は、かかる問題点を解決すべくなさ
れたもので、その技術的課題は、フェージングにより干
渉を受けてもクロック成分が同期ずれを生じることな
く、良好な同期を保ち得る復調方法及び復調器を提供す
ることにある。
れたもので、その技術的課題は、フェージングにより干
渉を受けてもクロック成分が同期ずれを生じることな
く、良好な同期を保ち得る復調方法及び復調器を提供す
ることにある。
【０００８】
【課題を解決するための手段】本発明によれば、アナロ
グ入力信号を再生搬送波により復調した後に帯域濾波制
限して復調ベースバンド信号を得，該復調ベースバンド
信号を非線形処理して抽出したクロック成分と同期する
復調クロックに基づいて該復調ベースバンド信号をデジ
タル信号に変換し、該デジタル信号を等化処理して出力
する復調方法において、復調ベースバンド信号を遅延さ
せて合成した合成出力からクロック周波数成分を抽出
し、該クロック周波数成分と同期する復調成分クロック
をサンプリングクロック信号として該復調ベースバンド
信号をデジタル信号に変換するときに、該デジタル信号
の等化処理に用いられるタップ係数に基づいて該合成出
力の可変要素を制御する復調方法が得られる。
グ入力信号を再生搬送波により復調した後に帯域濾波制
限して復調ベースバンド信号を得，該復調ベースバンド
信号を非線形処理して抽出したクロック成分と同期する
復調クロックに基づいて該復調ベースバンド信号をデジ
タル信号に変換し、該デジタル信号を等化処理して出力
する復調方法において、復調ベースバンド信号を遅延さ
せて合成した合成出力からクロック周波数成分を抽出
し、該クロック周波数成分と同期する復調成分クロック
をサンプリングクロック信号として該復調ベースバンド
信号をデジタル信号に変換するときに、該デジタル信号
の等化処理に用いられるタップ係数に基づいて該合成出
力の可変要素を制御する復調方法が得られる。
【０００９】又、本発明によれば、アナログ入力信号を
再生搬送波により濾波復調して復調ベースバンド信号を
出力する復調回路と、復調ベースバンド信号を非線形処
理する非線形回路と、非線形処理された信号からクロッ
ク成分を抽出するクロック成分抽出回路と、クロック成
分と同期する復調クロックを出力するクロック同期回路
と、復調クロックに基づいて復調ベースバンド信号をデ
ジタル信号に変換するアナログ／デジタル変換器と、デ
ジタル信号を等化処理する等化器とを含む復調器におい
て、クロック成分抽出回路は、非線形処理された信号を
固定的に遅延する固定遅延回路と、復調ベースバンド信
号を可変的に遅延する可変遅延回路と、可変遅延回路の
遅延出力の振幅を制御する振幅制御器と、固定遅延回路
及び振幅制御器の両出力を合成して成る合成出力を得る
合成器と、合成出力からクロック成分を抽出する抽出装
置と、等化器の等化出力に含まれるタップ係数に基づい
て振幅制御器と可変遅延回路とを制御するクロック等化
制御器とを有する復調器が得られる。
再生搬送波により濾波復調して復調ベースバンド信号を
出力する復調回路と、復調ベースバンド信号を非線形処
理する非線形回路と、非線形処理された信号からクロッ
ク成分を抽出するクロック成分抽出回路と、クロック成
分と同期する復調クロックを出力するクロック同期回路
と、復調クロックに基づいて復調ベースバンド信号をデ
ジタル信号に変換するアナログ／デジタル変換器と、デ
ジタル信号を等化処理する等化器とを含む復調器におい
て、クロック成分抽出回路は、非線形処理された信号を
固定的に遅延する固定遅延回路と、復調ベースバンド信
号を可変的に遅延する可変遅延回路と、可変遅延回路の
遅延出力の振幅を制御する振幅制御器と、固定遅延回路
及び振幅制御器の両出力を合成して成る合成出力を得る
合成器と、合成出力からクロック成分を抽出する抽出装
置と、等化器の等化出力に含まれるタップ係数に基づい
て振幅制御器と可変遅延回路とを制御するクロック等化
制御器とを有する復調器が得られる。
【００１０】更に、本発明によれば、上記復調器におい
て、抽出装置は、合成出力からクロック周波数成分を抽
出する帯域通過濾波器を含み、クロック同期回路は、ク
ロック周波数成分と同期する復調成分クロックを発生
し、アナログ／デジタル変換器は、復調成分クロックを
サンプリングクロック信号として復調ベースバンド信号
をデジタル信号に変換し、クロック等化制御器は、振幅
制御器及び固定遅延回路の出力振幅の比が等化器の最大
タップ係数及びセンタータップ係数の比に等しくなるよ
う該振幅制御器を制御する復調器が得られる。
て、抽出装置は、合成出力からクロック周波数成分を抽
出する帯域通過濾波器を含み、クロック同期回路は、ク
ロック周波数成分と同期する復調成分クロックを発生
し、アナログ／デジタル変換器は、復調成分クロックを
サンプリングクロック信号として復調ベースバンド信号
をデジタル信号に変換し、クロック等化制御器は、振幅
制御器及び固定遅延回路の出力振幅の比が等化器の最大
タップ係数及びセンタータップ係数の比に等しくなるよ
う該振幅制御器を制御する復調器が得られる。
【００１１】
【作用】本発明の復調器においては、判定帰還形等化器
のタップよりタップ係数が最大のタップを選択するクロ
ック等化制御器を設けている。このクロック等化制御器
は、復調ベースバンド信号を可変的に遅延させる可変遅
延回路の出力振幅を制御する振幅制御器，及び復調ベー
スバンド信号を固定的に遅延させる固定遅延回路の出力
振幅の比が等化器の最大タップ係数及びセンタータップ
係数の比に等しくなるよう振幅制御器を制御する。これ
により、可変遅延回路の遅延が最大係数タップにおける
遅延と等しくなるように制御され、復調ベースバンド信
号に含まれるクロック成分が十分に等化処理されるの
で、フェージング下においてもクロック同期が保たれ
る。
のタップよりタップ係数が最大のタップを選択するクロ
ック等化制御器を設けている。このクロック等化制御器
は、復調ベースバンド信号を可変的に遅延させる可変遅
延回路の出力振幅を制御する振幅制御器，及び復調ベー
スバンド信号を固定的に遅延させる固定遅延回路の出力
振幅の比が等化器の最大タップ係数及びセンタータップ
係数の比に等しくなるよう振幅制御器を制御する。これ
により、可変遅延回路の遅延が最大係数タップにおける
遅延と等しくなるように制御され、復調ベースバンド信
号に含まれるクロック成分が十分に等化処理されるの
で、フェージング下においてもクロック同期が保たれ
る。
【００１２】
【実施例】以下に実施例を挙げ、本発明の復調方法及び
復調器について、図面を参照して詳細に説明する。初め
に本発明の復調方法の概要について簡単に説明する。
復調器について、図面を参照して詳細に説明する。初め
に本発明の復調方法の概要について簡単に説明する。
【００１３】この復調方法では、従来の復調器の復調方
法，即ち、アナログ入力信号を再生搬送波により復調し
た後に帯域濾波制限して得られる復調ベースバンド信号
を非線形処理して抽出したクロック成分と同期する復調
クロックに基づいて、復調ベースバンド信号をデジタル
変換することにより得られるデジタル信号を等化処理し
て出力する方法において、復調ベースバンド信号を固定
的又は可変的に遅延させて合成した合成出力からクロッ
ク周波数成分を抽出し、このクロック周波数成分と同期
する復調成分クロックをサンプリングクロック信号とし
て復調ベースバンド信号をデジタル信号に変換する際、
デジタル信号の等化処理に用いられるタップ係数に基づ
いて合成出力の可変要素を制御するようにしたものであ
る。
法，即ち、アナログ入力信号を再生搬送波により復調し
た後に帯域濾波制限して得られる復調ベースバンド信号
を非線形処理して抽出したクロック成分と同期する復調
クロックに基づいて、復調ベースバンド信号をデジタル
変換することにより得られるデジタル信号を等化処理し
て出力する方法において、復調ベースバンド信号を固定
的又は可変的に遅延させて合成した合成出力からクロッ
ク周波数成分を抽出し、このクロック周波数成分と同期
する復調成分クロックをサンプリングクロック信号とし
て復調ベースバンド信号をデジタル信号に変換する際、
デジタル信号の等化処理に用いられるタップ係数に基づ
いて合成出力の可変要素を制御するようにしたものであ
る。
【００１４】そこで、この復調方法を導入した図１に示
す本発明の一実施例に係る復調器のブロック図を参照し
て具体的に説明する。但し、この復調器の基本構成にお
いて、図５で説明した復調器と重複する部分には同じ符
号を付して説明を省略し、相違する部分のみを説明す
る。
す本発明の一実施例に係る復調器のブロック図を参照し
て具体的に説明する。但し、この復調器の基本構成にお
いて、図５で説明した復調器と重複する部分には同じ符
号を付して説明を省略し、相違する部分のみを説明す
る。
【００１５】即ち、この復調器も図５に示した構成要
素，即ち、信号入力端子ＩＮと、局発入力端子１００，
２００と、掛算器１，２及び低域通過濾波器３，４から
成る復調回路と、増幅器５，６と、非線形回路７，８
と、クロック成分抽出回路１１´と、アナログ／デジタ
ル変換器（Ａ／Ｄ）９，１０と、クロック同期回路（Ｐ
ＬＬ）１２と、判定帰還形等化器（ＤＥＦ）１３とを備
えている。ここでクロック成分抽出回路１１´について
以下に説明する。
素，即ち、信号入力端子ＩＮと、局発入力端子１００，
２００と、掛算器１，２及び低域通過濾波器３，４から
成る復調回路と、増幅器５，６と、非線形回路７，８
と、クロック成分抽出回路１１´と、アナログ／デジタ
ル変換器（Ａ／Ｄ）９，１０と、クロック同期回路（Ｐ
ＬＬ）１２と、判定帰還形等化器（ＤＥＦ）１３とを備
えている。ここでクロック成分抽出回路１１´について
以下に説明する。
【００１６】このクロック成分抽出回路１１´は、復調
ベースバンド信号を固定的に遅延する固定遅延回路（τ
0 ）１４と、復調ベースバンド信号を可変的に遅延する
可変遅延回路（τ）１５と、この可変遅延回路（τ）１
５の出力振幅を制御する振幅制御器（電圧制御減衰器）
１６と、固定遅延回路（τ0 ）１４及び振幅制御器１６
からの合成出力を得る合成器１７と、合成出力からクロ
ック成分を抽出する抽出装置としての帯域通過濾波器１
８と、判定帰還形等化器（ＤＥＦ）１３の等化出力に含
まれるタップ係数に基づいて振幅制御器１６と可変遅延
回路（τ）１５とを制御するクロック等化制御器１９と
を備えている。
ベースバンド信号を固定的に遅延する固定遅延回路（τ
0 ）１４と、復調ベースバンド信号を可変的に遅延する
可変遅延回路（τ）１５と、この可変遅延回路（τ）１
５の出力振幅を制御する振幅制御器（電圧制御減衰器）
１６と、固定遅延回路（τ0 ）１４及び振幅制御器１６
からの合成出力を得る合成器１７と、合成出力からクロ
ック成分を抽出する抽出装置としての帯域通過濾波器１
８と、判定帰還形等化器（ＤＥＦ）１３の等化出力に含
まれるタップ係数に基づいて振幅制御器１６と可変遅延
回路（τ）１５とを制御するクロック等化制御器１９と
を備えている。
【００１７】この復調器の場合、非線形回路７，８の出
力が固定遅延回路（τ0 ）１４とクロック等化制御器１
９により制御される可変遅延回路（τ）１５とにそれぞ
れ入力される。可変遅延回路（τ）１５の出力は振幅制
御器１６により適当な振幅を与えられた後、合成器１７
で固定遅延回路（τ0 ）１４の出力に加えられて合成出
力が得られる。
力が固定遅延回路（τ0 ）１４とクロック等化制御器１
９により制御される可変遅延回路（τ）１５とにそれぞ
れ入力される。可変遅延回路（τ）１５の出力は振幅制
御器１６により適当な振幅を与えられた後、合成器１７
で固定遅延回路（τ0 ）１４の出力に加えられて合成出
力が得られる。
【００１８】又、この復調器の場合、フェージングによ
り復調信号に歪が生じると、判定帰還形等化器（ＤＥ
Ｆ）１３の各タップ係数は信号の歪を補正するように、
信号成分に含まれる各タップの持つ遅延分だけ遅れた信
号の量に対応して変化する。通常、信号点を収束させる
ためには全てのタップ情報が必要であるが、復調ベース
バンド中のクロック成分を抽出するためには中心周波数
ｆC からｆO ／２離れたｆC ＋ｆO ／２［Ｈｚ］離れた
部分にある深いノッチを等化できれば良い。そこで、本
実施例では各タップのうちの最も寄与の大きいものにつ
いてのみ等化処理を行う。
り復調信号に歪が生じると、判定帰還形等化器（ＤＥ
Ｆ）１３の各タップ係数は信号の歪を補正するように、
信号成分に含まれる各タップの持つ遅延分だけ遅れた信
号の量に対応して変化する。通常、信号点を収束させる
ためには全てのタップ情報が必要であるが、復調ベース
バンド中のクロック成分を抽出するためには中心周波数
ｆC からｆO ／２離れたｆC ＋ｆO ／２［Ｈｚ］離れた
部分にある深いノッチを等化できれば良い。そこで、本
実施例では各タップのうちの最も寄与の大きいものにつ
いてのみ等化処理を行う。
【００１９】例えば判定帰還形等化器（ＤＦＥ）１３の
センタータップにおける遅延をＴO，タップ係数をＣO
とし、最大のタップ係数を持つタップがＭ番目のタップ
であって、タップＭのタップ係数がＣM であるとする
と、固定遅延回路（τ0 ）１４は非線形回路７，８の出
力にＴO の遅延を与える。
センタータップにおける遅延をＴO，タップ係数をＣO
とし、最大のタップ係数を持つタップがＭ番目のタップ
であって、タップＭのタップ係数がＣM であるとする
と、固定遅延回路（τ0 ）１４は非線形回路７，８の出
力にＴO の遅延を与える。
【００２０】クロック等化制御器１９は判定帰還形等化
器（ＤＦＥ）１３におけるタップ係数を監視し、最大の
タップ係数を持つタップＭを検出した結果、そのタップ
Ｍにおける遅延量の情報に基づいて固定遅延回路
（τ0 ）１４の出力する遅延量がＴO ＋ＭＴとなるよう
に、振幅制御器１６と可変遅延回路（τ）１５とを制御
する。即ち、ここでクロック等化制御器１９は、振幅制
御器１６及び固定遅延回路（τ0 ）１４の出力振幅の比
が判定帰還形等化器（ＤＦＥ）１３の最大タップ係数及
びセンタータップ係数の比に等しくなるよう振幅制御器
１６を制御する。
器（ＤＦＥ）１３におけるタップ係数を監視し、最大の
タップ係数を持つタップＭを検出した結果、そのタップ
Ｍにおける遅延量の情報に基づいて固定遅延回路
（τ0 ）１４の出力する遅延量がＴO ＋ＭＴとなるよう
に、振幅制御器１６と可変遅延回路（τ）１５とを制御
する。即ち、ここでクロック等化制御器１９は、振幅制
御器１６及び固定遅延回路（τ0 ）１４の出力振幅の比
が判定帰還形等化器（ＤＦＥ）１３の最大タップ係数及
びセンタータップ係数の比に等しくなるよう振幅制御器
１６を制御する。
【００２１】図２は、可変遅延回路（τ）１５の一例を
示したものである。ここで入力端子ＩＮには非線形回路
７，８を通過した復調ベースバンド信号ａ，ｂが入力さ
れる。入力端子ＩＮから入力された復調ベースバンド信
号ａ，ｂはそれぞれ図示の如く１クロック分の遅延を持
つ複数の遅延回路を通り、各々遅延回路の出力がマルチ
プレクサに入力される。但し、ここで各遅延回路の出力
はそれぞれ各タップの遅延量に対応している。マルチプ
レクサはクロック等化制御器１９からの制御信号をＣＯ
ＮＴ端子より入力することにより、ＴO ＋ＴＭの遅延量
を持つ入力を選択した上で振幅制御器１６に出力する。
示したものである。ここで入力端子ＩＮには非線形回路
７，８を通過した復調ベースバンド信号ａ，ｂが入力さ
れる。入力端子ＩＮから入力された復調ベースバンド信
号ａ，ｂはそれぞれ図示の如く１クロック分の遅延を持
つ複数の遅延回路を通り、各々遅延回路の出力がマルチ
プレクサに入力される。但し、ここで各遅延回路の出力
はそれぞれ各タップの遅延量に対応している。マルチプ
レクサはクロック等化制御器１９からの制御信号をＣＯ
ＮＴ端子より入力することにより、ＴO ＋ＴＭの遅延量
を持つ入力を選択した上で振幅制御器１６に出力する。
【００２２】図３はタップ係数とクロック等化器定数と
の関係を説明するために示したもので、同図（ａ）は判
定帰還形等化器（ＤＦＥ）１３の構成例，同図（ｂ）は
各タップ係数の比較処理例，同図（ｃ）はクロック等化
器定数の設定例である。
の関係を説明するために示したもので、同図（ａ）は判
定帰還形等化器（ＤＦＥ）１３の構成例，同図（ｂ）は
各タップ係数の比較処理例，同図（ｃ）はクロック等化
器定数の設定例である。
【００２３】ここでは判定帰還形等化器（ＤＦＥ）１３
の遅延量ＴO ，ＴM ，ＴN の対応要素を含む各タップ係
数Ｃ-N，Ｃ-N+1，…ＣO ，ＣM ，Ｃ+Nがクロック等化制
御器１９にて比較され、遅延量ＴO ＋ＴＭのときにクロ
ック等化制御器１９が振幅制御器１６の出力と固定遅延
回路（τ0 ）１４の出力との比がＣM ／ＣO となるよう
に振幅制御器１６を制御することを示している。これに
より、振幅制御器１６の出力と固定遅延回路（τ0 ）１
４の出力とを合成器１７で合成した上で復調ベースバン
ド信号中のクロック成分を等化処理することができる。
の遅延量ＴO ，ＴM ，ＴN の対応要素を含む各タップ係
数Ｃ-N，Ｃ-N+1，…ＣO ，ＣM ，Ｃ+Nがクロック等化制
御器１９にて比較され、遅延量ＴO ＋ＴＭのときにクロ
ック等化制御器１９が振幅制御器１６の出力と固定遅延
回路（τ0 ）１４の出力との比がＣM ／ＣO となるよう
に振幅制御器１６を制御することを示している。これに
より、振幅制御器１６の出力と固定遅延回路（τ0 ）１
４の出力とを合成器１７で合成した上で復調ベースバン
ド信号中のクロック成分を等化処理することができる。
【００２４】図４（ａ）は、この復調器におけるフェー
ジング干渉時の圧縮出力（シグネチャ）特性を同図
（ｂ）に示す従来のものと比較して示したものである。
但し、図中におけるＭＰ領域は「遅延波の振幅＜主波の
振幅」なる関係が成立する領域を示し、ＮＭＰ領域は
「遅延波の振幅＞主波の振幅」なる関係が成立する領域
を示す。図４（ａ）及び（ｂ）からは、本実施例の復調
器の場合、出力特性線がノッチ周波数ｆN に拘らずノッ
チの深さＤN におけるＮＭＰ領域内に表われているのに
対し、従来の復調器では出力特性線がノッチの深さＤN
におけるＮＭＰ領域及びＭＰ領域の双方に及んで表われ
ていることが判る。これにより、本実施例の復調器はフ
ェージングによって復調ベースバンド信号中のクロック
成分が歪んでもクロック同期を良好に保つことができ
る。
ジング干渉時の圧縮出力（シグネチャ）特性を同図
（ｂ）に示す従来のものと比較して示したものである。
但し、図中におけるＭＰ領域は「遅延波の振幅＜主波の
振幅」なる関係が成立する領域を示し、ＮＭＰ領域は
「遅延波の振幅＞主波の振幅」なる関係が成立する領域
を示す。図４（ａ）及び（ｂ）からは、本実施例の復調
器の場合、出力特性線がノッチ周波数ｆN に拘らずノッ
チの深さＤN におけるＮＭＰ領域内に表われているのに
対し、従来の復調器では出力特性線がノッチの深さＤN
におけるＮＭＰ領域及びＭＰ領域の双方に及んで表われ
ていることが判る。これにより、本実施例の復調器はフ
ェージングによって復調ベースバンド信号中のクロック
成分が歪んでもクロック同期を良好に保つことができ
る。
【００２５】
【発明の効果】以上に説明したように、本発明によれ
ば、フェージングのノッチ周波数が搬送周波数の中心周
波数からｆ0 ／２［Ｈｚ］離れた場合に復調ベースバン
ド信号中のクロック成分が干渉を受けても同期ずれを起
こさない復調方法及び復調器が得られる。
ば、フェージングのノッチ周波数が搬送周波数の中心周
波数からｆ0 ／２［Ｈｚ］離れた場合に復調ベースバン
ド信号中のクロック成分が干渉を受けても同期ずれを起
こさない復調方法及び復調器が得られる。
【図１】本発明の一実施例に係る復調器をブロック図に
より示したものである。
より示したものである。
【図２】図１に示す復調器に備えられる可変遅延回路の
一例を示したものである。
一例を示したものである。
【図３】図１に示す復調器に係るタップ係数とクロック
等化器定数との関係を説明するためのもので、同図
（ａ）は復調器に備えられる判定帰還形等化器の構成例
であり、同図（ｂ）は各タップ係数の比較処理例であ
り、同図（ｃ）はクロック等化器定数の設定例である。
等化器定数との関係を説明するためのもので、同図
（ａ）は復調器に備えられる判定帰還形等化器の構成例
であり、同図（ｂ）は各タップ係数の比較処理例であ
り、同図（ｃ）はクロック等化器定数の設定例である。
【図４】（ａ）は図１に示す復調器におけるフェージン
グ干渉時の圧縮出力特性であり、（ｂ）は従来の復調器
におけるフェージング干渉時の圧縮出力特性である。
グ干渉時の圧縮出力特性であり、（ｂ）は従来の復調器
におけるフェージング干渉時の圧縮出力特性である。
【図５】従来の復調器をブロック図により示したもので
ある。
ある。
【図６】（ａ）は図５に示す復調器のフェージングによ
る干渉時にノッチ周波数が搬送周波数の中心周波数から
離れる状態の変調スペクトラムを示したもので、（ｂ）
はそのときの抽出クロック成分のレベル変動を示したも
のである。
る干渉時にノッチ周波数が搬送周波数の中心周波数から
離れる状態の変調スペクトラムを示したもので、（ｂ）
はそのときの抽出クロック成分のレベル変動を示したも
のである。
１，２ 掛算器 ３，４ 低域濾波器 ５，６ 増幅器 ７，８ 非線形回路 ９，１０ アナログ／デジタル変換器（Ａ／Ｄ） １１，１１´ クロック成分抽出回路 １２ クロック同期回路（ＰＬＬ） １３ 判定帰還形等化器（ＤＦＥ） １４ 固定遅延回路（τ0 ） １５ 可変遅延回路（τ） １６ 振幅制御器（電圧制御減衰器） １７ 合成器 １８ 帯域通過濾波器 １９ クロック等化制御器 １００，２００ 局発入力端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 27/38
Claims (3)
- 【請求項１】 アナログ入力信号を再生搬送波により復
調した後に帯域濾波制限して復調ベースバンド信号を
得，該復調ベースバンド信号を非線形処理して抽出した
クロック成分と同期する復調クロックに基づいて該復調
ベースバンド信号をデジタル信号に変換し、該デジタル
信号を等化処理して出力する復調方法において、前記復
調ベースバンド信号を遅延させて合成した合成出力から
クロック周波数成分を抽出し、該クロック周波数成分と
同期する復調成分クロックをサンプリングクロック信号
として該復調ベースバンド信号を前記デジタル信号に変
換するときに、該デジタル信号の等化処理に用いられる
タップ係数に基づいて該合成出力の可変要素を制御する
ことを特徴とする復調方法。 - 【請求項２】 アナログ入力信号を再生搬送波により濾
波復調して復調ベースバンド信号を出力する復調回路
と、前記復調ベースバンド信号を非線形処理する非線形
回路と、前記非線形処理された信号からクロック成分を
抽出するクロック成分抽出回路と、前記クロック成分と
同期する復調クロックを出力するクロック同期回路と、
前記復調クロックに基づいて前記復調ベースバンド信号
をデジタル信号に変換するアナログ／デジタル変換器
と、前記デジタル信号を等化処理する等化器とを含む復
調器において、前記クロック成分抽出回路は、前記非線
形処理された信号を固定的に遅延する固定遅延回路と、
前記復調ベースバンド信号を可変的に遅延する可変遅延
回路と、前記可変遅延回路の遅延出力の振幅を制御する
振幅制御器と、前記固定遅延回路及び前記振幅制御器の
両出力を合成して成る合成出力を得る合成器と、前記合
成出力から前記クロック成分を抽出する抽出装置と、前
記等化器の等化出力に含まれるタップ係数に基づいて前
記振幅制御器と前記可変遅延回路とを制御するクロック
等化制御器とを有することを特徴とする復調器。 - 【請求項３】 請求項２記載の復調器において、前記抽
出装置は、前記合成出力からクロック周波数成分を抽出
する帯域通過濾波器を含み、前記クロック同期回路は、
前記クロック周波数成分と同期する復調成分クロックを
発生し、前記アナログ／デジタル変換器は、前記復調成
分クロックをサンプリングクロック信号として前記復調
ベースバンド信号をデジタル信号に変換し、前記クロッ
ク等化制御器は、前記振幅制御器及び前記固定遅延回路
の出力振幅の比が前記等化器の最大タップ係数及びセン
タータップ係数の比に等しくなるよう該振幅制御器を制
御することを特徴とする復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150016A JP2518520B2 (ja) | 1993-06-22 | 1993-06-22 | 復調方法及び復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150016A JP2518520B2 (ja) | 1993-06-22 | 1993-06-22 | 復調方法及び復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722988A true JPH0722988A (ja) | 1995-01-24 |
| JP2518520B2 JP2518520B2 (ja) | 1996-07-24 |
Family
ID=15487643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5150016A Expired - Fee Related JP2518520B2 (ja) | 1993-06-22 | 1993-06-22 | 復調方法及び復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2518520B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0750623A (ja) * | 1993-08-05 | 1995-02-21 | Nec Corp | 復調装置 |
| US6028902A (en) * | 1996-09-10 | 2000-02-22 | Fujitsu Limited | Clock phase detecting circuit |
| WO2012121151A1 (ja) * | 2011-03-10 | 2012-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 超高速無線通信を行う受信機側におけるサンプリング周波数および位相オフセットのオンザフライ補償 |
-
1993
- 1993-06-22 JP JP5150016A patent/JP2518520B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0750623A (ja) * | 1993-08-05 | 1995-02-21 | Nec Corp | 復調装置 |
| US6028902A (en) * | 1996-09-10 | 2000-02-22 | Fujitsu Limited | Clock phase detecting circuit |
| WO2012121151A1 (ja) * | 2011-03-10 | 2012-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 超高速無線通信を行う受信機側におけるサンプリング周波数および位相オフセットのオンザフライ補償 |
| JP5476506B2 (ja) * | 2011-03-10 | 2014-04-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 超高速無線通信を行う受信機側におけるサンプリング周波数および位相オフセットのオンザフライ補償 |
| US8971397B2 (en) | 2011-03-10 | 2015-03-03 | International Business Machines Corporation | On-the-fly compensation of sampling frequency and phase offset in receiver performing ultra-high-speed wireless communication |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2518520B2 (ja) | 1996-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1338153C (en) | Interference canceller | |
| US6205170B1 (en) | Transmission/reception unit with bidirectional equalization | |
| JPH0795258A (ja) | デジタル・タイミング回復回路及び回復方法 | |
| US5331663A (en) | Decision-feedback equalizer capable of producing an equalized signal at a high speed without a remaining fading | |
| US3872381A (en) | Digital transmission system | |
| US5648923A (en) | Nyquist filter for use in a joint VSB/QAM demodulator | |
| JP3099831B2 (ja) | 自動等化器 | |
| US4656644A (en) | Digital radio receiving apparatus | |
| US5285475A (en) | Decision-feedback equalizer capable of producing an equalized signal at high speed | |
| JP2518520B2 (ja) | 復調方法及び復調器 | |
| JPH0447721A (ja) | 自動等化器 | |
| US4759039A (en) | Simplified recovery of data signals from quadrature-related carrier signals | |
| JP3264142B2 (ja) | Ｐｌｌ制御方式 | |
| US6546237B1 (en) | Differential FM detector for radio receivers | |
| JP2570126B2 (ja) | 復調装置 | |
| US4559635A (en) | Auto-adaptive amplitude-equalizing arrangement for digital radio links | |
| JP2838962B2 (ja) | 搬送波再生方式 | |
| JP3371256B2 (ja) | 自動等化器 | |
| JP2560979B2 (ja) | クロック同期回路 | |
| AU678032B2 (en) | Burst differential receiver | |
| JP2827875B2 (ja) | マイクロ波帯信号発生装置 | |
| US7113539B1 (en) | Method and apparatus for performing bandedge equalization | |
| JP2842349B2 (ja) | 復調装置 | |
| JPS59112714A (ja) | 自動波形等化装置 | |
| JP2545882B2 (ja) | データ再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960326 |
|
| LAPS | Cancellation because of no payment of annual fees |