JP3264142B2 - Ｐｌｌ制御方式 - Google Patents
Ｐｌｌ制御方式Info
- Publication number
- JP3264142B2 JP3264142B2 JP14167295A JP14167295A JP3264142B2 JP 3264142 B2 JP3264142 B2 JP 3264142B2 JP 14167295 A JP14167295 A JP 14167295A JP 14167295 A JP14167295 A JP 14167295A JP 3264142 B2 JP3264142 B2 JP 3264142B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- pll control
- tap
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、モデムなどの伝送装置
における、受信信号の同期をとるためのＰＬＬ（ＰＨＡ
ＳＥ ＬＯＣＫＥＤ ＬＯＯＰ）方式に関する。
における、受信信号の同期をとるためのＰＬＬ（ＰＨＡ
ＳＥ ＬＯＣＫＥＤ ＬＯＯＰ）方式に関する。
【０００２】
【従来の技術】図５は、従来のＰＬＬ制御を行なうため
のモデムの信号受信部のブロック構成を示す図面であ
る。以下、図５を用いて従来のＰＬＬ制御手順について
説明する。図において、回線を介して受信したアナログ
信号は、アナログ−デジタル変換部に入力し、デジタル
信号に変換される。アナログ−デジタル変換部から出力
されたデジタル信号は、復調部に入力して復調される。
のモデムの信号受信部のブロック構成を示す図面であ
る。以下、図５を用いて従来のＰＬＬ制御手順について
説明する。図において、回線を介して受信したアナログ
信号は、アナログ−デジタル変換部に入力し、デジタル
信号に変換される。アナログ−デジタル変換部から出力
されたデジタル信号は、復調部に入力して復調される。
【０００３】復調部からの出力は、ロールオフフィルタ
（ＲＯＦ）を通り、自動利得制御部（ＡＧＣ）で利得制
御された後、等化器（ＥＱＬ）で波形等化された後判定
部に入力され、受信データが再生される。一方、ＰＬＬ
制御を行なうために、復調部出力がタイミング抽出部に
入力し、タイミング抽出部で受信信号からタイミング成
分が抽出される。その後、抽出されたタイミング信号の
位相回転量が算出され、算出された位相回転量に応じた
信号がタイミングＰＬＬ制御部（ＴＩＭ ＰＬＬ）に入
力される。
（ＲＯＦ）を通り、自動利得制御部（ＡＧＣ）で利得制
御された後、等化器（ＥＱＬ）で波形等化された後判定
部に入力され、受信データが再生される。一方、ＰＬＬ
制御を行なうために、復調部出力がタイミング抽出部に
入力し、タイミング抽出部で受信信号からタイミング成
分が抽出される。その後、抽出されたタイミング信号の
位相回転量が算出され、算出された位相回転量に応じた
信号がタイミングＰＬＬ制御部（ＴＩＭ ＰＬＬ）に入
力される。
【０００４】タイミングＰＬＬ制御部は、入力した信号
に基づいて位相制御を行ない、アナログ−デジタル変換
部に出力されるサンプリング信号の位相が受信信号の位
相に同期するように制御する。
に基づいて位相制御を行ない、アナログ−デジタル変換
部に出力されるサンプリング信号の位相が受信信号の位
相に同期するように制御する。
【０００５】
【発明が解決しようとする課題】通常の通信では、ナイ
キスト伝送方式が用いられている。図６は、ナイキスト
伝送方式における周波数分布を示すスペクトル図であ
る。ナイキスト伝送は、時間軸上でナイキスト間隔（ナ
イキスト周波数）上に配置された信号点を、ナイキスト
間隔で送る伝送方式である。このような伝送方式の場
合、他の信号点との符号間干渉なしで信号点を伝送する
ことができる。
キスト伝送方式が用いられている。図６は、ナイキスト
伝送方式における周波数分布を示すスペクトル図であ
る。ナイキスト伝送は、時間軸上でナイキスト間隔（ナ
イキスト周波数）上に配置された信号点を、ナイキスト
間隔で送る伝送方式である。このような伝送方式の場
合、他の信号点との符号間干渉なしで信号点を伝送する
ことができる。
【０００６】このようなナイキスト伝送方式の場合には
ナイキスト周波数が存在しているため、受信キャリアか
らタイミング位相を抽出し、これに基づいてＰＬＬ制御
を行なうことが可能であった。しかし、近年において
は、例えば２８. ８ｋｂｐｓというような高速モデムが
提案されている。このような高速モデムにおいては、従
来より用いられてきたナイキスト伝送方式に変わり、非
ナイキスト伝送方式を採用するものがある。
ナイキスト周波数が存在しているため、受信キャリアか
らタイミング位相を抽出し、これに基づいてＰＬＬ制御
を行なうことが可能であった。しかし、近年において
は、例えば２８. ８ｋｂｐｓというような高速モデムが
提案されている。このような高速モデムにおいては、従
来より用いられてきたナイキスト伝送方式に変わり、非
ナイキスト伝送方式を採用するものがある。
【０００７】非ナイキスト伝送方式では、時間軸上で２
つのナイキスト間隔の間に配置された信号点をナイキス
ト間隔で送る伝送方式である。図７は非ナイキスト伝送
方式における周波数分布を示すスペクトル図である。こ
のような非ナイキスト伝送方式では、他の信号点との間
の符号間干渉を持たせて信号点を伝送している。非ナイ
キスト伝送方式ではナイキスト周波数が存在しないた
め、タイミング成分の抽出は困難となる場合がある。
つのナイキスト間隔の間に配置された信号点をナイキス
ト間隔で送る伝送方式である。図７は非ナイキスト伝送
方式における周波数分布を示すスペクトル図である。こ
のような非ナイキスト伝送方式では、他の信号点との間
の符号間干渉を持たせて信号点を伝送している。非ナイ
キスト伝送方式ではナイキスト周波数が存在しないた
め、タイミング成分の抽出は困難となる場合がある。
【０００８】また、信号が伝送される回線によっては、
搬送リンクを経由するために信号に位相遅延歪みが発生
してしまうため、このような場合にも受信キャリアから
のタイミング成分の抽出が困難となる。このように、非
ナイキスト伝送方式を用いているような場合、あるい回
線状態によって受信キャリアからのタイミング成分の抽
出が困難となることにより、ＰＬＬ制御が不安定となっ
てしまい、その結果モデムのエラーレートなどの性能劣
化を引き起こすという問題が生じていた。
搬送リンクを経由するために信号に位相遅延歪みが発生
してしまうため、このような場合にも受信キャリアから
のタイミング成分の抽出が困難となる。このように、非
ナイキスト伝送方式を用いているような場合、あるい回
線状態によって受信キャリアからのタイミング成分の抽
出が困難となることにより、ＰＬＬ制御が不安定となっ
てしまい、その結果モデムのエラーレートなどの性能劣
化を引き起こすという問題が生じていた。
【０００９】本発明は、上記の課題に鑑み、タイミング
成分の抽出が困難な伝送方式や回線状態にあっても、安
定したＰＬＬ制御が可能なＰＬＬ制御方式を実現するこ
とを目的とする。
成分の抽出が困難な伝送方式や回線状態にあっても、安
定したＰＬＬ制御が可能なＰＬＬ制御方式を実現するこ
とを目的とする。
【００１０】
【課題を解決するための手段】本発明は、受信した信号
の歪みを取り除いて等化する自動等化器と、自動等化器
のタップ係数を入力し、等化器のセンタータップの右側
のタップ係数の和と左側のタップ係数の和との差分を算
出する差分抽出部と、差分抽出部からの出力に基づいて
受信信号位相制御を行なう位相制御部とを備えたＰＬＬ
制御方式であることを特徴とする。
の歪みを取り除いて等化する自動等化器と、自動等化器
のタップ係数を入力し、等化器のセンタータップの右側
のタップ係数の和と左側のタップ係数の和との差分を算
出する差分抽出部と、差分抽出部からの出力に基づいて
受信信号位相制御を行なう位相制御部とを備えたＰＬＬ
制御方式であることを特徴とする。
【００１１】また、本発明は、差分抽出部が右側タップ
係数の和と左側タップ係数の和にそれぞれ重み付けを
し、重み付けされた各タップ係数の和の差分を行なうこ
とを特徴とする。更に本発明は、受信信号からタイミン
グ成分を抽出するタイミング抽出部と、差分抽出部から
の信号とタイミング抽出部からの信号とが入力され、こ
れら入力信号のうち一方を選択して位相制御部に出力す
る選択部とを備えたことを特徴とする。
係数の和と左側タップ係数の和にそれぞれ重み付けを
し、重み付けされた各タップ係数の和の差分を行なうこ
とを特徴とする。更に本発明は、受信信号からタイミン
グ成分を抽出するタイミング抽出部と、差分抽出部から
の信号とタイミング抽出部からの信号とが入力され、こ
れら入力信号のうち一方を選択して位相制御部に出力す
る選択部とを備えたことを特徴とする。
【００１２】
【作用】自動等化器のセンタータップの右側のタップ係
数の和と左側のタップ係数の和との差分をとることによ
って、受信信号の位相の状態を判定することができる。
そしてこの判定結果に基づいて、ＰＬＬ制御を行なう。
また、右側タップ係数の和と左側タップ係数の和に重み
付けをすることによって、回線状態等に基づいて最適な
ＰＬＬ制御が可能となる。
数の和と左側のタップ係数の和との差分をとることによ
って、受信信号の位相の状態を判定することができる。
そしてこの判定結果に基づいて、ＰＬＬ制御を行なう。
また、右側タップ係数の和と左側タップ係数の和に重み
付けをすることによって、回線状態等に基づいて最適な
ＰＬＬ制御が可能となる。
【００１３】更に、受信信号からのタイミング成分の抽
出結果と、タップ係数の和の差分結果とのうち一方を選
択してＰＬＬ制御を行なうことによって、最適なＰＬＬ
制御方法を選択することが可能となる。
出結果と、タップ係数の和の差分結果とのうち一方を選
択してＰＬＬ制御を行なうことによって、最適なＰＬＬ
制御方法を選択することが可能となる。
【００１４】
【実施例】図１は、本発明の一実施例におけるＰＬＬ制
御が適用される、モデムの受信部を示すブロック図であ
る。図において、１はアナログ−デジタル変換部であ
り、回線を介して受信したアナログ信号をデジタル信号
に変換するものである。アナログ−デジタル変換部のサ
ンプリング信号は、後述するタイミングＰＬＬ制御部よ
り供給される。
御が適用される、モデムの受信部を示すブロック図であ
る。図において、１はアナログ−デジタル変換部であ
り、回線を介して受信したアナログ信号をデジタル信号
に変換するものである。アナログ−デジタル変換部のサ
ンプリング信号は、後述するタイミングＰＬＬ制御部よ
り供給される。
【００１５】２は復調部であり、アナログ−デジタル変
換部から出力されたデジタル信号を復調するものであ
る。３はロールオフフィルタ、４は自動利得制御部であ
りロールオフフィルタからの出力信号の利得を制御する
ものである。５は等化器であり、自動利得制御部から出
力された信号の波形等化を行なうものである。
換部から出力されたデジタル信号を復調するものであ
る。３はロールオフフィルタ、４は自動利得制御部であ
りロールオフフィルタからの出力信号の利得を制御する
ものである。５は等化器であり、自動利得制御部から出
力された信号の波形等化を行なうものである。
【００１６】６はタイミング抽出・位相回転部である。
タイミング抽出・位相回転部では、復調部からの出力信
号が入力され、タイミング成分が抽出される。タイミン
グ成分が抽出された後、位相回転量を算出し、その結果
を出力する。７はタップパワー差抽出部である。タップ
パワー差抽出部には、自動等化器に設定されたタップ係
数が入力される。詳細は後述するが、タップパワー差抽
出部では、センタータップの左側並びに右側のタップ係
数のパワーの和を算出した後、左右タップ係数のパワー
の差分値を算出し、その結果を出力する。
タイミング抽出・位相回転部では、復調部からの出力信
号が入力され、タイミング成分が抽出される。タイミン
グ成分が抽出された後、位相回転量を算出し、その結果
を出力する。７はタップパワー差抽出部である。タップ
パワー差抽出部には、自動等化器に設定されたタップ係
数が入力される。詳細は後述するが、タップパワー差抽
出部では、センタータップの左側並びに右側のタップ係
数のパワーの和を算出した後、左右タップ係数のパワー
の差分値を算出し、その結果を出力する。
【００１７】８は選択部である。選択部には、タイミン
グ抽出・位相回転部からの信号と、タップパワー差抽出
部からの信号とが入力され、一方の信号を選択して出力
する。９はタイミングＰＬＬ制御部であり、選択部から
出力された信号に基づいて位相制御を行い、その結果に
応じてサンプリング信号をアナログ−デジタル変換部に
出力する。
グ抽出・位相回転部からの信号と、タップパワー差抽出
部からの信号とが入力され、一方の信号を選択して出力
する。９はタイミングＰＬＬ制御部であり、選択部から
出力された信号に基づいて位相制御を行い、その結果に
応じてサンプリング信号をアナログ−デジタル変換部に
出力する。
【００１８】次に、本実施例におけるモデムの位相制御
について説明する。まず、データ送信を行なうに先立っ
て、所要のパターンのトレーニングデータを変調して送
信、受信側装置ではこの信号を復調して受信部の初期化
処理を行っている。トレーニング時には、トレーニング
信号からタイミング成分を抽出し、ＰＬＬ制御を行な
う。トレーニング信号からのタイミング成分は、タイミ
ング抽出部により行われ、ＰＬＬ制御は従来技術と同様
の手順によって行われる。
について説明する。まず、データ送信を行なうに先立っ
て、所要のパターンのトレーニングデータを変調して送
信、受信側装置ではこの信号を復調して受信部の初期化
処理を行っている。トレーニング時には、トレーニング
信号からタイミング成分を抽出し、ＰＬＬ制御を行な
う。トレーニング信号からのタイミング成分は、タイミ
ング抽出部により行われ、ＰＬＬ制御は従来技術と同様
の手順によって行われる。
【００１９】選択部は、トレーニング時はタイミング抽
出・位相回転部からの信号を選択して出力する。一方、
定常時には、選択部はタップパワー差抽出部からの信号
を選択して、タイミングＰＬＬ制御部に供給する。デー
タ通信を行っている定常状態では、本実施例では以下の
手順によりＰＬＬ制御を行っている。
出・位相回転部からの信号を選択して出力する。一方、
定常時には、選択部はタップパワー差抽出部からの信号
を選択して、タイミングＰＬＬ制御部に供給する。デー
タ通信を行っている定常状態では、本実施例では以下の
手順によりＰＬＬ制御を行っている。
【００２０】図２は、自動等化器の等価回路を示す図面
である。自動等化器は、回線歪みなどによる受信信号の
波形歪みを取り除くものである。自動等化器は、図２に
示されるように例えばトランスバーサルフィルタにより
構成される。自動等化器は、タップ係数を動的に制御し
て回線状態に合わせた最適な等化特性が得られるように
制御される。トレーニング時には、トレーニングデータ
によってタップ係数が初期設定される。そして、回線状
態に応じてセンタータップが最も成長し、その両脇のタ
ップが回線状態に応じてある程度成長した形になり、そ
の時点での最適な等化特性が実現される。
である。自動等化器は、回線歪みなどによる受信信号の
波形歪みを取り除くものである。自動等化器は、図２に
示されるように例えばトランスバーサルフィルタにより
構成される。自動等化器は、タップ係数を動的に制御し
て回線状態に合わせた最適な等化特性が得られるように
制御される。トレーニング時には、トレーニングデータ
によってタップ係数が初期設定される。そして、回線状
態に応じてセンタータップが最も成長し、その両脇のタ
ップが回線状態に応じてある程度成長した形になり、そ
の時点での最適な等化特性が実現される。
【００２１】ここで、タイミング位相が同期しているな
らば、タップ係数はトレーニング時と同じ値を保持して
いる。一方、タイミング位相がずれてくると、それに合
わせて設定されたタップ係数が等価回路上でセンタータ
ップに対して右方向、あるいは左方向に動的に移動す
る。図３は、自動等化器におけるタップ係数の様子を模
式的に示した図面である。同図ａは、タイミング位相が
同期している状態のタップ係数を示している。この場
合、センタータップ値が最も大きく、左右のタップ係数
が回線状態に応じた値に設定される。
らば、タップ係数はトレーニング時と同じ値を保持して
いる。一方、タイミング位相がずれてくると、それに合
わせて設定されたタップ係数が等価回路上でセンタータ
ップに対して右方向、あるいは左方向に動的に移動す
る。図３は、自動等化器におけるタップ係数の様子を模
式的に示した図面である。同図ａは、タイミング位相が
同期している状態のタップ係数を示している。この場
合、センタータップ値が最も大きく、左右のタップ係数
が回線状態に応じた値に設定される。
【００２２】同図ｂは、タイミング位相が遅れている場
合である。この場合には、位相遅れを補償するためにセ
ンタータップに対して右側のタップ係数が大きな値に設
定され、左側のタップ係数が小さく設定される。また同
図ｃは逆にタイミング位相が進んでいる場合である。こ
の場合には、位相進みを補償するために、センタータッ
プに対して左側のタップ係数が大きくなるように制御さ
れる。
合である。この場合には、位相遅れを補償するためにセ
ンタータップに対して右側のタップ係数が大きな値に設
定され、左側のタップ係数が小さく設定される。また同
図ｃは逆にタイミング位相が進んでいる場合である。こ
の場合には、位相進みを補償するために、センタータッ
プに対して左側のタップ係数が大きくなるように制御さ
れる。
【００２３】以上のことからわかる通り、受信信号の位
相に応じて、自動等化器のタップ係数の値が変化する。
逆に言えば、タップ係数の値に応じて受信信号の位相の
遅れ／進みの度合いを図ることが可能である。そこで、
本実施例ではこのタップ係数の変化を抽出し、タップ係
数がもとの形（例えばトレーニング時の値）が保持され
るようにＰＬＬ制御を行なうことによって、タイミング
成分を抽出せずともＰＬＬ制御を行なうことができる点
に着目した。
相に応じて、自動等化器のタップ係数の値が変化する。
逆に言えば、タップ係数の値に応じて受信信号の位相の
遅れ／進みの度合いを図ることが可能である。そこで、
本実施例ではこのタップ係数の変化を抽出し、タップ係
数がもとの形（例えばトレーニング時の値）が保持され
るようにＰＬＬ制御を行なうことによって、タイミング
成分を抽出せずともＰＬＬ制御を行なうことができる点
に着目した。
【００２４】本実施例では、センタータップに対して右
側のタップ係数の和と、左側のタップ係数の和との差分
をとり、その極性と大きさに基づいてＰＬＬ制御を行な
う。差分値の極性は位相の進み／遅れを示し、差分値の
大きさは位相の進み／遅れの度合いを示しているため、
これらに基づいてＰＬＬ制御量を決めることができる。
側のタップ係数の和と、左側のタップ係数の和との差分
をとり、その極性と大きさに基づいてＰＬＬ制御を行な
う。差分値の極性は位相の進み／遅れを示し、差分値の
大きさは位相の進み／遅れの度合いを示しているため、
これらに基づいてＰＬＬ制御量を決めることができる。
【００２５】ＰＬＬ制御入力（ＴＩＭＹ）は、以下の式
により算出される。 ＴＩＭＹ＝α｛Σ（ＣＲ１〜ＣＲｎ）−ｋΣ（ＣＬ１〜ＣＬｍ）｝ （１） 但し、 ＣＲｎ＝ＣＲｎｒ2 ＋ＣＲｎｉ2 、ＣＬｎ＝ＣＬｎｒ2 ＋ＣＬｎｉ2 （２） ＣＲｎｒ、ＣＬｎｒはそれぞれ実部を、ＣＲｎｉ、ＣＬ
ｎｉはそれぞれ虚部を示している。実際の自動等化器で
は複素数を扱うが、図２の場合には説明を簡易にするた
めに一次元で表している。
により算出される。 ＴＩＭＹ＝α｛Σ（ＣＲ１〜ＣＲｎ）−ｋΣ（ＣＬ１〜ＣＬｍ）｝ （１） 但し、 ＣＲｎ＝ＣＲｎｒ2 ＋ＣＲｎｉ2 、ＣＬｎ＝ＣＬｎｒ2 ＋ＣＬｎｉ2 （２） ＣＲｎｒ、ＣＬｎｒはそれぞれ実部を、ＣＲｎｉ、ＣＬ
ｎｉはそれぞれ虚部を示している。実際の自動等化器で
は複素数を扱うが、図２の場合には説明を簡易にするた
めに一次元で表している。
【００２６】ここで、αはＰＬＬの制御力を示す係数
で、値が大きい程ＰＬＬ制御が敏感になる。この値はＰ
ＬＬ制御部に応じて決定され、システムの動作上最も適
している値を選択すればよい。また、ｋは左右のタップ
係数の重み付けのための係数である。ｋは平均的には
０. ５程度の値が適当である。自動等化器のタップ係数
は、回線状態に応じて変化し一定では無い。そのため、
仮にタイミング位相が同期していたとしても、単純に右
側タップ係数の和と左側タップ係数の和との差分値を求
めただけではＴＩＭＹの値が０にならない場合もでてく
る。このような不都合を解消するために、係数ｋを用い
る。
で、値が大きい程ＰＬＬ制御が敏感になる。この値はＰ
ＬＬ制御部に応じて決定され、システムの動作上最も適
している値を選択すればよい。また、ｋは左右のタップ
係数の重み付けのための係数である。ｋは平均的には
０. ５程度の値が適当である。自動等化器のタップ係数
は、回線状態に応じて変化し一定では無い。そのため、
仮にタイミング位相が同期していたとしても、単純に右
側タップ係数の和と左側タップ係数の和との差分値を求
めただけではＴＩＭＹの値が０にならない場合もでてく
る。このような不都合を解消するために、係数ｋを用い
る。
【００２７】ｋは必要に応じて可変とすることも可能で
あり、また回線状態があまり変化しないような場合など
には装置毎に固定的に設定されていてもよい。係数ｋを
可変とする場合には、回線状態によって設定することが
でき、例えば回線上の搬送リンクの数に応じて外部から
の設定などによって可変とすることもできる。タイミン
グ位相が同期している場合には、ＴＩＭＹの値は０とな
り、タイミングＰＬＬ制御部によるＰＬＬ制御は行われ
ない。
あり、また回線状態があまり変化しないような場合など
には装置毎に固定的に設定されていてもよい。係数ｋを
可変とする場合には、回線状態によって設定することが
でき、例えば回線上の搬送リンクの数に応じて外部から
の設定などによって可変とすることもできる。タイミン
グ位相が同期している場合には、ＴＩＭＹの値は０とな
り、タイミングＰＬＬ制御部によるＰＬＬ制御は行われ
ない。
【００２８】右側タップ係数の和が左側タップ係数の和
よりも大きい場合、即ちタイミング位相が遅れている場
合には、ＴＩＭＹは０よりも大きな値となる。そのた
め、タイミングＰＬＬ制御部はＴＩＭＹに基づいて、タ
イミング位相の遅れを補償するようにＰＬＬ制御を行な
う。一方、左側タップ係数の和が右側タップ係数の和よ
りも大きい場合、即ちタイミング位相が進んでいる場合
には、ＴＩＭＹは０よりも小さい値となる。そのため、
タイミングＰＬＬ制御部は、ＴＩＭＹに基づいてタイミ
ング位相の進みを補償するようにＰＬＬ制御を行なう。
よりも大きい場合、即ちタイミング位相が遅れている場
合には、ＴＩＭＹは０よりも大きな値となる。そのた
め、タイミングＰＬＬ制御部はＴＩＭＹに基づいて、タ
イミング位相の遅れを補償するようにＰＬＬ制御を行な
う。一方、左側タップ係数の和が右側タップ係数の和よ
りも大きい場合、即ちタイミング位相が進んでいる場合
には、ＴＩＭＹは０よりも小さい値となる。そのため、
タイミングＰＬＬ制御部は、ＴＩＭＹに基づいてタイミ
ング位相の進みを補償するようにＰＬＬ制御を行なう。
【００２９】このように、自動等化器のタップ係数に基
づいてタイミング位相のずれを判別し、これに基づいて
ＰＬＬ制御を行なっているため、受信信号からのタイミ
ング成分の抽出が困難であるような場合にも、安定した
ＰＬＬ制御を行なうことができる。図４は、本実施例に
よるＰＬＬ制御の手順を示すフローチャートである。
づいてタイミング位相のずれを判別し、これに基づいて
ＰＬＬ制御を行なっているため、受信信号からのタイミ
ング成分の抽出が困難であるような場合にも、安定した
ＰＬＬ制御を行なうことができる。図４は、本実施例に
よるＰＬＬ制御の手順を示すフローチャートである。
【００３０】ＰＬＬ制御を行なう場合には、その時点で
トレーニングが行われているか否かをＳ１で判定する。
判定の結果トレーニングが行われている場合には、選択
部はタイミング抽出・位相回転部からの信号を選択して
出力する。タイミング抽出・位相回転部では、受信信号
からタイミング成分を抽出（Ｓ２）した後、位相回転量
を算出（Ｓ３）、算出された位相回転量に応じた信号を
出力する。
トレーニングが行われているか否かをＳ１で判定する。
判定の結果トレーニングが行われている場合には、選択
部はタイミング抽出・位相回転部からの信号を選択して
出力する。タイミング抽出・位相回転部では、受信信号
からタイミング成分を抽出（Ｓ２）した後、位相回転量
を算出（Ｓ３）、算出された位相回転量に応じた信号を
出力する。
【００３１】タイミングＰＬＬ制御部は、タイミング抽
出・位相回転部からの信号に基づいて、ＰＬＬ制御を行
なう（Ｓ７）。一方、Ｓ１にてトレーニングを実施して
いないと判定された場合には、定常時のＰＬＬ制御を行
なう。この場合には、選択部はタップパワー差抽出部か
らの信号を選択してＰＬＬ制御部に出力する。
出・位相回転部からの信号に基づいて、ＰＬＬ制御を行
なう（Ｓ７）。一方、Ｓ１にてトレーニングを実施して
いないと判定された場合には、定常時のＰＬＬ制御を行
なう。この場合には、選択部はタップパワー差抽出部か
らの信号を選択してＰＬＬ制御部に出力する。
【００３２】定常時、タップパワー差抽出部はまず自動
等化器の右側タップ係数の和と左側タップ係数の和を求
める（Ｓ４）。次いで、タップパワー差抽出部では左右
のタップ係数の和より（１）に基づいて差分を算出し
（Ｓ５）、算出された差分値の極性を大きさに基づいた
信号（ＴＩＭＹ）をＰＬＬ制御部に出力する（Ｓ６）。
ＰＬＬ制御部では、選択部を介して受信した信号に基づ
いて、ＰＬＬ制御を行なう。トレーニング時にはタイミ
ング抽出・位相回転部からの信号に基づいてＰＬＬ制御
を行い、定常時にはタップパワー差抽出部からの信号Ｔ
ＩＭＹに基づいてＰＬＬ制御を行なう。
等化器の右側タップ係数の和と左側タップ係数の和を求
める（Ｓ４）。次いで、タップパワー差抽出部では左右
のタップ係数の和より（１）に基づいて差分を算出し
（Ｓ５）、算出された差分値の極性を大きさに基づいた
信号（ＴＩＭＹ）をＰＬＬ制御部に出力する（Ｓ６）。
ＰＬＬ制御部では、選択部を介して受信した信号に基づ
いて、ＰＬＬ制御を行なう。トレーニング時にはタイミ
ング抽出・位相回転部からの信号に基づいてＰＬＬ制御
を行い、定常時にはタップパワー差抽出部からの信号Ｔ
ＩＭＹに基づいてＰＬＬ制御を行なう。
【００３３】
【発明の効果】このように、本発明によれば、タイミン
グ成分を抽出せずとも、位相制御を行なうことができる
ため、タイミング抽出が困難である非ナイキスト伝送方
式などの伝送方式を用いてる場合、あるいは回線状態に
よってタイミング抽出が困難であるような場合であって
も、安定したＰＬＬ制御を実現することができる。
グ成分を抽出せずとも、位相制御を行なうことができる
ため、タイミング抽出が困難である非ナイキスト伝送方
式などの伝送方式を用いてる場合、あるいは回線状態に
よってタイミング抽出が困難であるような場合であって
も、安定したＰＬＬ制御を実現することができる。
【図１】 本発明の一実施例によるモデムの受信部のブ
ロック図
ロック図
【図２】 一実施例による自動等化器の等化回路
【図３】 自動等化器のタップ係数
【図４】 一実施例によるＰＬＬ制御手順を示すフロー
チャート
チャート
【図５】 従来のモデム受信部のブロック図
【図６】 ナイキスト伝送によるスペクトル図
【図７】 非ナイキスト伝送によるスペクトル図
フロントページの続き (56)参考文献 特開 平５−252027（ＪＰ，Ａ) 特開 平５−130570（ＪＰ，Ａ) 特開 平５−145793（ＪＰ，Ａ) 特開 平５−316475（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38 H03L 1/00 - 7/26
Claims (3)
- 【請求項１】 受信した信号の歪みを取り除いて等化
する自動等化器と、 前記自動等化器のタップ係数を入力し、該等化器のセン
タータップの右側のタップ係数の和と左側のタップ係数
の和との差分を算出する差分抽出部と、 前記差分抽出部からの出力に基づいて位相制御を行なう
位相制御部とを備えたことを特徴とする、ＰＬＬ制御方
式。 - 【請求項２】 前記ＰＬＬ制御方式において、 前記差分抽出部は、前記右側タップ係数の和と、前記左
側タップ係数の和にそれぞれ重み付けをし、重み付けさ
れた各タップ係数の和の差分を行なうことを特徴とす
る、請求項１記載のＰＬＬ制御方式。 - 【請求項３】 前記ＰＬＬ制御方式は、 受信信号からタイミング成分を抽出するタイミング抽出
部と、 前記差分抽出部信号と、前記タイミング抽出部信号とが
入力され、前記入力信号のうち一方を選択して位相制御
部に出力する選択部と、を更に備えたことを特徴とす
る、請求項１または２記載のＰＬＬ制御方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14167295A JP3264142B2 (ja) | 1995-06-08 | 1995-06-08 | Ｐｌｌ制御方式 |
| US08/629,382 US5825818A (en) | 1995-06-08 | 1996-04-08 | Apparatus and method of recovering a timing signal in a transmission apparatus by adjusting tap coefficients |
| GB9607530A GB2301993B (en) | 1995-06-08 | 1996-04-11 | Apparatus and method of recovering a timing signal in a transmission apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14167295A JP3264142B2 (ja) | 1995-06-08 | 1995-06-08 | Ｐｌｌ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08335962A JPH08335962A (ja) | 1996-12-17 |
| JP3264142B2 true JP3264142B2 (ja) | 2002-03-11 |
Family
ID=15297519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14167295A Expired - Fee Related JP3264142B2 (ja) | 1995-06-08 | 1995-06-08 | Ｐｌｌ制御方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5825818A (ja) |
| JP (1) | JP3264142B2 (ja) |
| GB (1) | GB2301993B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6477200B1 (en) * | 1998-11-09 | 2002-11-05 | Broadcom Corporation | Multi-pair gigabit ethernet transceiver |
| US7489725B2 (en) * | 1999-08-13 | 2009-02-10 | Broadcom Corporation | Decision feedback equalizer and precoder ramping circuit |
| US7023941B1 (en) | 2003-03-11 | 2006-04-04 | Pmc-Sierra, Inc. | Joint equalization and timing acquisition for RZ signals |
| US7194025B2 (en) * | 2003-06-16 | 2007-03-20 | Harris Corporation | Updating adaptive equalizer coefficients using known or predictable bit patterns distributed among unknown data |
| US8279915B2 (en) * | 2009-04-14 | 2012-10-02 | Applied Micro Circuits Corporation | System and method for transmitter training |
| FR2974258B1 (fr) * | 2011-04-14 | 2019-08-09 | Thales | Systeme de conversion analogique-numerique comprenant une double boucle de controle automatique de gain |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6182545A (ja) * | 1984-08-29 | 1986-04-26 | Fujitsu Ltd | タイミング引込み方法 |
| AU568980B2 (en) * | 1985-06-04 | 1988-01-14 | Fujitsu Limited | Method and device for timing pull-in of receiving equipment |
| ATE72829T1 (de) * | 1985-06-11 | 1992-03-15 | Us Commerce | In einem serumfreien medium in suspension kultivierte humane monozyten. |
| US4815103A (en) * | 1987-10-29 | 1989-03-21 | American Telephone And Telegraph Company | Equalizer-based timing recovery |
| US4805191A (en) * | 1987-11-25 | 1989-02-14 | Motorola, Inc. | Modem with improved timing recovery using equalized data |
| DE3838150A1 (de) * | 1988-11-10 | 1990-05-31 | Reinshagen Kabelwerk Gmbh | Vorrichtung zur ultraschallueberwachung von raeumen, insbesondere von kraftfahrzeug-innenraeumen |
| JPH0687540B2 (ja) * | 1988-11-10 | 1994-11-02 | 日本電気株式会社 | 復調装置 |
| FR2650137B1 (ja) * | 1989-07-18 | 1994-10-28 | France Etat | |
| US5297165A (en) * | 1990-07-06 | 1994-03-22 | Nippon Telegraph And Telephone Corporation | Equalizer for radio receive signal |
| CA2050867A1 (en) * | 1990-09-10 | 1992-03-11 | Seiji Miyoshi | System for reproducing timing clock signal |
| CA2054049C (en) * | 1990-11-05 | 1996-02-06 | Henry L. Kazecki | Apparatus and method for removing distortion in a received signal |
| US5353312A (en) * | 1991-12-27 | 1994-10-04 | At&T Bell Laboratories | Equalizer-based timing recovery |
| FR2698502B1 (fr) * | 1992-11-25 | 1994-12-23 | Cit Alcatel | Dispositif de récupération du rythme baud dans un récepteur pour modem. |
| US5550862A (en) * | 1994-08-01 | 1996-08-27 | Rockwell International Corporation | Method and apparatus for centering equalizer taps |
| US5581585A (en) * | 1994-10-21 | 1996-12-03 | Level One Communications, Inc. | Phase-locked loop timing recovery circuit |
-
1995
- 1995-06-08 JP JP14167295A patent/JP3264142B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-08 US US08/629,382 patent/US5825818A/en not_active Expired - Lifetime
- 1996-04-11 GB GB9607530A patent/GB2301993B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2301993A (en) | 1996-12-18 |
| GB2301993B (en) | 2000-07-12 |
| US5825818A (en) | 1998-10-20 |
| GB9607530D0 (en) | 1996-06-12 |
| JPH08335962A (ja) | 1996-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1061005A (en) | Data communications | |
| US4621366A (en) | Modem equalizer training using previously stored parameters | |
| US6067319A (en) | Method for equalization of a quadrature amplitude modulated signal | |
| US4004226A (en) | QAM receiver having automatic adaptive equalizer | |
| US5311545A (en) | Modem for fading digital channels affected by multipath | |
| US6985549B1 (en) | Blind cost criterion timing recovery | |
| US5049830A (en) | Carrier recovery system and digital phase demodulator | |
| CA2079292C (en) | Fast response matched filter receiver with decision feedback equalizer | |
| US5040192A (en) | Method and apparatus for optimally autocorrelating an FSK signal | |
| US5793821A (en) | Timing Recovery using group delay compensation | |
| EP0093758A4 (en) | METHOD AND DEVICE FOR COMPENSATING INTERFERENCE. | |
| US5331663A (en) | Decision-feedback equalizer capable of producing an equalized signal at a high speed without a remaining fading | |
| JP3099831B2 (ja) | 自動等化器 | |
| JP3404228B2 (ja) | クロック位相検出回路 | |
| US4253186A (en) | Method and device for detecting a pseudo-random sequence of two symbols in a data receiver employing double sideband-quadrature carrier modulation | |
| JP3264142B2 (ja) | Ｐｌｌ制御方式 | |
| JP2616152B2 (ja) | 自動等化器 | |
| EP0205378A2 (en) | Method and device for timing pull-in of receiving equipment | |
| US5815536A (en) | Multivalue digital transmission system | |
| EP0500041B1 (en) | Decision-feedback equalizer capable of producing an equalized signal at a high speed | |
| JPH0578225B2 (ja) | ||
| JP2545614B2 (ja) | 自動等化器のタップ係数保護方式 | |
| CA1306012C (en) | Digital signal processing system in a modem | |
| JP3273019B2 (ja) | データ受信装置のｐｌｌ制御方法 | |
| JP2518520B2 (ja) | 復調方法及び復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011127 |
|
| LAPS | Cancellation because of no payment of annual fees |