JP5271163B2 - マルチキャリヤ変調信号受信装置 - Google Patents
マルチキャリヤ変調信号受信装置 Download PDFInfo
- Publication number
- JP5271163B2 JP5271163B2 JP2009140285A JP2009140285A JP5271163B2 JP 5271163 B2 JP5271163 B2 JP 5271163B2 JP 2009140285 A JP2009140285 A JP 2009140285A JP 2009140285 A JP2009140285 A JP 2009140285A JP 5271163 B2 JP5271163 B2 JP 5271163B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- frequency offset
- equivalent baseband
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
〔マルチキャリヤ変調信号受信装置〕
まず、マルチキャリヤ変調信号受信装置の構成について説明する。図1は、本発明の実施形態によるマルチキャリヤ変調信号受信装置の構成を示すブロック図である。このマルチキャリヤ変調信号受信装置1は、周波数変換部2、A/D変換部3、直交復調部4、同期検出部5、自動周波数制御(AFC:Automatic Frequency Control)部6、遅延器7および復調部8を備えている.
次に、図1に示した同期検出部5について説明する。図2は、同期検出部5の第1の構成(実施例1)を示すブロック図である。この実施例1の同期検出部5−1は、マッチドフィルタ71、絶対値算出部72、同期加算部73、ピーク検出部74、マッチドフィルタ75、デシメータ76、遅延器77−1,77−2、複素共役部78−1,78−2、乗算器79−1,79−2、LPF(Low Pass Filter)80−1,80−2、位相算出部(arg)81−1,81−2、乗算器82,84,86、整数化部83および加算器85を備えている。
直交復調部4からの等価ベースバンド信号は2分配され、一方がマッチドフィルタ71へ、他方がマッチドフィルタ75へそれぞれ入力される。マッチドフィルタ71は、シンボル番号0におけるパイロット信号のみを変調して得られる基準信号の複素共役値を、シンボル番号0のパイロット信号の配置が反映されたフィルタ長Mのフィルタ係数に予め設定し、直交復調部4から入力される等価ベースバンド信号をフィルタ処理し、相関信号を出力する。マッチドフィルタ71の出力する相関信号は絶対値算出部72へ入力される。絶対値算出部72は、マッチドフィルタ71から入力される相関信号の絶対値を算出する。絶対値算出部72の出力する相関信号の絶対値は同期加算部73へ入力される。
マッチドフィルタ75は、ピーク検出部74から入力されるシンボルタイミングに同期して、ピーク検出部74から入力されるシンボル番号に応じた位置のパイロット信号のみを変調して得られる基準信号の複素共役値をフィルタ係数に設定し、1シンボル毎にフィルタ係数を更新する。また、マッチドフィルタ75は、直交復調部4から入力される等価ベースバンド信号を、設定したフィルタ係数によりフィルタ処理し、相関信号を出力する。マッチドフィルタ75の出力する相関信号はデシメータ76へ入力される。
次に、シンボルタイミングの検出について、数式を用いて詳細に説明する。前述のとおり、同期検出部5−1のマッチドフィルタ71、絶対値算出部72、同期加算部73およびピーク検出部74により、シンボルタイミングが検出される。
次に、周波数オフセットの検出について、数式を用いて詳細に説明する。前述のとおり、同期検出部5−1のマッチドフィルタ75、デシメータ76、遅延器77−1,77−2、複素共役部78−1,78−2、乗算器79−1,79−2、LPF80−1,80−2、位相算出部81−1,81−2、乗算器82、整数化部83、乗算器84、加算器85および乗算器86により、周波数オフセットが検出される。このうち、位相算出部81−1により、周波数オフセットの粗推定の結果として、シンボル間位相回転量が出力される。以下、周波数オフセットの粗推定について、数式を用いて詳細に説明する。
は0に近い実数である。したがって、式(6)によって得られる相関信号のシンボル間位相回転量(周波数オフセットΔfによるシンボル間位相回転量)φsは、以下の式により表される。
が含まれる。
次に、周波数オフセットの精密推定について、数式を用いて詳細に説明する。前述のとおり、加算器85により、周波数オフセットの精密推定の結果として、フレーム間位相回転量が出力される。
次に、実施例2の同期検出部5について説明する。図4は、同期検出部5の第2の構成(実施例2)を示すブロック図である。この実施例2の同期検出部5−2は、マッチドフィルタ71、絶対値算出部72、同期加算部73、ピーク検出部74、遅延器87−1〜87−(M−1)、デシメータ88−0〜88−(M−1)、乗算器89−0〜89−(M−1)、加算器90−1〜90−(M−2)、遅延器77−1,77−2、複素共役部78−1,78−2、乗算器79−1,79−2、LPF80−1,80−2、位相算出部81−1,81−2、乗算器82,84,86、整数化部83および加算器85を備えている。
次に、実施例3の同期検出部5について説明する。図5は、同期検出部5の第3の構成(実施例3)を示すブロック図である。この実施例3の同期検出部5−3は、マッチドフィルタ91、絶対値算出部72、同期加算部73、ピーク検出部74、デシメータ92、遅延器77−1,77−2、複素共役部78−1,78−2、乗算器79−1,79−2、LPF80−1,80−2、位相算出部81−1,81−2、乗算器82,84,86、整数化部83および加算器85を備えている。
次に、図1に示したAFC部6について説明する。図6は、AFC部6の構成を示すブロック図である。このAFC部6は、数値制御発振器(NCO:Numerically Controlled Oscillator)61および乗算器62を備えている。
次に、図1に示した遅延器7について説明する。遅延器7は、AFC部6から入力される等価ベースバンド信号を、同期検出部5から入力されるシンボルタイミング分遅延させて出力する。具体的には、シンボル長をTsとし、同期検出部5から入力されるシンボルタイミングをdsとすると、遅延器7は、AFC部6から入力される等価ベースバンド信号のシンボルを、(Ts−ds)分遅延させて出力する。遅延器7の出力する等価ベースバンド信号は復調部8へ入力される。
次に、図1に示した復調部8について説明する。図7は、復調部8の構成を示すブロック図である。この復調部8は、分析バンク41、線形等化器42、等化係数算出部43、デマッピング部44およびパラレルシリアル変換部45を備えている。
次に、図7に示した分析バンク41の第1の構成(直接構成)について説明する。図8は、分析バンク41の第1の構成を示すブロック図である。この分析バンク41−1は、遅延器11−1〜11−(M−1)、分析フィルタ12−0〜12−(M−1)、デシメータ13−0〜13−(M−1)およびサブチャネル処理部14−0〜14−(M−1)を備えている。分析バンク41−1は、遅延器7から等価ベースバンド信号が入力され、実部サブチャネル信号ベクトル0〜M−1および虚部サブチャネル信号ベクトル0〜M−1を生成して出力する。以下、任意のサブチャネルをkとする。
次に、図8に示したサブチャネル処理部14−kについて説明する。図9は、サブチャネル処理部14−kの構成を示すブロック図である。このサブチャネル処理部14−kは、遅延器15−1〜15−3、デシメータ16−1,16−2、実部抽出部17−1,17−2、虚部抽出部18−1,18−2および乗算器19−1,19−2を備えている。サブチャネル処理部14−kは、図8に示したデシメータ13−kからサブチャネル信号kを入力し、4個の要素からなる実部サブチャネル信号ベクトルkおよび4個の要素からなる虚部サブチャネル信号ベクトルkをそれぞれ生成して出力する。
とし、虚部抽出部18−1により抽出される実数サブチャネル信号を
とし、虚部抽出部18−2により抽出される実数サブチャネル信号を
とし、実部抽出部17−2により抽出される実数サブチャネル信号を
とすると、実部サブチャネル信号ベクトルkは、以下のようになる。
次に、図7に示した分析バンク41の第2の構成(ポリフェーズ構成)について説明する。図10は、分析バンク41の第2の構成を示すブロック図である。この分析バンク41−2は、遅延器21、ポリフェーズ分析バンク22−1,22−2およびサブチャネル処理部23−0〜23−(M−1)を備えている。分析バンク41−2は、遅延器7から等価ベースバンド信号が入力され、実部サブチャネル信号ベクトル0〜M−1および虚部サブチャネル信号ベクトル0〜M−1を生成して出力する。
次に、図10に示したポリフェーズ分析バンク22−1,22−2について説明する。図11は、ポリフェーズ分析バンク22−1,22−2の構成を示すブロック図である。このポリフェーズ分析バンク22は、遅延器24−1〜24−(M−1)、デシメータ25−0〜25−(M−1)、ポリフェーズフィルタ26−0〜26−(M−1)、FFT部27および乗算器28−0〜28−(M−1)を備えている。ポリフェーズ分析バンク22は、等価ベースバンド信号を入力し、サブチャネル信号0〜M−1を生成して出力する。
次に、図10に示したサブチャネル処理部23−0〜23−(M−1)について説明する。図12は、サブチャネル処理部23−k(0≦k≦M−1)の構成を示すブロック図である。このサブチャネル処理部23−kは、実部抽出部29−1,29−2、虚部抽出部30−1,30−2、遅延器31−1,31−2および乗算器32−1,32−2を備えている。サブチャネル処理部23−kは、図10および図11に示したポリフェーズ分析バンク22−1からサブチャネル信号k1を入力すると共に、ポリフェーズ分析バンク22−2からサブチャネル信号k2を入力し、実部サブチャネル信号ベクトルkおよび虚部サブチャネル信号ベクトルkを生成して出力する。
次に、図1に示した本発明の実施形態によるマルチキャリヤ変調信号受信装置1について、計算機シミュレーションにより得た結果を説明する。図17は、計算機シミュレーションにより求めた、マルチパス環境における受信信号の周波数オフセットおよびその推定値の関係を示す図である。図17において、横軸は、周波数オフセットをキャリヤ間隔fcで正規化した値を示し、縦軸は、図1に示した同期検出部5により検出された周波数オフセットをキャリヤ間隔fcで正規化した推定値を示している。また、C/Nは0〜30dBとし、マルチパスのD/Uを0dBとし、遅延時間を0.75シンボルとしている。
2 周波数変換部
3 A/D変換部
4 直交復調部
5 同期検出部
6 AFC部
7 遅延器
8 復調部
11,15,21,24,31 遅延器
12 分析フィルタ
13,16,25 デシメータ
14,23 サブチャネル処理部
17,29 実部抽出部
18,30 虚部抽出部
19,28,32 乗算器
22 ポリフェーズ分析バンク
26 ポリフェーズフィルタ
27 FFT部
41 分析バンク
42 線形等化器
43 等化係数算出部
44 デマッピング部
45 パラレルシリアル変換部
61 数値制御発振器
62 乗算器
71,75,91 マッチドフィルタ
72 絶対値算出部
73 同期加算部
74 ピーク検出部
76,88,92 デシメータ
77,87 遅延器
78 複素共役部
79,82,84,86,89 乗算器
80 LPF
81 位相算出部
83 整数化部
85,90 加算器
100 トランスマルチプレクサ
101 修正DFT変調合成バンク
102 修正DFT変調分析バンク
731,735,738 遅延器
732 デシメータ
733,736,乗算器
734,739 加算器
737 インタポレータ
Claims (9)
- 受信したマルチキャリヤ変調信号を等価ベースバンド信号に直交復調する直交復調部と、前記等価ベースバンド信号に基づいて、シンボルタイミングおよび周波数オフセットを検出する同期検出部と、前記検出した周波数オフセットにより前記等価ベースバンド信号の周波数オフセットを補正するAFC(自動周波数制御)部と、前記検出したシンボルタイミングにより前記等価ベースバンド信号を遅延させる遅延器と、前記周波数オフセットが補正され、前記遅延した等価ベースバンド信号を復調し、ビット列の信号を出力する復調部と、を備えたマルチキャリヤ変調信号受信装置であって、
前記同期検出部は、等価ベースバンド信号に含まれる所定のサブキャリヤ位置に配置されたチャネル等化のために用いるパイロット信号のみを変調して得られる基準信号と、前記等価ベースバンド信号との間の相関信号を生成し、前記相関信号の絶対値のピークを検出してシンボルタイミングを検出し、前記シンボルタイミングに同期した前記基準信号と、前記等価ベースバンド信号との間の相関信号のシンボル間において、シンボル間位相回転量を検出して周波数オフセットの粗推定を行い、前記シンボル間位相回転量から1フレーム当たりの位相回転数を算出し、前記1フレーム当たりの位相回転数に最も近い整数値を求めて第1のフレーム間位相回転量を算出し、前記等価ベースバンド信号のフレーム間において、前記相関信号を用いて第2のフレーム間位相回転量を検出し、前記第1のフレーム間位相回転量と前記第2のフレーム間位相回転量とを加算して周波数オフセットの精密推定を行い、周波数オフセットを検出することを特徴とするマルチキャリヤ変調信号受信装置。 - 前記同期検出部は、
前記等価ベースバンド信号に含まれる所定のサブキャリヤ位置に配置されたチャネル等化のために用いるパイロット信号のみを変調して得られる基準信号の複素共役値をフィルタ係数として設定し、前記等価ベースバンド信号を入力してフィルタ処理を行い、相関信号を出力する第1のマッチドフィルタと、
前記第1のマッチドフィルタにより出力された相関信号の絶対値を算出する絶対値算出部と、
前記絶対値算出部により算出された相関信号の絶対値を、1フレーム毎に同期加算する同期加算部と、
前記同期加算部により同期加算された相関信号の絶対値から最大値を検出し、その時間位置をシンボルタイミングとして出力するピーク検出部と、を備えたことを特徴とする請求項1に記載のマルチキャリヤ変調信号受信装置。 - 受信したマルチキャリヤ変調信号を等価ベースバンド信号に直交復調する直交復調部と、前記等価ベースバンド信号に基づいて、シンボルタイミングおよび周波数オフセットを検出する同期検出部と、前記検出した周波数オフセットにより前記等価ベースバンド信号の周波数オフセットを補正するAFC(自動周波数制御)部と、前記検出したシンボルタイミングにより前記等価ベースバンド信号を遅延させる遅延器と、前記周波数オフセットが補正され、前記遅延した等価ベースバンド信号を復調し、ビット列の信号を出力する復調部と、を備えたマルチキャリヤ変調信号受信装置であって、
前記同期検出部は、
等価ベースバンド信号に含まれるパイロット信号のみを変調して得られる基準信号と、前記等価ベースバンド信号との間の相関信号を生成し、前記相関信号の絶対値のピークを検出してシンボルタイミングを検出するための構成部として、
前記等価ベースバンド信号に含まれるパイロット信号のみを変調して得られる基準信号の複素共役値をフィルタ係数として設定し、前記等価ベースバンド信号を入力してフィルタ処理を行い、相関信号を出力する第1のマッチドフィルタと、
前記第1のマッチドフィルタにより出力された相関信号の絶対値を算出する絶対値算出部と、
前記絶対値算出部により算出された相関信号の絶対値を、1フレーム毎に同期加算する同期加算部と、
前記同期加算部により同期加算された相関信号の絶対値から最大値を検出し、その時間位置をシンボルタイミングとして出力するピーク検出部と、を備え、
さらに、前記シンボルタイミングに同期した前記基準信号と、前記等価ベースバンド信号との間の相関信号のシンボル間において、シンボル間位相回転量を検出して周波数オフセットの粗推定を行い、前記等価ベースバンド信号のフレーム間において、前記相関信号を用いてフレーム間位相回転量を検出して周波数オフセットの精密推定を行い、周波数オフセットを検出し、
前記同期検出部の同期加算部は、
1フレーム当たりのシンボル数をNf、およびキャリヤ数をMとして、第1の同期加算用遅延器と、同期加算用デシメータと、第1の同期加算用乗算器と、第1の同期加算用加算器と、第2の同期期加算用遅延器と、第2の同期加算用乗算器と、MNf個の同期加算用インタポレータと、第3の同期加算用遅延器と、第2の同期加算用加算器とを備え、
前記第1の同期加算用遅延器は、前記絶対値算出部により算出された相関信号の絶対値を1サンプルずつ遅延させ、
前記同期加算用デシメータは、前記相関信号の絶対値、および前記第1の同期加算用遅延器により1〜MNf−1サンプル遅延したそれぞれの相関信号の絶対値を、前記MNfを比とした間引き処理を行い、
前記第1の同期加算用乗算器は、前記同期加算用デシメータにより間引き処理されたそれぞれの相関信号の絶対値に、所定の定数を乗算し、
前記第2の同期加算用遅延器は、前記第1の同期加算用加算器により出力される加算信号を1サンプル遅延させ、
前記第2の同期加算用乗算器は、前記第2の同期加算用遅延器により1サンプル遅延した信号に、所定の定数を乗算し、
前記第1の同期加算用加算器は、前記第1の同期加算用乗算器による乗算結果と、前記第2の同期加算用乗算器による乗算結果とを加算し、加算信号を出力し、
前記同期加算用インタポレータは、前記第1の同期加算用加算器により出力された加算信号を、前記MNfを比としてインタポレーションを行い、
前記第3の同期加算用遅延器は、前記同期加算用インタポレータによりインタポレーションされた信号をMNf−1〜1サンプル遅延させ、
前記第2の同期加算用加算器は、前記第3の同期加算用遅延器によりMNf−1〜1サンプル遅延した信号をそれぞれ加算することを特徴とするマルチキャリヤ変調信号受信装置。 - 受信したマルチキャリヤ変調信号を等価ベースバンド信号に直交復調する直交復調部と、前記等価ベースバンド信号に基づいて、シンボルタイミングおよび周波数オフセットを検出する同期検出部と、前記検出した周波数オフセットにより前記等価ベースバンド信号の周波数オフセットを補正するAFC(自動周波数制御)部と、前記検出したシンボルタイミングにより前記等価ベースバンド信号を遅延させる遅延器と、前記周波数オフセットが補正され、前記遅延した等価ベースバンド信号を復調し、ビット列の信号を出力する復調部と、を備えたマルチキャリヤ変調信号受信装置であって、
前記同期検出部は、
等価ベースバンド信号に含まれるパイロット信号のみを変調して得られる基準信号と、前記等価ベースバンド信号との間の相関信号を生成し、前記相関信号の絶対値のピークを検出してシンボルタイミングを検出するための構成部として、
前記等価ベースバンド信号に含まれるパイロット信号のみを変調して得られる基準信号の複素共役値をフィルタ係数として設定し、前記等価ベースバンド信号を入力してフィルタ処理を行い、相関信号を出力する第1のマッチドフィルタと、
前記第1のマッチドフィルタにより出力された相関信号の絶対値を算出する絶対値算出部と、
前記絶対値算出部により算出された相関信号の絶対値を、1フレーム毎に同期加算する同期加算部と、
前記同期加算部により同期加算された相関信号の絶対値から最大値を検出し、その時間位置をシンボルタイミングとして出力するピーク検出部と、を備え、
さらに、前記シンボルタイミングに同期した前記基準信号と、前記等価ベースバンド信号との間の相関信号のシンボル間において、シンボル間位相回転量を検出して周波数オフセットの粗推定を行う構成部として、
前記ピーク検出部により出力されるシンボルタイミングに同期して、前記パイロット信号のみを変調して得られる基準信号の複素共役値を、1シンボル毎にフィルタ係数に設定し、前記等価ベースバンド信号を入力してフィルタ処理を行い、相関信号を出力する第2のマッチドフィルタと、
前記第2のマッチドフィルタにより出力された相関信号に対し、キャリヤ数Mを比とした間引き処理を行う第1のデシメータと、
前記第1のデシメータにより間引き処理された相関信号を、1シンボル遅延させる第1の遅延器と、
前記第1の遅延器により1シンボル遅延した相関信号の複素共役値を算出する第1の複素共役部と、
前記第1のデシメータにより間引き処理された相関信号に、前記第1の複素共役部により算出された相関信号の複素共役値を乗算し、相関信号のシンボル間差分信号を出力する第1の乗算器と、
前記第1の乗算器により出力された相関信号のシンボル間差分信号にフィルタ処理を行う第1のLPF(ローパスフィルタ)と、
前記第1のLPFによりフィルタ処理された相関信号のシンボル間差分信号に基づいて、シンボル間位相回転量を算出し、周波数オフセットの粗推定を行う第1の位相算出部と、を備え、
さらに、前記等価ベースバンド信号のフレーム間において、前記相関信号を用いてフレーム間位相回転量を検出して周波数オフセットの精密推定を行い、周波数オフセットを検出することを特徴とするマルチキャリヤ変調信号受信装置。 - 前記同期検出部は、
キャリヤ数をMとして、前記第2のマッチドフィルタおよび第1のデシメータの代わりに、
前記等価ベースバンド信号を1サンプルずつ遅延させるM−1個の第2の遅延器と、
前記等価ベースバンド信号、および前記第2の遅延器により1〜M−1サンプル遅延したそれぞれの等価ベースバンド信号に対し、前記Mを比とした間引き処理を行うM個の第2のデシメータと、
前記第2のデシメータにより間引き処理されたそれぞれの信号に、前記ピーク検出部により出力されるシンボルタイミングに同期して、前記パイロット信号のみを変調して得られる基準信号の複素共役値を乗算するM個の第2の乗算器と、
前記第2の乗算器により乗算された信号をそれぞれ加算し、前記第1の遅延器および第1のLPFに出力する第1の加算器と、を備えたことを特徴とする請求項4に記載のマルチキャリヤ変調信号受信装置。 - 前記同期検出部は、
前記第1のマッチドフィルタおよび前記第2のマッチドフィルタの代わりに、
前記ピーク検出部により出力されるシンボルタイミングに同期して、前記パイロット信号のみを変調して得られる基準信号の複素共役値を、1シンボル毎にフィルタ係数に設定し、前記等価ベースバンド信号を入力してフィルタ処理を行い、相関信号を、前記絶対値算出部および前記第1のデシメータに出力する第3のマッチドフィルタ、を備えたことを特徴とする請求項4に記載のマルチキャリヤ変調信号受信装置。 - 前記同期検出部は、
前記第1の位相算出部により算出されたシンボル間位相回転量に、1フレーム当たりのシンボル数Nfを2πで割った定数を乗算し、フレーム間位相回転数を算出する第3の乗算器と、
前記第3の乗算器により算出されたフレーム間位相回転数に対し、最も近い整数値を求める整数化部と、
前記整数化部により求めたフレーム間位相回転数の整数値に定数2πを乗算し、フレーム間位相回転量を算出する第4の乗算器と、
請求項4の第1のデシメータにより間引き処理された相関信号、または、請求項5の第1の加算器により加算された信号を、1フレーム遅延させる第3の遅延器と、
前記第3の遅延器により1フレーム遅延した信号の複素共役値を算出する第2の複素共役部と、
請求項4の第1のデシメータにより間引き処理された相関信号、または、請求項5の第1の加算器により加算された信号に、前記第2の複素共役部により算出された信号の複素共役値を乗算し、相関信号のフレーム間差分信号を出力する第5の乗算器と、
前記第5の乗算器により出力された相関信号のフレーム間差分信号にフィルタ処理を行う第2のLPFと、
前記第2のLPFによりフィルタ処理された相関信号のフレーム間差分信号に基づいて、フレーム間位相回転量を算出する第2の位相算出部と、
前記第4の乗算器により算出されたフレーム間位相回転量と、前記第2の位相算出部により算出されたフレーム間位相回転量とを加算し、周波数オフセットの精密推定を行う第2の加算器と、を備えたことを特徴とする請求項4から6までのいずれか一項に記載のマルチキャリヤ変調信号受信装置。 - 受信したマルチキャリヤ変調信号を等価ベースバンド信号に直交復調する直交復調部と、前記等価ベースバンド信号に基づいて、シンボルタイミングおよび周波数オフセットを検出する同期検出部と、前記検出した周波数オフセットにより前記等価ベースバンド信号の周波数オフセットを補正するAFC(自動周波数制御)部と、前記検出したシンボルタイミングにより前記等価ベースバンド信号を遅延させる遅延器と、前記周波数オフセットが補正され、前記遅延した等価ベースバンド信号を復調し、ビット列の信号を出力する復調部と、を備えたマルチキャリヤ変調信号受信装置であって、
前記同期検出部は、等価ベースバンド信号に含まれるパイロット信号のみを変調して得られる基準信号と、前記等価ベースバンド信号との間の相関信号を生成し、前記相関信号の絶対値のピークを検出してシンボルタイミングを検出し、前記シンボルタイミングに同期した前記基準信号と、前記等価ベースバンド信号との間の相関信号のシンボル間において、シンボル間位相回転量を検出して周波数オフセットの粗推定を行い、前記等価ベースバンド信号のフレーム間において、前記相関信号を用いてフレーム間位相回転量を検出して周波数オフセットの精密推定を行い、周波数オフセットを検出し、
前記復調部は、
前記周波数オフセットが補正され、前記シンボルタイミングが遅延した等価ベースバンド信号を入力し、2段階のデシメーションを行い、キャリヤ数をMとして、最大間引きレートMの2倍のレートで前記等価ベースバンド信号を周波数領域信号に変換し、実部成分および虚部成分のサブチャネル信号を出力する分析バンクと、
前記分析バンクにより出力されたサブチャネル信号を線形等化し、等化後のキャリヤシンボルを出力する線形等化器と、
前記線形等化器により出力された等化後のキャリヤシンボルをデマッピングし、パラレル信号に変換するデマッピング部と、
前記デマッピング部により変換されたパラレル信号をシリアル信号に変換するパラレルシリアル変換部と、を備えたことを特徴とするマルチキャリヤ変調信号受信装置。 - 前記AFC部は、
前記同期検出部により検出された周波数オフセットに基づいて、振幅が1であって、1サンプル毎に符号が逆の位相回転が加わる補正値を算出する数値制御発振器と、
前記等価ベースバンド信号に、前記数値制御発振器により算出された補正値を乗算する第6の乗算器と、を備えたことを特徴とする請求項1から8までのいずれか一項に記載のマルチキャリヤ変調信号受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009140285A JP5271163B2 (ja) | 2009-06-11 | 2009-06-11 | マルチキャリヤ変調信号受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009140285A JP5271163B2 (ja) | 2009-06-11 | 2009-06-11 | マルチキャリヤ変調信号受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010288077A JP2010288077A (ja) | 2010-12-24 |
JP5271163B2 true JP5271163B2 (ja) | 2013-08-21 |
Family
ID=43543463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009140285A Expired - Fee Related JP5271163B2 (ja) | 2009-06-11 | 2009-06-11 | マルチキャリヤ変調信号受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5271163B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4781482B1 (ja) * | 2010-12-17 | 2011-09-28 | パナソニック株式会社 | 周波数オフセット補償装置及び周波数オフセット補償方法 |
JP5710417B2 (ja) * | 2011-08-05 | 2015-04-30 | 株式会社東芝 | 無線受信装置 |
JP6612387B2 (ja) * | 2017-08-04 | 2019-11-27 | アンリツ株式会社 | 同期装置および同期方法 |
CN114124197A (zh) * | 2021-11-26 | 2022-03-01 | 长沙先度科技有限公司 | 一种星载ais信号解调方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3074103B2 (ja) * | 1993-11-16 | 2000-08-07 | 株式会社東芝 | Ofdm同期復調回路 |
JP4617618B2 (ja) * | 2001-07-26 | 2011-01-26 | ソニー株式会社 | スペクトラム拡散信号の拡散符号同期検出方法および装置 |
JP3970092B2 (ja) * | 2002-05-16 | 2007-09-05 | ソフトバンクテレコム株式会社 | シンボルタイミング同期装置およびシンボルタイミング同期方法 |
JP2004214960A (ja) * | 2002-12-27 | 2004-07-29 | Sony Corp | Ofdm復調装置 |
US7545870B1 (en) * | 2004-04-14 | 2009-06-09 | Panasonic Corporation | Reception device |
-
2009
- 2009-06-11 JP JP2009140285A patent/JP5271163B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010288077A (ja) | 2010-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102555888B1 (ko) | 프리앰블 기반의 ofdm 미세 주파수 오프셋 추정 | |
US10644920B2 (en) | Transmission apparatus, reception apparatus, and communication system | |
JP4409771B2 (ja) | 改良高速畳み込みアルゴリズムに対する汎用性高度化 | |
US9680681B2 (en) | Transmission apparatus, reception apparatus, and communication system | |
US10237095B2 (en) | Linear equalization for use in low latency high speed communication systems | |
US9036999B2 (en) | Frame/symbol synchronization in coherent optical OFDM | |
US9800445B2 (en) | Transmission apparatus, reception apparatus, and communication system | |
EP3471360B1 (en) | Overlap-save fbmc receiver | |
JP5271163B2 (ja) | マルチキャリヤ変調信号受信装置 | |
KR100213100B1 (ko) | Ofdm 전송 신호의 주파수 오류 정정기와 그 방법 | |
JP5198212B2 (ja) | マルチキャリヤ変調信号受信装置 | |
JP4292898B2 (ja) | 通信装置 | |
KR102611140B1 (ko) | 수신기 및 수신 방법 | |
JP2004179727A (ja) | マルチキャリア送信装置およびマルチキャリア受信装置ならびにマルチキャリア通信装置 | |
JP4511714B2 (ja) | Ofdm受信装置 | |
Savaux | DFT-Based Modulation and Demodulation for Affine Frequency Division Multiplexing | |
JP4134742B2 (ja) | マルチキャリアダイバーシチ復調方法及びマルチキャリアダイバーシチ復調装置 | |
JP7289737B2 (ja) | データ伝送システム及びデータ伝送方法 | |
JP6209087B2 (ja) | 受信装置及びプログラム | |
WO2016166822A1 (ja) | 送信装置、受信装置および通信システム | |
WO2017001008A1 (en) | Ofdm receiver circuit | |
JP5878803B2 (ja) | マルチキャリヤ変調信号受信装置 | |
JP2004201338A (ja) | 送信機および伝送方法 | |
JP6006629B2 (ja) | マルチキャリヤ変調信号受信装置 | |
JP2013026695A (ja) | マルチキャリヤ変調信号受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130510 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5271163 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |