JP2011009956A - デジタルコヒーレント受信器 - Google Patents

Abstract

【課題】通信品質を向上させること。
【解決手段】デジタルコヒーレント受信器は、光伝送路からの信号光と局発光との検波結果をデジタル信号に変換してデジタル処理する。波形歪補償回路１６１は、デジタル信号に変換された信号の波形歪を補償する。位相検出部５１２は、波形歪補償回路１６１によって波形歪を補償された信号の位相を検出する。位相補償器５１１は、位相検出部５１２によって検出された位相に基づいて、波形歪補償回路１６１によって波形歪を補償された信号の位相を補償する。
【選択図】図５

Description

本発明は、光伝送路を通してデジタルコヒーレント受信を行うデジタルコヒーレント受信器に関する。

インターネットトラフィックの増大により、幹線系の光通信システムにおける大容量化が求められており、１波長あたり１００［Ｇｂｉｔ／ｓ］を超える信号を伝送可能な光送受信器の研究開発が行われている。しかしながら、１波長あたりのビットレートを大きくすると、光信号対雑音比（ＯＳＮＲ：Ｏｐｔｉｃａｌ Ｓｉｇｎａｌ Ｎｏｉｓｅ Ｒａｔｉｏ）耐力の低下や、伝送路の波長分散、偏波モード分散もしくは非線形効果などによる波形歪による信号品質の劣化が大きくなる。

このため、近年、ＯＳＮＲ耐力および伝送路の波形歪耐力があるデジタルコヒーレント受信方式が注目されている（たとえば、下記非特許文献１参照。）。従来の光強度のオン／オフを２値信号に割り当て直接検波する方式に対して、デジタルコヒーレント受信方式では、光強度と位相情報をコヒーレント受信方式により抽出する。そして、抽出された強度と位相情報をＡＤＣ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）により量子化し、デジタル信号処理回路にて復調を行う。また、受信信号位相検出器の先行技術文献として、下記非特許文献２を示す。

Ｄ．Ｌｙ−Ｇａｇｎｏｎ，ＩＥＥＥ ＪＮＴ，ｖｏｌ．２４，ｐｐ．１２−２１，２００６ Ｆ．Ｍ．Ｇａｒｄｎｅｒ，"Ａ ＢＰＳＫ／ＱＰＳＫ ｔｉｍｉｎｇ−ｅｒｒｏｒ ｄｅｔｅｃｔｏｒ ｆｏｒ ｓａｍｐｌｅｄ ｒｅｃｅｉｖｅｒｓ"ＩＥＥＥ Ｔｒａｎｓ．Ｃｏｍｍｕｎ．，ｖｏｌ．ＣＯＭ−３４，ｐｐ．４２３−４２９，Ｍａｙ １９８６

しかしながら、上述した従来技術では、送信器から送信された光信号の周波数に対して、デジタルコヒーレント受信器における局発光の周波数が変動すると、デジタルコヒーレント受信器において光信号を精度よくデジタル復調することができない。このため、通信品質が劣化するという問題がある。

開示のデジタルコヒーレント受信器は、上述した問題点を解消するものであり、通信品質を向上させることを目的とする。

上述した課題を解決し、目的を達成するため、開示技術は、光伝送路からの信号光と局発光との検波結果をデジタル信号に変換してデジタル処理するデジタルコヒーレント受信器において、デジタル信号に変換された信号の波形歪を補償し、波形歪を補償された信号の位相を検出し、検出された位相に基づいて、波形歪を補償された信号の位相を補償し、位相を補償された信号を復調することを要件とする。

開示のデジタルコヒーレント受信器によれば、通信品質を向上させることができるという効果を奏する。

デジタルコヒーレント受信器の構成例１を示すブロック図である。 デジタルコヒーレント受信器の構成例２を示すブロック図である。 デジタルコヒーレント受信器の構成例３を示すブロック図である。 デジタルコヒーレント受信器の構成例４を示すブロック図である。 図１〜図３に示した位相制御回路の具体例１を示すブロック図である。 図１〜図３に示した位相制御回路の具体例２を示すブロック図である。 位相補償器の具体例１を示すブロック図である。 位相補償器の具体例２を示すブロック図である。 第一ＤＬＦの具体例を示すブロック図である。 第二ＤＬＦの具体例を示すブロック図である。 図１〜図３に示した位相制御回路の具体例３を示すブロック図である。 図１〜図３に示した位相制御回路の具体例４を示すブロック図である。 補償回路の具体例１を示すブロック図である。 補償回路の具体例２を示すブロック図である。 図４に示した位相制御回路の具体例１を示すブロック図である。 図４に示した位相制御回路の具体例２を示すブロック図である。 図４に示した位相制御回路の具体例３を示すブロック図である。 図４に示した位相制御回路の具体例４を示すブロック図である。 周波数／位相補償回路の具体例１を示すブロック図である。 周波数／位相補償回路の具体例２を示すブロック図である。 図１〜図３に示した位相制御回路の具体例５を示すブロック図である。 図１〜図３に示した位相制御回路の具体例６を示すブロック図である。 位相検出部５１２に使用される位相検出器の構成例を示すブロック図である。 感度補正型（片側補正）の位相検出器による感度補正を示すグラフである。 感度補正型（両側補正）の位相検出器による感度補正を示すグラフである。 感度モニタ位相検出器（片側モニタ）の構成例を示すブロック図である。 感度モニタ位相検出器（両側モニタ）の構成例を示すブロック図である。 感度選択補正型の位相検出部の構成例を示すブロック図である。 ダイバーシチ加算型の位相検出部の構成例１を示すブロック図である。 ダイバーシチ加算型の位相検出部の構成例２を示すブロック図である。 ダイバーシチ加算型の位相検出部の構成例３を示すブロック図である。 ダイバーシチ加算型の位相検出部の構成例４を示すブロック図である。 等化フィルタの具体例（偏波分散等化）を示すブロック図である。 等化フィルタの具体例（波長分散等化）を示すブロック図である。 デジタルコヒーレント受信器の変形例１を示すブロック図である。 デジタルコヒーレント受信器の変形例２を示すブロック図である。 周波数差検出器の具体例を示すブロック図である。 周波数補償器の具体例を示すブロック図である。 光伝送システムの構成例を示すブロック図である。 フーリエ変換部および逆フーリエ変換部の具体例を示すブロック図である。 図４０に示した回路の動作を示す図である。

以下に添付図面を参照して、このデジタルコヒーレント受信器の好適な実施の形態を詳細に説明する。

（周波数変動に起因する通信品質の劣化）
まず、局発光源の周波数変動に起因する通信品質の劣化について説明する。デジタルコヒーレント受信器の波形歪補償器による波長分散補償を行う構成においては、波形歪補償器において補償する波長分散量の大きさに比例して、局発光源の周波数変動がサンプリング位相変動に変換される現象が発生する。

この現象について具体的に説明する。光送信器から送信された送信信号は、たとえば下記（１）式のように示すことができる。下記（１）式において、ｓ（ｔ）は送信信号を生成するための変調信号を示している。ｊは虚数を示している。ｔは時間を示している。ω₀は光の搬送波周波数を示している。

伝送路分散の伝達関数は、たとえば下記（２）式のように示すことができる。下記（２）式において、Ｄは波長分散を示している。Ｖ_Lは光速度を示している。ωはベースバンドの各周波数を示している。

波長分散により歪んだ受信信号は、下記（３）式のように示すことができる。

＾Ｓは、送信変調信号の周波数領域表示である。局発光は下記（４）式によって示すことができる。下記（４）式において、Δωは信号光と局発光の周波数差を示している。

上記（４）式によって示した局発光と信号光とを混合した後の、コヒーレント受信後の信号は下記（５）式のように示すことができる。

デジタルコヒーレント受信器においては、上記（５）式によって示した信号をＡＤＣにより量子化してデジタル信号処理を行う。下記（６）式は、デジタル信号処理回路の波形歪補償回路において分散補償を行う場合の伝送路分散の逆伝達関数を示している。下記（６）式において、ΔＤは、伝送路分散と波形歪補償回路において補償される分散補償量とのずれを示している。

下記（７）式は、波長分散補償後の信号を示している。

上記（７）式において、ΔＤ＝０と考えると、波形歪補償後の信号は下記（８）式によって示すことができる。

上記（８）式により、信号光と局発光の周波数ずれと波長分散補償により、２πＶ_LＤΔω／ω₀ ²の遅延が発生することが分かる。このように、波形歪補償器において補償する波長分散量の大きさに比例して、局発光源の周波数変動がサンプリング位相変動に変換され、後段におけるデジタル復調の精度に影響を与える。

（ＡＤＣサンプリング周波数制御処理への影響）
また、ビットレートが数十［Ｇｂｉｔ／ｓ］以上のデジタルコヒーレント受信方式においては、ＡＤＣのサンプリング周波数も数十［ＧＨｚ］以上となる。このため、安価なＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスを使用してデジタル信号処理回路を構成する場合は、動作周波数が数百［ＭＨｚ］程度となるようにＡＤＣサンプリング信号のシリアルパラレル変換を行い、並列化された受信信号に対するデジタル信号処理を行う。このように、ＡＤＣにおいて高速なサンプリングを行う場合は、回路規模が大型化する。

（実施の形態）
図１は、デジタルコヒーレント受信器の構成例１を示すブロック図である。図１に示すように、実施の形態にかかるデジタルコヒーレント受信器１００は、ＰＢＳ１１１と、局発光源１１２と、ＰＢＳ１１３と、ハイブリッド回路１２１と、ハイブリッド回路１２２と、光電変換器１３１〜１３４と、周波数可変発振器１４０と、デジタル変換部１５０と、デジタル信号処理回路１６０と、を備えている。デジタルコヒーレント受信器１００は、光伝送路からの信号光と局発光との検波結果をデジタル信号に変換してデジタル処理するデジタルコヒーレント受信器である。

ＰＢＳ１１１（Ｐｏｌａｒｉｚａｔｉｏｎ Ｂｅａｍ Ｓｐｌｉｔｔｅｒｓ：偏波ビームスプリッタ）には、光伝送路を介して送信された信号光が入力される。ＰＢＳ１１１は、入力された信号光を各編光軸（Ｈ軸およびＶ軸とする）に分離する。ＰＢＳ１１１は、分離したＨ軸（水平偏波）の信号光をハイブリッド回路１２１へ出力する。また、ＰＢＳ１１１は、分離したＶ軸（垂直偏波）の信号光をハイブリッド回路１２２へ出力する。

局発光源１１２は、局発光を生成してＰＢＳ１１３へ出力する。ＰＢＳ１１３は、局発光源１１２から出力された局発光を各編光軸（Ｈ軸およびＶ軸とする）に分離する。ＰＢＳ１１３は、分離したＨ軸の局発光をハイブリッド回路１２１へ出力する。また、ＰＢＳ１１３は、分離したＶ軸の局発光をハイブリッド回路１２２へ出力する。

ハイブリッド回路１２１（９０°ｏｐｔｉｃａｌ ｈｙｂｒｉｄ）は、ＰＢＳ１１１から出力されたＨ軸の信号光と、ＰＢＳ１１３から出力された局発光と、に基づく検波を行う。ハイブリッド回路１２１は、信号光のＩチャネルの振幅および位相に対応した光信号を光電変換器１３１へ出力する。また、ハイブリッド回路１２１は、信号光のＱチャネルの振幅および位相に対応した光信号を光電変換器１３２へ出力する。

ハイブリッド回路１２２（９０°ｏｐｔｉｃａｌ ｈｙｂｒｉｄ）は、ＰＢＳ１１１から出力されたＶ軸の信号光と、ＰＢＳ１１３から出力された局発光と、に基づく検波を行う。ハイブリッド回路１２２は、信号光のＩチャネルの振幅および位相に対応した光信号を光電変換器１３３へ出力する。また、ハイブリッド回路１２２は、信号光のＱチャネルの振幅および位相に対応した光信号を光電変換器１３４へ出力する。

光電変換器１３１および光電変換器１３２のそれぞれは、ハイブリッド回路１２１から出力された光信号を光電変換してデジタル変換部１５０へ出力する。光電変換器１３３および光電変換器１３４のそれぞれは、ハイブリッド回路１２２から出力された光信号を光電変換してデジタル変換部１５０へ出力する。

周波数可変発振器１４０（発振部）は、可変の周波数のクロックを生成してデジタル変換部１５０へ出力する。また、周波数可変発振器１４０は、デジタル信号処理回路１６０の制御によって、生成するクロックの周波数を変化させる。

デジタル変換部１５０は、ＡＤＣ１５１〜１５４を備えている。ＡＤＣ１５１は、光電変換器１３１から出力された信号をデジタルサンプリングする。同様に、ＡＤＣ１５２〜１５４は、それぞれ光電変換器１３２〜１３４から出力された信号をデジタルサンプリングする。また、ＡＤＣ１５１〜１５４のそれぞれは、周波数可変発振器１４０から出力されたクロックに同期してデジタルサンプリングを行う。ＡＤＣ１５１〜１５４のそれぞれは、デジタルサンプリングした信号をデジタル信号処理回路１６０へ出力する。

デジタル信号処理回路１６０は、波形歪補償回路１６１（波形歪補償部）と、位相制御回路１６２と、適応等化型復調回路１６３（復調部）と、を備えている。波形歪補償回路１６１、位相制御回路１６２および適応等化型復調回路１６３は、一つのＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）によって実現されてもよいし、それぞれ異なるＤＳＰによって実現されてもよい。

波形歪補償回路１６１は、ＡＤＣ１５１〜１５４から出力された信号の波形歪（光伝送路で発生した波形歪）を補償する。具体的には、波形歪補償回路１６１においては、温度変動などの伝搬特性変動により変化する半固定的な伝送路波形歪成分を補償する。波形歪補償回路１６１は、波形歪を補償した各信号を位相制御回路１６２へ出力する。なお、波形歪補償回路１６１は、１つの回路ブロックでもよいし、複数の波形歪補償回路ブロックに分けてカスケード接続構成としてもよい。

位相制御回路１６２は、波形歪補償回路１６１から出力された各信号のデジタル位相補償を行う。位相制御回路１６２は、補償した各信号を適応等化型復調回路１６３へ出力する。なお、位相制御回路１６２は、波形歪補償回路１６１からの各信号を並列して処理する１つの回路でもよいし、波形歪補償回路１６１からの各信号に対応する複数の回路であってもよい。また、位相制御回路１６２は、波形歪補償回路１６１から出力された各信号の位相に基づいて、周波数可変発振器１４０が出力するクロックの周波数を制御する。

適応等化型復調回路１６３は、位相制御回路１６２から出力される各信号の復調を行う。また、適応等化型復調回路１６３は、位相制御回路１６２から出力される各信号に対して、復調を行う前に適応等化型の波形歪補償を行う。具体的には、適応等化型復調回路１６３は、伝送路で発生する高速に変動する波形歪成分を補償する。なお、適応等化型復調回路１６３は、１つの回路ブロックでもよいし、複数の適応等化回路ブロックのカスケード接続であってもよい。

なお、たとえばＡＤＣ１５１〜１５４が数十［ＧＨｚ］以上のデジタルサンプリングを行う場合は、周波数可変発振器１４０が出力するクロックをリファレンスとする逓倍ＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ）を備える構成としてもよい。また、図１に示したデジタルコヒーレント受信器１００は、偏波軸ごとに伝送信号を多重する偏波多重伝送方式にも、送信信号を偏波多重しない非偏波多重方式のどちらにも対応可能である。

このように、デジタルコヒーレント受信器１００は、波形歪補償回路１６１の後段で信号の位相を検出することで、局発光源１１２の周波数変動に起因して波形歪補償回路１６１で発生する位相変動を検出することができる。また、検出した位相変動を適応等化型復調回路１６３の前段で補償することにより、適応等化型復調回路１６３におけるデジタル復調を精度よく行い、通信品質を向上させることができる。

また、デジタルコヒーレント受信器１００は、波形歪補償回路１６１の後段で検出した信号の位相に基づいてデジタル変換部１５０におけるサンプリング位相を制御する。具体的には、デジタルコヒーレント受信器１００は、周波数可変発振器１４０が発振するクロックの周波数を制御する。これにより、回路規模の大型化を抑えつつ、デジタル変換部１５０における高速なサンプリングを行うことが可能になる。また、光信号の変調周波数とデジタルコヒーレント受信器１００におけるサンプリング周波数の偏差やワンダーを補償し、波形歪補償回路１６１における位相補償量を軽減することができる。

また、デジタルコヒーレント受信器１００の適応等化型復調回路１６３は、波形歪補償回路１６１において補償する波形歪より高速に変動する波形歪を補償して復調を行う。たとえば、波形歪補償回路１６１は、温度変動などによって変化する半固定的な特性の波形歪を補償する。これにより、温度変動などで生じる送信光源の周波数と局発光源１１２の周波数ずれに起因する位相変動を波形歪補償回路１６１において補償しつつ、適応等化型復調回路１６３において精度の高い波形歪および復調を行うことができる。

図２は、デジタルコヒーレント受信器の構成例２を示すブロック図である。図２において、図１に示した構成と同様の部分については同様の符号を付して説明を省略する。図２に示すように、デジタルコヒーレント受信器１００は、図１に示した周波数可変発振器１４０に代えて、固定周波数発振器２１１とＤＤＳ２１２（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ：ダイレクトデジタルシンセサイザ）を備えていてもよい。

固定周波数発振器２１１（発振部）は、固定の周波数のクロックを生成してＤＤＳ２１２へ出力する。ＤＤＳ２１２は、固定周波数発振器２１１から出力されたクロックに基づいて、サンプリング制御クロックとしてデジタル変換部１５０へ供給するクロックを生成する。また、ＤＤＳ２１２は、デジタル信号処理回路１６０の制御によって、生成するクロックの周波数を変化させる。ＡＤＣ１５１〜１５４のそれぞれは、ＤＤＳ２１２から出力されたクロックに同期してデジタルサンプリングを行う。

このように、デジタルコヒーレント受信器１００は、ＤＤＳが供給するサンプリング制御クロックの周波数を制御する。これにより、回路規模の大型化を抑えつつ、デジタル変換部１５０における高速なサンプリングを行うことが可能になる。

図３は、デジタルコヒーレント受信器の構成例３を示すブロック図である。図３において、図１に示した構成と同様の部分については同様の符号を付して説明を省略する。図３に示すように、非偏波多重伝送方式時のデジタルコヒーレント受信器１００は、図１に示したＰＢＳ１１１、ＰＢＳ１１３、ハイブリッド回路１２２、光電変換器１３３，１３４およびＡＤＣ１５３，１５４に代えて偏波制御器３１１を備えた構成であってもよい。

局発光源１１２は、生成した局発光を偏波制御器３１１へ出力する。偏波制御器３１１は、局発光源１１２から出力された局発光の偏波を、デジタルコヒーレント受信器１００が受信する信号光の偏波（たとえばＨ軸）になるように制御する。偏波制御器３１１は、偏波を制御した局発光をハイブリッド回路１２１へ出力する。ハイブリッド回路１２１には、光伝送路を介して送信された信号光と、偏波制御器３１１から出力された局発光と、が入力される。なお、図３に示した周波数可変発振器１４０に代えて、固定周波数発振器２１１およびＤＤＳ２１２（図２参照）を備える構成としてもよい。なお、偏波制御器３１１は、局発光ではなく光伝送路を介して送信された信号光に適用してもよい。

図４は、デジタルコヒーレント受信器の構成例４を示すブロック図である。図４において、図１に示した構成と同様の部分については同様の符号を付して説明を省略する。図４に示すように、デジタルコヒーレント受信器１００は、周波数可変発振器１４０に代えて固定周波数発振器４１１および周波数／位相補償回路４１２を備えていてもよい。

固定周波数発振器４１１は、固定の周波数のクロックをデジタル変換部１５０へ出力する。ＡＤＣ１５１〜１５４のそれぞれは、固定周波数発振器４１１から出力されたクロックに同期してデジタルサンプリングを行う。位相制御回路１６２は、波形歪補償回路１６１から出力された各信号の位相を検出し、周波数制御信号および位相制御信号を周波数／位相補償回路４１２へ出力する。

周波数／位相補償回路４１２（周波数／位相補償部）は、デジタル信号処理回路１６０に設けられている。周波数／位相補償回路４１２は、ＡＤＣ１５１〜１５４から出力された信号の周波数補償および位相補償を行うことでサンプリング位相を補償する。具体的には、周波数／位相補償回路４１２は、位相制御回路１６２から出力された周波数制御信号および位相制御信号に基づいて、ＡＤＣ１５１〜１５４から出力された信号のサンプリング位相を補償する。周波数／位相補償回路４１２は、サンプリング位相を補償した信号を波形歪補償回路１６１へ出力する。

このように、デジタルコヒーレント受信器１００は、検出された位相に基づいて、デジタル信号に変換された信号の周波数補償および位相補償を行う。これにより、デジタル変換部１５０におけるサンプリング位相の変動のデジタル処理に対する影響を抑えることができる。このため、たとえば、デジタル変換部１５０が、固定周波数発振器４１１によって発振されたクロックに同期してサンプリングを行う構成としても、デジタル変換部１５０におけるサンプリング位相の変動のデジタル処理に対する影響を抑えることができる。

（位相制御回路の具体例）
図５は、図１〜図３に示した位相制御回路の具体例１を示すブロック図である。図５においては、図１に示したデジタルコヒーレント受信器１００の構成の一部について、Ｉ，ＱチャネルおよびＨ，Ｖ軸の各信号をまとめて図示している。図５に示すように、位相制御回路１６２は、位相補償器５１１（ＰＨＡ：ＰＨａｓｅ Ａｄｊｕｓｔｅｒ）と、位相検出部５１２（ＰＤ：Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒ）と、第一ＤＬＦ５１３（Ｄｉｇｉｔａｌ Ｌｏｏｐ Ｆｉｌｔｅｒ）と、第二ＤＬＦ５１４と、を備えている。

位相補償器５１１（位相補償部）は、第一ＤＬＦ５１３から出力された位相制御信号に基づいて、波形歪補償回路１６１から出力された信号の位相を補償する。位相補償器５１１は、位相を補償した信号を後段（適応等化型復調回路１６３）へ出力する。位相検出部５１２は、位相補償器５１１から出力される信号の位相を検出する。位相検出部５１２は、検出した位相を示す位相信号を第一ＤＬＦ５１３へ出力する。

第一ＤＬＦ５１３は、位相検出部５１２から出力された位相信号を信号処理する。第一ＤＬＦ５１３が行う信号処理は、たとえば雑音除去である（ローパスフィルタ）。第一ＤＬＦ５１３は、信号処理した信号を位相制御信号として位相補償器５１１へ出力する。また、第一ＤＬＦ５１３は、信号処理した信号を第二ＤＬＦ５１４へ出力する。

第二ＤＬＦ５１４は、第一ＤＬＦ５１３から出力された信号を信号処理する。第二ＤＬＦ５１４が行う信号処理は、たとえば位相成分から周波数成分への変換である。第二ＤＬＦ５１４は、信号処理した信号を周波数制御信号として周波数可変発振器１４０へ出力する。周波数可変発振器１４０は、第二ＤＬＦ５１４から出力された周波数制御信号に基づいて、出力するクロックの周波数を変化させる。

このように、位相検出部５１２は、位相補償器５１１の後段に設けられ、位相補償器５１１によって補償された信号の位相を検出する。これにより、位相補償器５１１における位相の補償結果が位相検出部５１２から位相補償器５１１へ戻るフィードバック制御となるため、位相補償器５１１において容易に補償処理を行うことができる。このため、位相補償器５１１における位相補償を精度よく行い、通信品質を向上させることができる。

なお、図５の位相制御回路１６２の構成を図２に示したデジタルコヒーレント受信器１００に適用する場合は、第二ＤＬＦ５１４は、周波数制御信号をＤＤＳ２１２へ出力する。ＤＤＳ２１２は、第二ＤＬＦ５１４から出力された周波数制御信号に基づいて、生成するクロックの周波数を変化させる。

図６は、図１〜図３に示した位相制御回路の具体例２を示すブロック図である。図６において、図５に示した構成と同様の構成については同一の符号を付して説明を省略する。図６に示すように、位相検出部５１２は、検出した位相を示す位相信号を第一ＤＬＦ５１３および第二ＤＬＦ５１４へ出力するようにしてもよい。この場合は、第二ＤＬＦ５１４は、位相検出部５１２から出力された位相信号を信号処理する。

図７は、位相補償器の具体例１を示すブロック図である。図７に示す位相補償器５１１は、時間領域補償型の位相補償器の具体例である。図７に示すように、位相補償器５１１は、タップ位置調整セレクタ７１０と、遅延素子７２１〜７２ｎと、タップ係数算出部７３０と、乗算部７４１〜７４ｎと、加算部７５０と、を備えている。

タップ位置調整セレクタ７１０には、位相補償器５１１の前段から出力された信号と、位相補償器５１１へ入力された位相制御信号をサンプリング周期で割った整数部と、が入力される。タップ位置調整セレクタ７１０は、入力された整数部に応じて、遅延素子７２１〜７２ｎの接続経路を切り替える。

たとえば、タップ位置調整セレクタ７１０は、位相補償器５１１の前段（波形歪補償回路１６１）から出力された信号が遅延素子７２１へ入力するように接続経路を切り替える。また、タップ位置調整セレクタ７１０は、遅延素子７２１の出力を遅延素子７２２の入力へ接続し、遅延素子７２２の出力を遅延素子７２３の入力へ接続し、…遅延素子７２（ｎ−１）の出力を遅延素子７２ｎの入力へ接続するように接続経路を切り替える。

遅延素子７２１〜７２ｎのそれぞれは、入力された信号を遅延させて出力する。タップ係数算出部７３０には、位相補償器５１１へ入力された位相制御信号をサンプリング周期で割った小数部（１サンプル未満の位相）が入力される。タップ係数算出部７３０は、入力された小数部に基づいて、乗算部７４１〜７４ｎの各タップ係数を算出する。

たとえば、タップ係数算出部７３０は、ｓｉｎｃ関数などのフィルタリング波形を、入力された小数部の位相でサンプリングしたタップ係数を算出する。または、タップ係数算出部７３０は、小数部と各タップ係数とを対応付けたテーブルに基づいて各タップ係数を決定する。小数部と各タップ係数とを対応付けたテーブルは、たとえばデジタルコヒーレント受信器１００のメモリにあらかじめ記憶されている。タップ係数算出部７３０は、算出した各タップ係数をそれぞれ乗算部７４１〜７４ｎへ出力する。

乗算部７４１〜７４ｎには、それぞれ遅延素子７２１〜７２ｎの出力信号と、タップ係数算出部７３０から出力されたタップ係数と、が入力される。乗算部７４１〜７４ｎのそれぞれは、入力された出力信号にタップ係数を乗算して加算部７５０へ出力する。加算部７５０は、乗算部７４１〜７４ｎから出力された各出力信号を加算して後段へ出力する。

なお、位相補償器５１１に対して信号がＮ並列で入力される場合は、遅延素子７２１〜７２ｎを省き、位相制御信号の整数部の最大幅の入力セレクタと、タップ係数算出部７３０によって算出された同一タップ係数のＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ：有限インパルス応答）フィルタと、をＮ個並列で動作させる。この場合は、入力セレクタは、タップ数分だけ設ける。

図８は、位相補償器の具体例２を示すブロック図である。図８に示す位相補償器５１１は、周波数領域補償型の位相補償器の具体例である。図８に示すように、位相補償器５１１は、フーリエ変換部８１１と、回転子変換部８１２と、乗算部８１３と、逆フーリエ変換部８１４と、を備えている。フーリエ変換部８１１は、位相補償器５１１へ入力された信号をフーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ：高速フーリエ変換）して周波数領域に変換する。フーリエ変換部８１１は、フーリエ変換した信号を乗算部８１３へ出力する。

回転子変換部８１２は、第一ＤＬＦ５１３から出力された位相制御信号の回転子変換処理を行い、回転子変換処理により得られた位相シフト係数を乗算部８１３へ出力する。乗算部８１３は、フーリエ変換部８１１から出力された信号に、回転子変換部８１２から出力された位相シフト係数を乗算し、乗算した信号を逆フーリエ変換部８１４へ出力する。逆フーリエ変換部８１４は、乗算部８１３から出力された信号を逆フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ ＦＦＴ：逆高速フーリエ変換）して後段（適応等化型復調回路１６３）へ出力する。

図９は、第一ＤＬＦの具体例を示すブロック図である。図９に示すように、第一ＤＬＦ５１３は、ローパスフィルタ９１１（ＬＰＦ：Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）と、乗算回路９１２と、加算回路９１３と、遅延素子９１４と、乗算回路９１５と、ローパスフィルタ９１６と、加算回路９１７と、を備えている。ローパスフィルタ９１１には、位相検出部５１２から出力された位相信号が入力される。ローパスフィルタ９１１は、入力された位相信号の低周波成分を抽出し、抽出した信号を乗算回路９１２および乗算回路９１５へ出力する。

乗算回路９１２は、ローパスフィルタ９１１から出力された信号に係数ｂを乗算して加算回路９１３へ出力する。加算回路９１３は、乗算回路９１２から出力された信号に、遅延素子９１４から出力された信号を加算し、加算した信号を積分項として遅延素子９１４および加算回路９１７へ出力する。遅延素子９１４は、加算回路９１３から出力された信号を第一ＤＬＦの１動作クロック分遅延させ、遅延させた信号を加算回路９１３へ出力する。

乗算回路９１５は、ローパスフィルタ９１１から出力された信号に係数ａを乗算してローパスフィルタ９１６へ出力する。ローパスフィルタ９１６は、乗算回路９１５から出力された信号の低周波成分を抽出し、抽出した信号を比例項として加算回路９１７へ出力する。加算回路９１７は、加算回路９１３から出力された積分項の信号と、ローパスフィルタ９１６から出力された比例項の信号と、を加算する。加算回路９１７は、加算した信号を位相制御信号として位相補償器５１１へ出力する。

以上の構成により、第一ＤＬＦ５１３へ入力された位相信号が、係数ａ，ｂを持つ比例項と積分項の和として位相制御信号に変換される。係数ａ，ｂは、たとえばデジタルコヒーレント受信器１００の設計や伝送状態に応じて決定される。

なお、ローパスフィルタ９１１は、並列化された各信号（Ｉ，ＱチャネルおよびＨ，Ｖ軸）の各位相信号を処理するためのデシメーションフィルタとして動作する。たとえば、ローパスフィルタ９１１は、単純な例としては、各位相信号の平均または総和を出力する。ただし、ローパスフィルタ９１１を省いた構成にすることも可能である。

ローパスフィルタ９１６は、位相信号の高周波の雑音成分を抑圧するために設けられている。局発光源１１２の周波数変動の変動周期は数百［ｋＨｚ］以上の成分を持つ場合がある。このため、制御ループ遅延を最小とするために、比例項にのみ高周波雑音抑圧用のローパスフィルタ９１６を挿入する。ただし、ローパスフィルタ９１６を省いた構成にすることも可能である。

図１０は、第二ＤＬＦの具体例を示すブロック図である。図１０に示すように、第二ＤＬＦ５１４は、乗算回路１０１１と、加算回路１０１２と、遅延素子１０１３と、乗算回路１０１４と、加算回路１０１５と、ローパスフィルタ１０１６と、を備えている。第二ＤＬＦ５１４へ入力された位相信号（または位相制御信号）は、乗算回路１０１１および乗算回路１０１４へ入力される。

乗算回路１０１１は、入力された信号に係数Ｂを乗算して加算回路１０１２へ出力する。加算回路１０１２は、乗算回路１０１１から出力された信号に、遅延素子１０１３から出力された信号を加算し、加算した信号を積分項として遅延素子１０１３および加算回路１０１５へ出力する。遅延素子１０１３は、加算回路１０１２から出力された信号を第二ＤＬＦの１動作クロック分遅延させ、遅延させた信号を加算回路１０１２へ出力する。

乗算回路１０１４は、入力された信号に係数Ａを乗算し、乗算した信号を比例項として加算回路１０１５へ出力する。加算回路１０１５は、加算回路１０１２から出力された積分項の信号と、乗算回路１０１４から出力された比例項の信号と、を加算してローパスフィルタ１０１６へ出力する。ローパスフィルタ１０１６は、加算回路１０１５から出力された信号の低周波成分を抽出し、抽出した信号を周波数制御信号として周波数可変発振器１４０へ出力する。

以上の構成により、第二ＤＬＦ５１４へ入力された信号が、係数Ａ，Ｂを持つ比例項と積分項の和として周波数制御信号に変換される。係数Ａ，Ｂは、たとえばデジタルコヒーレント受信器１００の設計や伝送状態に応じて決定される。

なお、たとえば図６に示すように、位相検出部５１２から出力された位相信号がそのまま第二ＤＬＦ５１４へ入力される場合は、乗算回路１０１１および乗算回路１０１４の前段にローパスフィルタを設けてもよい。乗算回路１０１１および乗算回路１０１４の前段に設けたローパスフィルタは、位相信号のデシメーションフィルタおよび位相情報の積分的な動作を行う。また、ローパスフィルタ１０１６は、周波数可変発振器１４０から出力されるクロックに高周波の雑音を乗せないようにするためのローパスフィルタである。ただし、ローパスフィルタ１０１６は省いた構成にすることも可能である。

図１１は、図１〜図３に示した位相制御回路の具体例３を示すブロック図である。図１１において、図５に示した構成と同様の構成については同一の符号を付して説明を省略する。波形歪補償回路１６１が周波数領域での波形歪補償を行う回路である場合は、図１１に示すように、図５に示した波形歪補償回路１６１と位相補償器５１１に変えて、波形歪補償回路１６１と位相補償器５１１を一体的に構成した補償回路１１１１を設けてもよい。なお、図１１に示した周波数可変発振器１４０に代えて、固定周波数発振器２１１およびＤＤＳ２１２（図２参照）を備える構成としてもよい。

図１２は、図１〜図３に示した位相制御回路の具体例４を示すブロック図である。図１２において、図６に示した構成と同様の構成については同一の符号を付して説明を省略する。波形歪補償回路１６１が周波数領域での波形歪補償を行う回路である場合は、図１２に示すように、図６に示した波形歪補償回路１６１と位相補償器５１１に変えて、波形歪補償回路１６１と位相補償器５１１を一体的に構成した補償回路１１１１を設けてもよい。なお、図１２に示した周波数可変発振器１４０に代えて、固定周波数発振器２１１およびＤＤＳ２１２（図２参照）を備える構成としてもよい。

図１３は、補償回路の具体例１を示すブロック図である。図１１および図１２に示した補償回路１１１１は、たとえば、図１３に示すように、フーリエ変換部１３１１と、回転子変換部１３１２と、乗算部１３１３と、乗算部１３１４と、逆フーリエ変換部１３１５と、を備えている。

フーリエ変換部１３１１は、補償回路１１１１へ入力された信号をフーリエ変換して周波数領域に変換する。フーリエ変換部１３１１は、フーリエ変換した信号を乗算部１３１３へ出力する。回転子変換部１３１２は、第一ＤＬＦ５１３から出力された位相制御信号の回転子変換処理を行い、回転子変換処理により得られた位相シフト係数を乗算部１３１４へ出力する。

乗算部１３１３は、フーリエ変換部１３１１から出力された信号に、周波数領域の波形歪補正係数を乗算し、乗算した信号を乗算部１３１４へ出力する。乗算部１３１３において乗算する波形歪補正係数は、受信信号の波形歪に応じて決定される係数であり、たとえばデジタルコヒーレント受信器１００のメモリにあらかじめ記憶されている。

乗算部１３１４は、乗算部１３１３から出力された信号に、回転子変換部１３１２から出力された位相シフト係数を乗算し、乗算した信号を逆フーリエ変換部１３１５へ出力する。逆フーリエ変換部１３１５は、乗算部１３１４から出力された信号を逆フーリエ変換して後段（適応等化型復調回路１６３）へ出力する。なお、乗算部１３１３の前段に乗算部１３１４を設ける構成としてもよい。すなわち、波形歪補正係数と位相シフト係数を乗算する順番はどちらでもよい。

このように、波形歪補償回路１６１と位相補償器５１１は、波形歪補正係数と、第一ＤＬＦ５１３によって変換された位相制御信号を各周波数の回転子に変換した位相シフト係数と、を周波数領域において乗算する補償回路１１１１により実現することができる。これにより、波形歪補償および位相補償を１回のフーリエ変換によって行うことができる。このため、回路の小型化および高速化を図ることができる。

図１４は、補償回路の具体例２を示すブロック図である。図１４において、図１３に示した構成と同様の構成については同一の符号を付して説明を省略する。波形歪補償回路１６１が信号の波長分散を補償する分散補償器であり、周波数領域での波形歪補正対象が波長分散である場合は、補償回路１１１１を図１４に示すような構成にしてもよい。ここでは、補償回路１１１１は、図１３に示した乗算部１３１３を省いた構成である。

フーリエ変換部１３１１は、フーリエ変換した信号を乗算部１３１４へ出力する。回転子変換部１３１２（回転子変換器）は、第一ＤＬＦ５１３から出力された位相制御信号とともに波長分散補償量の回転子変換処理を行い、回転子変換処理により得られた回転子（波長分散および位相のシフト係数）を乗算部１３１４へ出力する。回転子変換部１３１２において回転子変換処理が行われる波長分散量は、受信信号の波長分散に応じて決定される係数であり、たとえばデジタルコヒーレント受信器１００のメモリにあらかじめ記憶されている。

乗算部１３１４は、フーリエ変換部１３１１から出力された信号に、回転子変換部１３１２から出力された回転子を乗算し、乗算した信号を逆フーリエ変換部１３１５へ出力する。このように、上記式（６）で示される波長分散補償係数が振幅１．０で位相角情報のみを有することを利用して、位相補償処理の位相シフト係数の位相角情報とともに波長分散量の回転子変換を行うことで、周波数領域での乗算を１回で行うことができる。

回転子変換部１３１２の処理は、たとえば下記（９）式によって示すことができる。下記（９）式において、Δτは時間領域の位相制御量を示している。

このように、波形歪補償回路１６１が波長分散を補償する場合は、補償回路１１１１は、波長分散補償量と、位相制御信号と、を各周波数の回転子に変換する回転子変換部１３１２を備える。そして、補償回路１１１１は、回転子変換部１３１２によって変換された回転子を信号に乗算することで、波形歪補償および位相補償を１回の複素乗算によって行うことができる。このため、回路の小型化および高速化を図ることができる。

図１５は、図４に示した位相制御回路の具体例１を示すブロック図である。図１５において、図５に示した構成と同様の構成については同一の符号を付して説明を省略する。図１５に示すように、第二ＤＬＦ５１４は、信号処理した信号を周波数制御信号として周波数／位相補償回路４１２へ出力する。

周波数／位相補償回路４１２は、第二ＤＬＦ５１４から出力された周波数制御信号に基づいて、デジタル変換部１５０からの信号のサンプリング位相を補償する。周波数／位相補償回路４１２は、サンプリング位相を補償した信号を波形歪補償回路１６１へ出力する。波形歪補償回路１６１は、周波数／位相補償回路４１２から信号の波形歪を補償する。

なお、図１５に示した構成において、波形歪補償回路１６１と位相補償器５１１に変えて、波形歪補償回路１６１と位相補償器５１１を一体的に構成した補償回路１１１１を設ける構成（図１１〜図１４参照）としてもよい。

図１６は、図４に示した位相制御回路の具体例２を示すブロック図である。図１６において、図１５に示した構成と同様の構成については同一の符号を付して説明を省略する。図１６に示すように、位相検出部５１２は、検出した位相を示す位相信号を第一ＤＬＦ５１３および第二ＤＬＦ５１４へ出力するようにしてもよい。この場合は、第二ＤＬＦ５１４は、位相検出部５１２から出力された位相信号を信号処理する。

なお、図１６に示した構成において、波形歪補償回路１６１と位相補償器５１１に変えて、波形歪補償回路１６１と位相補償器５１１を一体的に構成した補償回路１１１１を設ける構成（図１１〜図１４参照）としてもよい。

図１７は、図４に示した位相制御回路の具体例３を示すブロック図である。図１７において、図１５に示した構成と同様の構成については同一の符号を付して説明を省略する。図１７に示すように、位相制御回路１６２は、図１５に示した構成において位相補償器５１１を省いた構成にしてもよい。第一ＤＬＦ５１３は、信号処理した信号を位相制御信号として周波数／位相補償回路４１２へ出力する。

周波数／位相補償回路４１２は、第二ＤＬＦ５１４からの周波数制御信号に基づくサンプリング位相の補償を行うとともに、第一ＤＬＦ５１３から出力された位相制御信号に基づいて、波形歪補償回路１６１から出力された信号の位相を補償する。周波数／位相補償回路４１２は、補償を行った信号を波形歪補償回路１６１へ出力する。このように、波形歪補償回路１６１において発生する位相変動も含めて、波形歪補償回路１６１の前段で補償する。

図１８は、図４に示した位相制御回路の具体例４を示すブロック図である。図１８において、図１７に示した構成と同様の構成については同一の符号を付して説明を省略する。図１８に示すように、位相検出部５１２は、検出した位相を示す位相信号を第一ＤＬＦ５１３および第二ＤＬＦ５１４へ出力するようにしてもよい。この場合は、第二ＤＬＦ５１４は、位相検出部５１２から出力された位相信号を信号処理する。

図１９は、周波数／位相補償回路の具体例１を示すブロック図である。図１９に示す周波数／位相補償回路４１２は、時間領域補償型のデジタル周波数／位相補償回路の具体例である。ここでは、固定周波数発振器４１１の発振周波数が受信信号よりも少し高く設定されているとする。図１９に示すように、周波数／位相補償回路４１２は、周波数位相変換器１９１０と、パラレル変換部１９２０と、タップ係数算出部１９３０と、Ｎ個のＦＩＲフィルタ１９４０と、を備えている。

周波数位相変換器１９１０は、第二ＤＬＦ５１４の出力（周波数制御信号）を位相制御信号として用いるために、第二ＤＬＦ５１４の出力を周波数から位相へ変換する。周波数位相変換器１９１０は、たとえば積分器である。周波数位相変換器１９１０によって位相に変換された信号の整数部は、パラレル変換部１９２０へ出力されるとともに、周波数位相変換器１９１０において制御の終わったサンプル数分として差し引かれる。

パラレル変換部１９２０は、周波数位相変換器１９１０から出力された信号の整数部に基づいて、周波数／位相補償回路４１２へ入力された信号をパラレル信号に変換する。具体的には、パラレル変換部１９２０は、周波数位相変換器１９１０から出力された整数部を制御信号として１対Ｎ（整数部が「０」の場合）もしくは１対Ｎ＋１（整数部が「１」の場合）のパラレル変換を行って後段へ出力する。

符号１９２１に示す前回最遅データは、周波数位相変換器１９１０の出力の整数部が「０」の場合は（Ｎ−１−Ｍ）〜（Ｎ−１）のＭ個が保持される。また、前回最遅データは、周波数位相変換器１９１０の出力の整数部が「１」の場合は、パラレル変換部１９２０において１対Ｎ＋１のパラレル変換が行われるため（Ｎ−Ｍ）〜ＮのＭ個が保持される。

また、パラレル変換部１９２０は、パラレル変換部１９２０の後段の信号処理を行うクロックを作成する。具体的には、パラレル変換部１９２０は、デジタル変換部１５０のサンプリングクロックの１／Ｎ（整数部が「０」の場合）もしくは１／（Ｎ＋１）（整数部が「１」の場合）のクロックを生成して後段へ出力する。パラレル変換部１９２０は、１対Ｎ＋１のパラレル変換を行う場合は、パラレル変換部１９２０の後段の１クロック時間は、Ｎ＋１サンプル時間となるようにクロックを作成する。

周波数位相変換器１９１０によって位相に変換された信号の小数部はタップ係数算出部１９３０へ出力される。タップ係数算出部１９３０は、周波数位相変換器１９１０の出力の小数部に基づいて、Ｎ個のＦＩＲフィルタ１９４０（０〜Ｎ−１）のサンプル位置となる各タップ係数を算出する。タップ係数算出部１９３０は、算出した各タップ係数をそれぞれ対応するＦＩＲフィルタ１９４０へ出力する。タップ係数算出部１９３０の処理には、パラレル変換部１９２０に相当するレイテンシ調整が含まれる。

たとえば、受信信号と固定周波数発振器４１１の周波数差が小さい場合は、Ｎ個のＦＩＲフィルタ１９４０に対するタップ係数を同一にしてもよい。

Ｎ個のＦＩＲフィルタ１９４０（０〜Ｎ−１）のそれぞれは、パラレル変換部１９２０から出力された各信号を、タップ係数算出部１９３０から出力されたタップ係数によって補償する。ＦＩＲフィルタ１９４０（０〜Ｎ−１）のそれぞれは、補償した信号をＮサンプル並列化データとして後段へ出力する。

また、図１７および図１８に示した構成のように、第一ＤＬＦ５１３の出力（位相制御信号）も周波数／位相補償回路４１２へ入力される場合は、周波数位相変換器１９１０の出力に、第一ＤＬＦ５１３の出力を加算する加算回路１９５０を設けてもよい。

図２０は、周波数／位相補償回路の具体例２を示すブロック図である。図２０において、図１９に示した構成と同様の構成については同一の符号を付して説明を省略する。図２０に示すように、周波数／位相補償回路４１２は、図１９に示したタップ係数算出部１９３０およびＦＩＲフィルタ１９４０に代えて、フーリエ変換部２０１１と、回転子変換部２０１２と、乗算部２０１３と、逆フーリエ変換部２０１４と、を備えてもよい。

パラレル変換部１９２０は、パラレル変換したパラレルデータ（Ｎ＋１のデータ）をフーリエ変換部２０１１へ出力する。フーリエ変換部２０１１は、パラレル変換部１９２０から出力された信号をフーリエ変換して周波数領域に変換する。具体的には、フーリエ変換部２０１１は、周波数位相変換器１９１０の出力の整数部が「０」の場合は１〜Ｎ番目の入力のみを使用して処理を行う。

また、フーリエ変換部２０１１は、周波数位相変換器１９１０の出力の整数部が「１」であり、既にＦＦＴ区間が始まっている場合は１〜Ｎ＋１番目の入力を使用して連続サンプルとしてＦＦＴに入力する。そして、フーリエ変換部２０１１は、ＦＦＴ区間が終わるまではパラレル変換部１９２０から出力されたすべての信号を使用する。最後のＦＦＴ入力は１〜Ｎ−１番目となる。

ＦＦＴ区間がこれから始まる場合は、フーリエ変換部２０１１は、２〜Ｎ＋１番目の入力を使用してＦＦＴを開始し、その後は１〜Ｎ番目の入力を使用する。ちょうどＦＦＴ区間が終わる場合は、フーリエ変換部２０１１は、１〜Ｎ番目の入力を使用することで、ＦＦＴウィンドウが終了する。フーリエ変換部２０１１は、フーリエ変換した信号を乗算部２０１３へ出力する。

回転子変換部２０１２は、周波数位相変換器１９１０の出力の小数部の回転子変換処理を行い、回転子変換処理により得られたシフト係数を乗算部２０１３へ出力する。回転子変換部２０１２の処理には、パラレル変換部１９２０およびフーリエ変換部２０１１に相当するレイテンシ調整が含まれる。

乗算部２０１３は、フーリエ変換部２０１１から出力された信号に、回転子変換部２０１２から出力されたシフト係数を乗算し、乗算した信号を逆フーリエ変換部２０１４へ出力する。逆フーリエ変換部２０１４は、乗算部２０１３から出力された信号を逆フーリエ変換して後段（波形歪補償回路１６１）へ出力する。

周波数位相変換器１９１０の出力の小数部Δτの位相シフトは周波数領域ではｅｘｐ（ｊωΔτ）の回転子係数となる。このため、入力信号のフーリエ変換結果に回転子係数を乗算し、逆フーリエ変換することで位相シフトが実現される。なお、フーリエ変換部２０１１、乗算部２０１３および逆フーリエ変換部２０１４における周波数領域の処理は、周波数／位相補償だけではなく、たとえば波長分散の補償処理と共用することも可能である。

図２１は、図１〜図３に示した位相制御回路の具体例５を示すブロック図である。図２１において、図５に示した構成と同様の構成については同一の符号を付して説明を省略する。図２１に示すように、位相制御回路１６２は、図５に示した構成に加えて位相検出部２１１１を備えていてもよい。位相検出部５１２は、波形歪補償回路１６１から位相補償器５１１へ出力される信号の位相を検出する。位相検出部５１２は、検出した位相を示す位相信号を第一ＤＬＦ５１３へ出力する。

位相検出部２１１１は、位相補償器５１１から出力される信号の位相を検出する。位相検出部２１１１は、検出した位相を示す位相信号を第二ＤＬＦ５１４へ出力する。第一ＤＬＦ５１３は、位相検出部５１２から出力された位相信号を信号処理し、信号処理した信号を位相補償器５１１へ出力する。第二ＤＬＦ５１４は、位相検出部２１１１から出力された位相信号を信号処理する。第二ＤＬＦ５１４は、信号処理した信号を周波数制御信号として周波数可変発振器１４０へ出力する。

このように、位相検出部５１２は、図５に示した構成において、位相補償器５１１によって補償される前の信号の位相を検出する構成としてもよい。この場合は、位相検出部５１２による位相の検出結果が後段の位相補償器５１１へ出力されるフィードフォワード制御となる。なお、図２１に示した周波数可変発振器１４０に代えて、固定周波数発振器２１１およびＤＤＳ２１２（図２参照）を備える構成としてもよい。

図２２は、図１〜図３に示した位相制御回路の具体例６を示すブロック図である。図２２において、図６に示した構成と同様の構成については同一の符号を付して説明を省略する。図２２に示すように、位相制御回路１６２の位相検出部５１２は、波形歪補償回路１６１から位相補償器５１１へ出力される信号の位相を検出する。

このように、位相検出部５１２は、図６に示した構成において、位相補償器５１１によって補償される前の信号の位相を検出する構成としてもよい。この場合は、位相検出部５１２による位相の検出結果が後段の位相補償器５１１へ出力されるフィードフォワード制御となる。なお、図２２に示した周波数可変発振器１４０に代えて、固定周波数発振器２１１およびＤＤＳ２１２（図２参照）を備える構成としてもよい。

（位相検出部の構成例）
図２３は、位相検出部５１２に使用される位相検出器の構成例を示すブロック図である。図２３に示す位相検出器２３００は、Ｇａｒｄｎｅｒ方式の位相検出器（たとえば、上記非特許文献２参照。）である。図２３に示すように、位相検出器２３００は、遅延素子２３１１と、遅延素子２３１２と、減算部２３１３と、乗算部２３１４と、遅延素子２３２１と、遅延素子２３２２と、減算部２３２３と、乗算部２３２４と、加算部２３３０と、を備えている。位相検出器２３００には、たとえば２倍のオーバーサンプリングがなされた信号が入力される。

位相検出器２３００へ入力される信号のＩチャネル成分（Ｈ＿ｉ ｏｒ Ｖ＿ｉ）は、遅延素子２３１１および減算部２３１３へ入力される。遅延素子２３１１は、入力された信号を１／２シンボル分遅延させ、遅延させた信号を遅延素子２３１２および乗算部２３１４へ出力する。遅延素子２３１２は、遅延素子２３１１から出力された信号を１／２シンボル分遅延させて減算部２３１３へ出力する。

減算部２３１３は、遅延素子２３１２から出力された信号から、位相検出器２３００へ入力された信号を減算して乗算部２３１４へ出力する。減算部２３１３から出力される信号は、１シンボルずれの信号間の差分である。乗算部２３１４は、遅延素子２３１１から出力された１／２シンボルずれの信号と、減算部２３１３から出力された１シンボルずれの信号間の差分と、を乗算して加算部２３３０へ出力する。

位相検出器２３００へ入力される信号のＱチャネル成分（Ｈ＿ｑ ｏｒ Ｖ＿ｑ）は、遅延素子２３２１および減算部２３２３へ入力される。遅延素子２３２１は、入力された信号を１／２シンボル分遅延させ、遅延させた信号を遅延素子２３２２および乗算部２３２４へ出力する。遅延素子２３２２は、遅延素子２３２１から出力された信号を１／２シンボル分遅延させて減算部２３２３へ出力する。

減算部２３２３は、遅延素子２３２２から出力された信号から、位相検出器２３００へ入力された信号を減算して乗算部２３２４へ出力する。減算部２３２３から出力される信号は、１シンボルずれの信号間の差分である。乗算部２３２４は、遅延素子２３２１から出力された１／２シンボルずれの信号と、減算部２３２３から出力された１シンボルずれの信号間の差分と、を乗算して加算部２３３０へ出力する。

加算部２３３０は、乗算部２３１４から出力された信号と、乗算部２３２４から出力された信号と、を加算して後段へ出力する。加算部２３３０における処理は、シンボルレート（＝１／２ダウンサンプリング）によって行われる。これにより、加算部２３３０から出力される信号は、１／２シンボルずれ位相の信号が０クロス点となる位相信号になる。

ここで、図２３に示したＧａｒｄｎｅｒ方式の位相検出器２３００を位相検出部５１２として使用することも考えられるが、上記（６）式および（７）式に示される波長分散補償誤差（ΔＤ）や偏波モード分散により、位相検出感度が変化する。特に偏波モード分散による位相検出感度の変化は、光ファイバの偏波回転状態に対する依存性がある。

図２４は、感度補正型（片側補正）の位相検出器による感度補正を示すグラフである。図２４において、横軸は、位相検出器へ入力される信号の位相を示している。縦軸は、位相検出器から出力される位相信号の振幅を示している。関係２４１０は、位相検出器における感度劣化がない場合における、信号の位相と位相信号の振幅の関係を示している。関係２４２０は、位相検出器における感度劣化がある場合における、信号の位相と位相信号の振幅の関係を示している。

通常、位相検出器は、関係２４１０に示すように、０クロス点を中心として、±０．１５〜０．２シンボル程度の範囲で位相をリニアに検出する。しかし、位相検出結果の傾きで示される位相検出感度は、上記（６）式および（７）式に示される波長分散補償誤差（ΔＤ）や偏波モード分散によって劣化する。このため、関係２４２０に示すように、位相検出結果期待値とは異なる傾きの位相検出結果となる。

この感度劣化は、第一ＤＬＦ５１３および第二ＤＬＦ５１４を通した位相制御ループに悪影響を及ぼす。このため、位相検出器がリニアに位相検出を行う範囲内で位相シフト量ｘを定め、入力信号の位相検出結果αを、ｘ位相シフトした信号の位相検出結果βにより補正する（片側補正）。補正係数は１／（β−α）に比例するが、現在の位相が原点に近いとして１／βに比例する補正係数としてもよい。

図２５は、感度補正型（両側補正）の位相検出器による感度補正を示すグラフである。図２５において、図２４に示した部分と同様の部分については同一の符号を付して説明を省略する。入力信号の位相検出結果αを、ｘおよび−ｘ位相シフトした信号の位相検出結果β，γにより補正するようにしてもよい（両側補正）。補正係数は、現在の位相が原点に近いとして２／（β−γ）に比例するとする。補正値の比例係数は位相シフト量ｘによって決まり、補正係数を乗算することで位相検出結果期待値の傾きとなるように決定すればよい。片側補正のβおよび両側補正の（β−γ）が負の値となってもよい。

図２６は、感度モニタ位相検出器（片側モニタ）の構成例を示すブロック図である。図２６に示すように、感度モニタ位相検出器２６００は、位相検出器２６１１と、感度モニタ部２６２０と、を備えている。感度モニタ部２６２０には、感度モニタ位相検出器２６００へ入力される信号が分岐して入力される。位相検出器２６１１は、入力された信号の位相を検出し、検出した位相を示す位相信号（図２４，図２５のα）を後段へ出力する。

感度モニタ部２６２０は、ｘ位相シフト部２６２１と、位相検出器２６２２（第二位相検出器）と、を備えている。ｘ位相シフト部２６２１は、入力された信号の位相をシフト量ｘだけシフトさせる。たとえば、ｘ位相シフト部２６２１は、サンプル間補間などによって位相をシフト量ｘだけシフトさせた信号を生成する。ｘ位相シフト部２６２１は、位相をシフトさせた信号を位相検出器２６２２へ出力する。

位相検出器２６２２は、ｘ位相シフト部２６２１から出力された信号の位相を検出する。位相検出器２６２２は、位相検出器２６１１と同様の感度劣化特性を有する位相検出器である。位相検出器２６２２は、検出した位相を示す位相信号を、感度モニタ値（図２４，図２５のβ）として後段へ出力する。

また、感度モニタ位相検出器２６００へ並列信号が入力される場合は、位相検出器２６１１の後段に平均化部２６１２（Σ）を設け、位相検出器２６１１から出力される信号ごとの位相信号を平均化部２６１２によって平均化する構成としてもよい。また、感度モニタ位相検出器２６００に対してＨ軸とＶ軸の各信号が入力される場合は、平均化部２６１２において偏波ダイバーシチ加算を行ってもよい。

また、感度モニタ位相検出器２６００へ並列信号が入力される場合は、たとえばｘ位相シフト部２６２１の前段にダウンサンプリング部２６２３を設け、感度変動速度に応じてダウンサンプリングを行う構成としてもよい。感度モニタ部２６２０は、光伝送路の状態変動のうちの、位相検出感度に影響するもの（偏波特性状態変動など）に追従可能な速度で動作すればよいため、ダウンサンプリングを行う構成が可能である。

また、感度モニタ位相検出器２６００へ並列信号が入力される場合は、位相検出器２６２２の後段に平均化部２６２４（Σ）を設け、位相検出器２６２２から出力される信号ごとの位相信号を平均化部２６２４によって平均化する構成としてもよい。また、感度モニタ位相検出器２６００に対してＨ軸とＶ軸の各信号が入力される場合は、平均化部２６２４において偏波ダイバーシチ加算を行ってもよい。また、感度モニタ部２６２０の出力段にローパスフィルタ２６２５を設け、感度モニタ値の広域雑音を抑圧する構成としてもよい。

このように、感度モニタ部２６２０は、信号の位相をシフトし、位相をシフトされた信号の位相を検出することで、位相検出器２６１１の検出感度をモニタすることができる。また、ｘ位相シフト部２６２１は、位相検出器２６１１がリニアに位相を検出する範囲内で位相をシフトする。これにより、位相検出器２６１１の検出感度を精度よくモニタすることができる。

図２７は、感度モニタ位相検出器（両側モニタ）の構成例を示すブロック図である。図２７において、図２６に示した構成と同様の構成については同一の符号を付して説明を省略する。図２７に示すように、感度モニタ位相検出器２６００の感度モニタ部２６２０は、図２６に示した構成に加えて−ｘ位相シフト部２７１１（第二位相シフト部）、位相検出器２７１２（第三位相検出器）および減算部２７１３を備えている。

位相検出器２６２２は、位相信号を減算部２７１３へ出力する。−ｘ位相シフト部２７１１は、入力された信号の位相をシフト量−ｘ（シフト量ｘの逆方向）だけシフトさせる。たとえば、−ｘ位相シフト部２７１１は、サンプル間補間などによって位相をシフト量−ｘだけシフトさせた信号を生成する。−ｘ位相シフト部２７１１は、位相をシフトさせた信号を位相検出器２７１２へ出力する。

位相検出器２７１２は、−ｘ位相シフト部２７１１から出力された信号の位相を検出する。位相検出器２７１２は、位相検出器２６１１と同様の感度劣化特性を有する位相検出器である。位相検出器２７１２は、検出した位相を示す位相信号を減算部２７１３へ出力する。減算部２７１３は、位相検出器２６２２により出力された位相信号から、位相検出器２７１２により出力された位相信号を減算する。減算部２７１３は、減算結果を示す信号を位相信号として後段へ出力する。

このように、感度モニタ部２６２０は、位相をｘシフトした信号と、位相を−ｘシフトした信号との各位相の差分を算出することで、位相の両方向の変動に対する位相検出器２６１１の検出感度をモニタすることができる。また、−ｘ位相シフト部２７１１は、位相検出器２６１１がリニアに位相を検出する範囲内で位相をシフトする。これにより、感度モニタ位相検出器２６００の検出感度を精度よくモニタすることができる。

図２８は、感度選択補正型の位相検出部の構成例を示すブロック図である。図２８に示すように、位相検出部２８００は、等化フィルタ２８１１〜２８１Ｎと、感度モニタ位相検出器２８２１〜２８２Ｎと、選択部２８３０と、選択スイッチ２８４０と、感度補正係数生成部２８５０と、乗算部２８６０と、を備えている。位相検出部２８００は、感度選択型の位相検出部であり、たとえば位相検出部５１２に適用することができる。

等化フィルタ２８１１〜２８１Ｎは、等化特性（乗算係数など）が互いに異なる等化フィルタである。等化フィルタ２８１１〜２８１Ｎのそれぞれには、信号のＨ軸に含まれるＩチャネル成分（Ｈ＿ｉ）およびＱチャネル成分（Ｈ＿ｑ）と、信号のＶ軸に含まれるＩチャネル成分（Ｖ＿ｉ）およびＱチャネル成分（Ｖ＿ｑ）と、が入力される。等化フィルタ２８１１は、入力された各信号を等化処理して感度モニタ位相検出器２８２１へ出力する。同様に、等化フィルタ２８１２〜２８１Ｎのそれぞれは、入力された各信号を等化処理してそれぞれ感度モニタ位相検出器２８２２〜２８２Ｎへ出力する。

感度モニタ位相検出器２８２１〜２８２Ｎのそれぞれは、たとえば図２６または図２７に示した感度モニタ位相検出器２６００である。感度モニタ位相検出器２８２１は、等化フィルタ２８１１から出力された各信号に基づいて信号の位相を検出し、検出した位相を示す位相信号を選択スイッチ２８４０へ出力する。また、感度モニタ位相検出器２８２１は、感度モニタ値を選択部２８３０へ出力する。

同様に、感度モニタ位相検出器２８２２〜２８２Ｎのそれぞれは、等化フィルタ２８１２〜２８１Ｎから出力された各信号に基づいて信号の位相を検出し、検出した位相を示す位相信号をそれぞれ選択スイッチ２８４０へ出力する。また、感度モニタ位相検出器２８２２〜２８２Ｎのそれぞれは、感度モニタ値を選択部２８３０へ出力する。

選択部２８３０は、感度モニタ位相検出器２８２１〜２８２Ｎから出力された感度モニタ値に基づいて、感度モニタ位相検出器２８２１〜２８２Ｎのうちのいずれかを選択する。具体的には、選択部２８３０は、感度モニタ位相検出器２８２１〜２８２Ｎのうちの絶対値が最大の感度モニタ値を出力した感度モニタ位相検出器を選択する。感度モニタ位相検出器の選択においては、雑音の影響を避けるため、感度モニタ値の最大値の検出にヒステリシスを持たせてもよい。

なお、感度モニタ値の絶対値で選択するのは、光伝送路の偏波モード分散状態によっては負の感度で良好な位相検出を行う場合があるからである。選択部２８３０は、選択した感度モニタ位相検出器を選択スイッチ２８４０へ通知する。また、選択部２８３０は、感度モニタ位相検出器２８２１〜２８２Ｎから出力された感度モニタ値のうちの最大の感度モニタ値を感度補正係数生成部２８５０へ出力する。

選択スイッチ２８４０は、感度モニタ位相検出器２８２１〜２８２Ｎから出力された各位相信号のうちの、選択部２８３０から通知された感度モニタ位相検出器から出力された位相信号を乗算部２８６０へ出力する。

感度補正係数生成部２８５０は、逆数算出部２８５１と、乗算部２８５２と、を備えている。逆数算出部２８５１は、選択部２８３０から出力された感度モニタ値の逆数を算出して乗算部２８５２へ出力する。乗算部２８５２は、逆数算出部２８５１から出力された信号に係数を乗算し、乗算結果を感度補正係数として乗算部２８６０へ出力する。乗算部２８５２において乗算する係数は、感度モニタ位相検出器２８２１〜２８２Ｎにおける位相シフト量ｘ（図２６または図２７参照）に相当する係数である。

乗算部２８６０は、選択スイッチ２８４０から出力された位相信号に、乗算部２８５２から出力された感度補正係数を乗算する。乗算部２８６０は、乗算した位相信号を後段へ出力する。なお、感度補正係数生成部２８５０は、感度モニタ値の逆数の算出および係数の乗算を行う構成としたが、感度モニタ値と感度補正係数とを対応付けたテーブルに基づいて感度モニタ値を感度補正係数に変換するテーブル参照の構成としてもよい。感度モニタ値と感度補正係数とを対応付けたテーブルは、たとえばデジタルコヒーレント受信器１００のメモリにあらかじめ記憶されている。

このように、位相検出部２８００は、入力された信号を、互いに異なる等化特性の等化フィルタ２８１１〜２８１Ｎにより並列で等化処理し、等化処理した各信号の位相をそれぞれ検出する。また、位相検出部２８００は、感度モニタ位相検出器２８２１〜２８２Ｎの各検出感度のモニタ結果に基づいて、感度モニタ位相検出器２８２１〜２８２Ｎのいずれかを選択し、選択した位相検出器によって検出された位相を示す位相信号を出力する。

これにより、感度モニタ位相検出器２８２１〜２８２Ｎのうちの検出感度が最適な位相検出器の検出結果を位相補償器５１１において用いることができる。たとえば、感度モニタ位相検出器２８２１〜２８２Ｎのうちの検出感度のモニタ値の絶対値が最大の位相検出器の検出結果を位相補償器５１１において用いる。これにより、最も感度劣化の少ない位相検出器の検出結果に基づいて位相を補償し、信号の位相をさらに精度よく検出することができる。このため、通信品質をさらに向上させることができる。

また、位相検出部２８００は、感度モニタ位相検出器２８２１〜２８２Ｎによる各モニタ結果のうちの、選択部２８３０によって選択された位相検出器のモニタ結果の逆数に比例する感度補正係数を生成する。そして、位相検出部２８００は、選択スイッチ２８４０によって出力される位相に感度補正係数を乗算する。これにより、選択された位相検出器における感度劣化を補正し、信号の位相をさらに精度よく検出することができる。このため、通信品質をさらに向上させることができる。

図２９は、ダイバーシチ加算型の位相検出部の構成例１を示すブロック図である。図２９に示す位相検出部２９００は、Ｈ軸位相検出器２９１１（第一位相検出器）と、Ｖ軸位相検出器２９１２（第二位相検出器）と、加算部２９２０と、を備えている。位相検出部２９００は、ダイバーシチ加算型の位相検出部であり、たとえば位相検出部５１２に適用することができる。

Ｈ軸位相検出器２９１１には、信号のＨ軸に含まれるＩチャネル成分（Ｈ＿ｉ）およびＱチャネル成分（Ｈ＿ｑ）が入力される。Ｈ軸位相検出器２９１１は、入力された信号の位相を検出し、検出した位相を示す位相信号を加算部２９２０へ出力する。Ｖ軸位相検出器２９１２には、信号のＶ軸に含まれるＩチャネル成分（Ｖ＿ｉ）およびＱチャネル成分（Ｖ＿ｑ）が入力される。Ｖ軸位相検出器２９１２は、入力された信号の位相を検出し、検出した位相を示す位相信号を加算部２９２０へ出力する。

加算部２９２０は、Ｈ軸位相検出器２９１１から出力された位相信号と、Ｖ軸位相検出器２９１２から出力された位相信号と、を加算する。加算部２９２０は、加算結果を位相信号として後段へ出力する。

このように、位相検出部２９００は、Ｈ軸（第一偏波）およびＶ軸（第二偏波）の各信号の位相を検出し、検出された各位相を加算することで、位相検出結果の偏波依存性を打ち消すことが可能になる。また、位相検出結果の雑音の低減を図ることができる。

図３０は、ダイバーシチ加算型の位相検出部の構成例２を示すブロック図である。図３０において、図２８に示した構成と同様の構成については同一の符号を付して説明を省略する。図３０に示す位相検出部３０００は、等化フィルタ２８１１〜２８１Ｎと、位相検出器３０１１〜３０１Ｎ，３０２１〜３０２Ｎと、加算部３０３１〜３０３Ｎと、合成部３０４０と、を備えている。位相検出部３０００は、ダイバーシチ加算型の位相検出部であり、たとえば位相検出部５１２に適用することができる。

等化フィルタ２８１１〜２８１Ｎのそれぞれには、信号のＨ軸に含まれるＩチャネル成分（Ｈ＿ｉ）およびＱチャネル成分（Ｈ＿ｑ）と、信号のＶ軸に含まれるＩチャネル成分（Ｖ＿ｉ）およびＱチャネル成分（Ｖ＿ｑ）と、が入力される。等化フィルタ２８１１〜２８１Ｎのそれぞれは、入力された各信号を等化処理する。

等化フィルタ２８１１は、等化処理したＨ軸の信号を位相検出器３０１１へ出力し、等化処理したＶ軸の信号を位相検出器３０２１へ出力する。同様に、等化フィルタ２８１２〜２８１Ｎは、等化処理したＨ軸の信号をそれぞれ位相検出器３０１２〜３０１Ｎへ出力し、等化処理したＶ軸の信号をそれぞれ位相検出器３０２２〜３０２Ｎへ出力する。

位相検出器３０１１は、等化フィルタ２８１１からのＨ軸の信号の位相を検出し、検出した位相を示す位相信号を加算部３０３１へ出力する。同様に、位相検出器３０１２〜３０１Ｎは、それぞれ等化フィルタ２８１２〜２８１ＮからのＨ軸の信号の位相を検出し、検出した位相を示す位相信号をそれぞれ加算部３０３２〜３０３Ｎへ出力する。

位相検出器３０２１は、等化フィルタ２８１１からのＶ軸の信号の位相を検出し、検出した位相を示す位相信号を加算部３０３１へ出力する。同様に、位相検出器３０２２〜３０２Ｎは、それぞれ等化フィルタ２８１２〜２８１ＮからのＶ軸の信号の位相を検出し、検出した位相を示す位相信号をそれぞれ加算部３０３２〜３０３Ｎへ出力する。

加算部３０３１は、位相検出器３０１１および位相検出器３０２１から出力された各位相信号を加算し、加算結果を合成部３０４０へ出力する。同様に、加算部３０３２〜３０３Ｎは、それぞれ位相検出器３０１２〜３０１Ｎおよび位相検出器３０２２〜３０２Ｎから出力された各位相信号を加算し、加算結果を合成部３０４０へ出力する。合成部３０４０は、加算部３０３１〜３０３Ｎから出力された各位相信号をダイバーシチ合成する。合成部３０４０は、ダイバーシチ合成した位相信号を後段へ出力する。

このように、位相検出部３０００は、位相検出器３０１２〜３０１Ｎ，３０２２〜３０２Ｎによって検出された位相をダイバーシチ加算し、加算結果を位相信号として出力する。これにより、位相検出器に感度劣化があっても、信号の位相を精度よく検出することができる。このため、信号の位相を精度よく補償し、適応等化型復調回路１６３におけるデジタル復調を精度よく行えるため、通信品質をさらに向上させることができる。

図３１は、ダイバーシチ加算型の位相検出部の構成例３を示すブロック図である。図３１において、図２８に示した構成と同様の構成については同一の符号を付して説明を省略する。図３１に示すように、位相検出部３１００は、図２８に示した選択部２８３０、選択スイッチ２８４０、感度補正係数生成部２８５０および乗算部２８６０に代えて、閾値判定部３１１０、ＡＮＤ回路３１２１〜３１２Ｎおよび合成部３１３０を備えている。

位相検出部３１００は、ダイバーシチ加算型の位相検出部の構成例であり、たとえば位相検出部５１２に適用することができる。感度モニタ位相検出器２８２１は、検出した位相を示す位相信号をＡＮＤ回路３１２１へ出力するとともに、感度モニタ値を閾値判定部３１１０へ出力する。同様に、感度モニタ位相検出器２８２２〜２８２Ｎのそれぞれは、検出した位相を示す位相信号をそれぞれＡＮＤ回路３１２２〜３１２Ｎへ出力するとともに、感度モニタ値を閾値判定部３１１０へ出力する。

閾値判定部３１１０は、感度モニタ位相検出器２８２１〜２８２Ｎから出力された各感度モニタ値の閾値判定を行う。具体的には、閾値判定部３１１０は、感度モニタ位相検出器２８２１から出力された感度モニタ値が所定の閾値を超えたか否かを判定し、判定結果をＡＮＤ回路３１２１へ出力する。

たとえば、閾値判定部３１１０は、感度モニタ位相検出器２８２１からの感度モニタ値が所定の閾値を超えた場合はＡＮＤ回路３１２１へ「１」を出力し、感度モニタ値が所定の閾値以下である場合はＡＮＤ回路３１２１へ「０」を出力する。同様に、閾値判定部３１１０は、感度モニタ位相検出器２８２２〜２８２Ｎからの感度モニタ値が所定の閾値を超えたか否かを判定し、判定結果をそれぞれＡＮＤ回路３１２２〜３１２Ｎへ出力する。

ＡＮＤ回路３１２１は、閾値判定部３１１０から出力された判定結果が「１」である場合に、感度モニタ位相検出器２８２１から出力された位相信号を合成部３１３０へ出力する。また、ＡＮＤ回路３１２１は、閾値判定部３１１０から出力された判定結果が「０」である場合に、感度モニタ位相検出器２８２１から出力された位相信号を出力しない。

同様に、ＡＮＤ回路３１２２〜３１２Ｎのそれぞれは、閾値判定部３１１０から出力された判定結果が「１」である場合に、それぞれ感度モニタ位相検出器２８２２〜２８２Ｎから出力された位相信号を合成部３１３０へ出力する。また、ＡＮＤ回路３１２２〜３１２Ｎは、閾値判定部３１１０から出力された判定結果が「０」である場合に、感度モニタ位相検出器２８２２〜２８２Ｎから出力された位相信号を出力しない。

合成部３１３０は、ＡＮＤ回路３１２１〜３１２Ｎから出力された各位相信号をダイバーシチ合成する。合成部３１３０は、ダイバーシチ合成した位相信号を後段へ出力する。なお、閾値判定部３１１０における閾値は、感度モニタ位相検出器２８２１〜２８２Ｎの最大感度モニタ値のＸ％やモニタ値平均のＹ％、もしくは固定閾値としてもよい。

このように、位相検出部３１００は、感度モニタ位相検出器２８２１〜２８２Ｎの各検出感度をそれぞれモニタし、モニタした各検出感度が閾値を超えると判定された位相検出器によって検出された位相をダイバーシチ合成する。そして、位相検出部３１００は、ダイバーシチ合成の結果を位相信号として後段へ出力する。これにより、感度が大きく劣化した位相検出器による検出結果を除外できるため、信号の位相をさらに精度よく検出することができる。このため、通信品質をさらに向上させることができる。

図３２は、ダイバーシチ加算型の位相検出部の構成例４を示すブロック図である。図３２において、図３１に示した構成と同様の構成については同一の符号を付して説明を省略する。図３２に示すように、位相検出部３２００は、図３１に示した構成に加えて感度補正係数生成部３２１１〜３２１Ｎおよび乗算部３２２１〜３２２Ｎを備えている。

位相検出部３２００は、ダイバーシチ加算型の位相検出部の構成例であり、たとえば位相検出部５１２に適用することができる。感度モニタ位相検出器２８２１は、感度モニタ値を閾値判定部３１１０および感度補正係数生成部３２１１へ出力する。同様に、感度モニタ位相検出器２８２２〜２８２Ｎのそれぞれは、感度モニタ値を閾値判定部３１１０および感度補正係数生成部３２１２〜３２１Ｎへ出力する。

ＡＮＤ回路３１２１は、閾値判定部３１１０から出力された判定結果が「１」である場合に、感度モニタ位相検出器２８２１から出力された位相信号を乗算部３２２１へ出力する。同様に、ＡＮＤ回路３１２２〜３１２Ｎのそれぞれは、閾値判定部３１１０から出力された判定結果が「１」である場合に、それぞれ感度モニタ位相検出器２８２２〜２８２Ｎから出力された位相信号をそれぞれ乗算部３２２２〜３２２Ｎへ出力する。

感度補正係数生成部３２１１は、感度モニタ位相検出器２８２１から出力された感度モニタ値に基づいて感度補正係数を生成し、生成した感度補正係数を乗算部３２２１へ出力する。同様に、感度補正係数生成部３２１２〜３２１Ｎは、それぞれ感度モニタ位相検出器２８２２〜２８２Ｎから出力された感度モニタ値に基づいて感度補正係数を生成し、生成した感度補正係数をそれぞれ乗算部３２２２〜３２２Ｎへ出力する。感度補正係数生成部３２１１〜３２１Ｎのそれぞれは、たとえば図２８に示した感度補正係数生成部２８５０と同様の構成である。

乗算部３２２１は、ＡＮＤ回路３１２１から出力された位相信号に、感度補正係数生成部３２１１から出力された感度補正係数を乗算する。乗算部３２２１は、乗算した位相信号を合成部３１３０へ出力する。同様に、乗算部３２２２〜３２２Ｎは、それぞれＡＮＤ回路３１２２〜３１２Ｎから出力された位相信号に、それぞれ感度補正係数生成部３２１２〜３２１Ｎから出力された感度補正係数を乗算する。乗算部３２２２〜３２２Ｎは、乗算した位相信号を合成部３１３０へ出力する。合成部３１３０は、乗算部３２２１〜３２２Ｎから出力された各位相信号をダイバーシチ合成する。合成部３１３０は、ダイバーシチ合成した位相信号を後段へ出力する。

また、除算部３２４０を設ける構成としてもよい。閾値判定部３１１０は、感度モニタ位相検出器２８２１〜２８２Ｎから出力された各感度モニタ値のうちの閾値を超えた感度モニタの個数Ｍを除算部３２４０へ通知する。合成部３１３０は、位相信号を除算部３２４０へ出力する。除算部３２４０は、合成部３１３０から出力された位相信号を、閾値判定部３１１０から通知された個数Ｍで除算し、除算結果を位相信号として後段へ出力する。これにより、位相検出部３２００の検出感度を一定にすることができる。

このように、位相検出部３２００は、感度モニタ位相検出器２８２１〜２８２Ｎによる各モニタ結果のうちの、検出感度が閾値を超えると判定された位相検出器のモニタ結果の逆数に比例する感度補正係数を生成する。そして、位相検出部３２００は、ダイバーシチ加算される各位相に感度補正係数を乗算する。これにより、検出感度が閾値を超えると判定された位相検出器における感度劣化を補正し、信号の位相をさらに精度よく検出することができる。このため、通信品質をさらに向上させることができる。

図３３は、等化フィルタの具体例（偏波分散等化）を示すブロック図である。図２８、図３０、図３１、図３２に示した等化フィルタ２８１１〜２８１Ｎには、たとえば図３３に示す偏波分散等化型の等化フィルタ２８１１，２８１２，…を適用することができる。図３３に示すように、等化フィルタ２８１１は、偏波回転器３３１１と、ＤＧＤ付加器３３２１と、位相シフタ３３３１と、を備えている。

偏波回転器３３１１は、等化フィルタ２８１１へ入力されたＨ軸およびＶ軸の各信号の偏波軸を回転させ、偏波軸を回転させた各信号をＤＧＤ付加器３３２１へ出力する。ＤＧＤ付加器３３２１は、偏波回転器３３１１から出力されたＨ軸およびＶ軸の各信号のそれぞれにＤＧＤ（Ｄｉｆｆｅｒｅｎｔｉａｌ Ｇｒｏｕｐ Ｄｅｌａｙ）を付加する。ＤＧＤ付加器３３２１は、ＤＧＤを付加した各信号を位相シフタ３３３１へ出力する。

位相シフタ３３３１は、ＤＧＤ付加器３３２１から出力されたＨ軸およびＶ軸の各信号の位相をシフトさせることで、ＤＧＤ付加によってずれることのある位相収束点の補正を行う。位相シフタ３３３１は、位相をシフトさせた各信号を後段へ出力する。なお、位相シフタ３３３１は省いた構成とすることも可能である。

同様に、等化フィルタ２８１２〜２８１Ｎは、それぞれ偏波回転器３３１２〜３３１Ｎと、ＤＧＤ付加器３３２２〜３３２Ｎと、位相シフタ３３３２〜３３３Ｎと、を備えている。偏波回転器３３１２〜３３１Ｎ、ＤＧＤ付加器３３２２〜３３２Ｎおよび位相シフタ３３３２〜３３３Ｎについては、それぞれ偏波回転器３３１１、ＤＧＤ付加器３３２１および位相シフタ３３３１と同様であるため説明を省略する。

偏波回転器３３１２〜３３１Ｎは、互いに異なる偏波回転量を有する。また、ＤＧＤ付加器３３２１〜３３２Ｎは、互いに異なるＤＧＤを有する。また、位相シフタ３３３１〜３３３Ｎは、互いに異なる位相シフト量を有する。これにより、等化フィルタ２８１１〜２８１Ｎは、互いに異なる等化特性を有することになる。

図３４は、等化フィルタの具体例（波長分散等化）を示すブロック図である。図２８、図３０、図３１、図３２に示した等化フィルタ２８１１〜２８１Ｎには、たとえば図３４に示す波長分散等化型のフィルタを適用することができる。等化フィルタ２８１１は、Ｈ軸波長分散等化器３４１１と、Ｖ軸波長分散等化器３４２１と、を備えている。

Ｈ軸波長分散等化器３４１１は、等化フィルタ２８１１へ入力されたＨ軸の信号の波長分散を等化し、波長分散を等化した信号を後段へ出力する。Ｖ軸波長分散等化器３４２１は、等化フィルタ２８１１へ入力されたＶ軸の信号の波長分散を等化し、波長分散を等化した信号を後段へ出力する。

同様に、等化フィルタ２８１２〜２８１Ｎは、それぞれＨ軸波長分散等化器３４１２〜３４１ＮおよびＶ軸波長分散等化器３４２２〜３４２Ｎを備えている。Ｈ軸波長分散等化器３４１２〜３４１ＮおよびＶ軸波長分散等化器３４２２〜３４２Ｎについては、それぞれＨ軸波長分散等化器３４１１およびＶ軸波長分散等化器３４２１と同様であるため説明を省略する。このように、等化フィルタ２８１１〜２８１Ｎは、Ｈ軸とＶ軸の各信号に対応する波長分散等化器を有する。等化フィルタとしては、上記の偏波分散等化、および波長分散等化を単独で適用するほかに、両者の組み合わせとすることも可能である。

（デジタルコヒーレント受信器の変形例）
図３５は、デジタルコヒーレント受信器の変形例１を示すブロック図である。図３５においては、図１に示したデジタルコヒーレント受信器１００の変形例１の構成の一部について、Ｉ，ＱチャネルおよびＨ，Ｖ軸をまとめて図示している。図３５において、図５に示した構成と同様の構成については同一の符号を付して説明を省略する。図３５に示すように、デジタルコヒーレント受信器１００は、図５に示した位相補償器５１１に代えて、周波数補償器３５１１（周波数補償部）および周波数差検出器３５１２（周波数差検出部）を備えている。

デジタル変換部１５０は、デジタル変換した信号を周波数補償器３５１１へ出力する。周波数補償器３５１１は、第一ＤＬＦ５１３から出力された回転制御信号に基づいて、デジタル変換部１５０から出力された信号の周波数を補償する。周波数補償器３５１１は、周波数を補償した信号を波形歪補償回路１６１へ出力する。波形歪補償回路１６１は、周波数補償器３５１１から出力された信号の波形歪を補償する。

位相検出部５１２は、波形歪補償回路１６１から出力される信号の位相を検出する。位相検出部５１２は、検出した位相を示す位相信号を第二ＤＬＦ５１４へ出力する。第二ＤＬＦ５１４は、位相検出部５１２から出力された信号を信号処理し、信号処理した信号を周波数制御信号として周波数可変発振器１４０へ出力する。

周波数差検出器３５１２は、波形歪補償回路１６１から出力された信号の周波数差を検出する。周波数差検出器３５１２は、検出した受信光と局発光の周波数差を示す周波数差信号を第一ＤＬＦ５１３へ出力する。第一ＤＬＦ５１３は、周波数差検出器３５１２から出力された周波数差信号を信号処理する。第一ＤＬＦ５１３は、信号処理した信号を回転制御信号として周波数補償器３５１１へ出力する。なお、図３５に示した周波数可変発振器１４０に代えて、固定周波数発振器２１１およびＤＤＳ２１２（図２参照）を備える構成としてもよい。

このように、デジタルコヒーレント受信器１００は、波形歪補償回路１６１の後段で受信光と局発光の周波数差を検出し、検出した周波数差変動を波形歪補償回路１６１の前段の周波数補償で補償することにより、局発光源１１２の周波数変動に起因して波形歪補償回路１６１の出力に発生する位相変動を抑制し、適応等化型復調回路１６３におけるデジタル復調を精度よく行うことができる。このため、通信品質を向上させることができる。

図３６は、デジタルコヒーレント受信器の変形例２を示すブロック図である。図３６において、図３５に示した構成と同様の構成については同一の符号を付して説明を省略する。図３６に示すように、周波数差検出器３５１２は、周波数補償器３５１１の後段の信号の周波数差を検出してもよい。なお、図３６に示した周波数可変発振器１４０に代えて、固定周波数発振器２１１およびＤＤＳ２１２（図２参照）を備える構成としてもよい。

図３７は、周波数差検出器の具体例を示すブロック図である。図３５および図３６に示した周波数差検出器３５１２は、たとえば、図３７に示すように、演算部３７１１〜３７１３，３７２１〜３７２３および加算部３７３０を備えている。演算部３７１１は、周波数差検出器３５１２へ入力されたＨ軸の信号（Ｘとする）について、Ｘ⁴／｜Ｘ｜⁴を演算し、演算結果を演算部３７１２へ出力する。

演算部３７１２は、演算部３７１１から出力された演算結果に対してａｒｇ（）を演算することで位相情報に変換し、演算結果を演算部３７１３へ出力する。演算部３７１３は、演算部３７１２から出力された演算結果に対して下記（１０）式の演算を行い、演算結果を加算部３７３０へ出力する。

演算部３７２１は、周波数差検出器３５１２へ入力されたＶ軸の信号（Ｘとする）について、Ｘ⁴／｜Ｘ｜⁴を演算し、演算結果を演算部３７２２へ出力する。演算部３７２２は、演算部３７２１から出力された演算結果に対してａｒｇ（）を演算することで位相情報に変換し、演算結果を演算部３７２３へ出力する。

演算部３７２３は、演算部３７２２から出力された演算結果に対して上記（１０）式の演算を行い、演算結果を加算部３７３０へ出力する。加算部３７３０は、演算部３７１３および演算部３７２３から出力された各演算結果を加算し、加算結果を周波数差信号として後段へ出力する。

周波数差検出器の入力であるＨ軸とＶ軸の各信号には、送信側で偏波多重した信号が分離されずに混じっている。この場合に、変調方式がＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）である場合は、演算部３７２１，３７２２において４乗することで、送信側での変調信号ｎπ／４（ｎ＝１，３，５，７）がｎπ（ｎ＝１，３，５，７）となる。

このため、光伝送路でどのような回転が印加されていたとしても、近接するサンプル間では複素数として同一位相となる。このため、演算部３７１２，３７２２において位相情報への変換を行い、演算部３７１３，３７２３による演算を行うことで、２倍オーバーサンプリングされた２ｎサンプル間での位相回転量（１−Ｚ^-2n）から、１サンプル分の位相回転量を算出することができる。

そして、加算部３７３０においてＨ軸とＶ軸の加算を行うことで、（２倍の）位相回転量としての周波数差を検出することができる。ｎは、システムで決定される最大周波数差が入力されても２ｎサンプル間での位相回転量が−π〜πに収まるように決定する。また、演算部３７１３，３７２３における（１−Ｚ^-2n）の演算においては、結果が−π〜πに収まるように、必要に応じて±２πの加算を行う。

図３８は、周波数補償器の具体例を示すブロック図である。図３５および図３６に示した周波数補償器３５１１は、たとえば、図３８に示すように、加算部３８１１と、剰余演算部３８１２と、遅延素子３８１３と、演算部３８１４と、乗算部３８１５と、乗算部３８１６と、を備えている。加算部３８１１は、第一ＤＬＦ５１３からの回転制御信号と遅延素子３８１３からの信号θとを加算し、加算結果を剰余演算部３８１２へ出力する。

剰余演算部３８１２は、加算部３８１１から出力された信号に対して２πを法とした剰余演算を行う。剰余演算部３８１２は、演算結果の信号θを遅延素子３８１３および演算部３８１４へ出力する。遅延素子３８１３は、剰余演算部３８１２から出力された信号θを１／２シンボル遅延させて加算部３８１１へ出力する。

演算部３８１４は、剰余演算部３８１２から出力された信号θに基づいて１サンプルごとの回転子ｅ^jθを演算する。演算部３８１４は、演算により得られた回転子ｅ^jθを乗算部３８１５および乗算部３８１６へ出力する。

乗算部３８１５は、周波数補償器３５１１へ入力されたＨ軸の信号（複素数）と、演算部３８１４から出力された回転子ｅ^jθと、を乗算する。乗算部３８１５は、乗算したＨ軸の信号を後段へ出力する。乗算部３８１６は、周波数補償器３５１１へ入力されたＶ軸の信号（複素数）と、演算部３８１４から出力された回転子ｅ^jθと、を乗算する。乗算部３８１６は、乗算したＶ軸の信号を後段へ出力する。

なお、周波数補償器３５１１に対して信号が並列入力される場合は、Ｎサンプル分を同時処理するために、遅延素子３８１３におけるＺ^-1をＺ^-Nとし、ｍ番目の信号に対しては演算部３８１４において回転子ｅ^jmθを演算する。Ｚ^-Nは、信号処理ブロックの１クロック遅延に相当する。

（光伝送システムの構成例）
図３９は、光伝送システムの構成例を示すブロック図である。図３９に示すように、光伝送システム３９００は、送信器３９１０とデジタルコヒーレント受信器１００を含んでいる。送信器３９１０は、光ファイバ３９１１〜３９１３や光アンプ３９２１，３９２２を含む光伝送路を介して、光信号をデジタルコヒーレント受信器１００へ送信する。

光伝送システム３９００においては、光伝送路において発生する波長分散などの光信号の波形歪をデジタルコヒーレント受信器１００において補償することができる。このため、光伝送システム３９００の光伝送路には、波長分散量を補償する分散補償ファイバ（ＤＣＦ：Ｄｉｓｐｅｒｓｉｏｎ Ｃｏｍｐｅｎｓａｔｉｎｇ Ｆｉｂｅｒ）などを設けない構成とすることも可能である。

このため、装置のコスト低減や省スペース化などを図ることができるとともに、ＤＣＦを設けないことによって光信号の光減衰量を低減することができるため、光アンプの数を減らすことも可能である。このため、消費電力を低減することができる。また、光学的な波形歪補償回路に対して、デジタルコヒーレント受信器１００におけるデジタル波形歪補償回路およびデジタル復調回路は伝送路歪の変動に対する追従性が優れている。このため、偏波に対する高い追従性が要求される偏波多重方式にも有用である。

（オーバーラップ型のフーリエ変換部および逆フーリエ変換部）
なお、図８，図１３，図１４，図２０に示したフーリエ変換部８１１、１３１１，２０１１および逆フーリエ変換部８１５，１３１５，２０１４は、時間領域のΔτの位相シフトは、周波数領域ではｅｘｐ^(jωΔτ⁾の回転子係数となる。このため、入力信号のフーリエ変換結果に回転子係数を乗算し、逆フーリエ変換することで位相シフトを実現する。

しかし、フーリエ変換および逆フーリエ変換を通常のＦＦＴやＩＦＦＴもしくはＤＦＴ（Ｄｉｓｃｒｅｔｅ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）やＩＤＦＴ（Ｉｎｖｅｒｓｅ ＤＦＴ）で実現しようとすると、位相シフトした分のサンプルがフーリエ変換ウィンドウ内で巡回することとなって逆フーリエ変換後に不連続点を生成することがある。これを解決するためのオーバーラップ型のフーリエ変換部および逆フーリエ変換部について、図４０および図４１によって説明する。

図４０は、フーリエ変換部および逆フーリエ変換部の具体例を示すブロック図である。図８，図１３，図１４，図２０に示したフーリエ変換部８１１、１３１１，２０１１および逆フーリエ変換部８１５，１３１５，２０１４には、たとえば図４０に示す回路４０００を適用することができる。回路４０００は、入力部４０１１と、ＦＦＴ入力フレーム生成部４０１２と、ＦＦＴ処理部４０１３と、特性乗算部４０１４と、ＩＦＦＴ処理部４０１５と、ＩＦＦＴ出力フレーム抽出部４０１６と、出力部４０１７と、を備えている。

ここでは、入力データを２５６個のパラレル信号とし、ＦＦＴおよびＩＦＦＴのウィンドウサイズを１０２４とする。入力データ（時間領域：２５６サンプル）は入力部４０１１へ入力される。入力部４０１１は、入力された入力データをバッファリングし、２クロックに１回で５１２サンプルからなるフレームを生成する。

入力部４０１１は、生成したフレームをＦＦＴ入力フレーム生成部４０１２へ出力する。また、入力部４０１１は、フレーム生成タイミングを含む制御信号を、回路４０００の各ブロックの内部カウンタへ出力する。入力部４０１１の後段においては、このフレームおよび入力部４０１１におけるフレーム生成タイミングを単位として処理が行われる。

ＦＦＴ入力フレーム生成部４０１２は、入力部４０１１から出力されたサンプルフレームにおいて、１つ前の５１２サンプルフレームと現在の５１２サンプルフレームを結合して、１０２４サンプルからなるフレームを生成する。ＦＦＴ入力フレーム生成部４０１２は、生成したフレームをＦＦＴ処理部４０１３へ出力する。

ＦＦＴ処理部４０１３は、ＦＦＴ入力フレーム生成部４０１２から出力されたフレームを周波数領域のデータに変換する。ＦＦＴ処理部４０１３は、変換したフレームを特性乗算部４０１４へ出力する。特性乗算部４０１４は、ＦＦＴ処理部４０１３から出力されたフレームの対応する周波数に対して、周波数成分ごとの特性パラメータ（１０２４周波数分）をそれぞれ乗算する。特性パラメータは、たとえば外部から入力される。特性乗算部４０１４は、乗算したフレームをＩＦＦＴ処理部４０１５へ出力する。

ＩＦＦＴ処理部４０１５は、特性乗算部４０１４から出力されたフレームを時間領域のデータに変換する。ＩＦＦＴ処理部４０１５は、変換したフレームをＩＦＦＴ出力フレーム抽出部４０１６へ出力する。ＩＦＦＴ処理部４０１５から出力されるフレームの前後には不連続点が含まれている。

ＩＦＦＴ出力フレーム抽出部４０１６は、ＩＦＦＴ処理部４０１５から出力されたフレームについて、前後２５６サンプル、すなわちウィンドウサイズの４分の１ずつを破棄する。ＩＦＦＴ出力フレーム抽出部４０１６において不連続点が破棄する領域に収まっていれば、破棄しない５１２サンプルをつなぎ合わせた出力には不連続点は発生しない。ＩＦＦＴ出力フレーム抽出部４０１６は、処理したフレームを出力部４０１７へ出力する。

出力部４０１７は、ＩＦＦＴ出力フレーム抽出部４０１６から出力されたフレーム（２クロックごとに出力される５１２サンプル）を１クロックあたり２５６サンプルずつに切り出し、パラレル信号として後段へ出力する。

図４１は、図４０に示した回路の動作を示す図である。図４１の符号４１１０は、入力部４０１１へ入力された入力データを示している。符号４１２０は、ＦＦＴ処理部４０１３へ入力されるＮ番目のフレーム（ＦＦＴ入力フレーム）を示している。符号４１３０は、ＦＦＴ処理部４０１３へ入力されるＮ＋１番目のフレームを示している。符号４１４０は、ＦＦＴ処理部４０１３へ入力されるＮ＋２番目のフレームを示している。

符号４１５０は、ＩＦＦＴ処理部４０１５から出力されるＮ番目のフレーム（ＩＦＦＴ出力フレーム）を示している。符号４１６０は、ＩＦＦＴ処理部４０１５から出力されるＮ＋１番目のフレームを示している。符号４１７０は、ＩＦＦＴ処理部４０１５から出力されるＮ＋２番目のフレームを示している。符号４１７１は、ＩＦＦＴ出力フレーム抽出部４０１６によって破棄されるフレームである。

符号４１８０は、符号４１５０，４１６０，４１７０に示した各フレーム（符号４１７１に示したフレームを除く）をＩＦＦＴ出力フレーム抽出部４０１６によってつなぎ合わせたフレームを示している。このように、オーバーラップ型のＦＦＴおよびＩＦＦＴを行う回路４０００によれば、位相シフトによる不連続点の発生を回避することができる。

以上説明したように、デジタルコヒーレント受信器によれば、通信品質を向上させることができる。

なお、本実施の形態で説明した受信方法は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。

上述した実施の形態に関し、さらに以下の付記を開示する。

（付記１）光伝送路からの信号光と局発光との検波結果をデジタル信号に変換してデジタル処理するデジタルコヒーレント受信器において、
前記デジタル信号に変換された信号の波形歪を補償する波形歪補償部と、
前記波形歪補償部によって波形歪を補償された信号のサンプリング位相を検出する位相検出部と、
前記位相検出部によって検出された位相に基づいて、前記波形歪補償部によって波形歪を補償された信号の位相を補償する位相補償部と、
前記位相補償部によって位相を補償された信号を復調する復調部と、
を備えることを特徴とするデジタルコヒーレント受信器。

（付記２）前記検波結果をサンプリングして前記デジタル信号に変換する変換部と、
前記位相検出部によって検出された位相に基づいて前記変換部のサンプリング周波数を制御する制御部と、
を備えることを特徴とする付記１に記載のデジタルコヒーレント受信器。

（付記３）可変の周波数のクロックを発振する発振部を備え、
前記変換部は、前記発振部によって発振されたクロックに同期して前記検波結果をサンプリングし、
前記制御部は、前記発振部が発振するクロックの周波数を制御することを特徴とする付記２に記載のデジタルコヒーレント受信器。

（付記４）固定の周波数のクロックを発振する発振部と、
前記発振部によって発振されたクロックに基づいてサンプリング制御クロックを生成するＤＤＳ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ）と、を備え、
前記変換部は、前記ＤＤＳによって生成されたクロックに同期して前記検波結果をサンプリングし、
前記制御部は、前記ＤＤＳが供給するサンプリング制御クロックの周波数を制御することを特徴とする付記２に記載のデジタルコヒーレント受信器。

（付記５）前記復調部は、前記波形歪補償部において補償する波形歪より高速に変動する波形歪を補償して復調を行うことを特徴とする付記１〜４のいずれか一つに記載のデジタルコヒーレント受信器。

（付記６）前記位相検出部は、前記位相補償部によって位相を補償された信号の位相を検出することを特徴とする付記１〜５のいずれか一つに記載のデジタルコヒーレント受信器。

（付記７）前記位相検出部によって検出された位相を示す位相信号を雑音除去して位相制御信号として出力する第一ＤＬＦ（Ｄｉｇｉｔａｌ Ｌｏｏｐ Ｆｉｌｔｅｒ）を備え、
前記位相補償部は、前記第一ＤＬＦによって出力された位相制御信号に基づいて位相を補償することを特徴とする付記１〜６のいずれか一つに記載のデジタルコヒーレント受信器。

（付記８）前記位相検出部によって検出された位相を示す位相信号を雑音除去して位相制御信号として出力する第一ＤＬＦ（Ｄｉｇｉｔａｌ Ｌｏｏｐ Ｆｉｌｔｅｒ）と、
前記位相検出部によって検出された位相を示す位相信号を周波数制御信号に変換する第二ＤＬＦと、を備え、
前記位相補償部は、前記第一ＤＬＦによって出力された位相制御信号に基づいて位相を補償し、
前記制御部は、前記第二ＤＬＦによって変換された周波数制御信号に基づいて前記サンプリング位相を制御することを特徴とする付記２〜４のいずれか一つに記載のデジタルコヒーレント受信器。

（付記９）前記第二ＤＬＦは、前記第一ＤＬＦによって出力された位相制御信号を周波数制御信号に変換することを特徴とする付記８に記載のデジタルコヒーレント受信器。

（付記１０）前記波形歪補償部および前記位相補償部は、波形歪補正係数と、前記第一ＤＬＦによって変換された位相制御信号を各周波数の回転子に変換した位相シフト係数と、を周波数領域において前記信号に乗算する補償回路により実現されることを特徴とする付記７〜９のいずれか一つに記載のデジタルコヒーレント受信器。

（付記１１）前記波形歪補償部は、前記信号の波長分散を補償し、
前記補償回路は、波長分散補償量と、前記位相制御信号と、を各周波数の回転子に変換する回転子変換器を備え、前記回転子変換器によって変換された回転子を前記信号に乗算することを特徴とする付記１０に記載のデジタルコヒーレント受信器。

（付記１２）前記位相検出部は、前記位相補償部によって位相を補償される前の信号の位相を検出することを特徴とする付記１〜５のいずれか一つに記載のデジタルコヒーレント受信器。

（付記１３）前記位相検出部によって検出された位相に基づいて、前記デジタル信号に変換された信号の周波数補償および位相補償を行う周波数／位相補償部を備え、
前記波形歪補償部は、前記周波数／位相補償部によって補償された信号の波形歪を補償することを特徴とする付記１に記載のデジタルコヒーレント受信器。

（付記１４）固定の周波数のクロックを発振する発振部と、
前記発振部によって発振されたクロックに同期して前記検波結果をサンプリングして前記デジタル信号に変換する変換部と、
を備えることを特徴とする付記１３に記載のデジタルコヒーレント受信器。

（付記１５）前記位相検出部は、
前記波形歪補償部によって波形歪を補償された信号を、互いに異なる等化特性によって並列で等化処理する複数の等化フィルタと、
前記複数の等化フィルタによって等化処理された各信号の位相をそれぞれ検出する複数の位相検出器と、
を備えることを特徴とする付記１〜１４のいずれか一つに記載のデジタルコヒーレント受信器。

（付記１６）前記位相検出部は、
前記複数の位相検出器の各検出感度をそれぞれモニタする複数の感度モニタと、
前記複数の感度モニタによる各モニタ結果の絶対値に基づいて、前記複数の位相検出器のいずれかを選択する選択部と、
前記選択部によって選択された位相検出器により検出された位相を出力するスイッチと、を備え
前記位相補償部は、前記スイッチによって出力された位相に基づいて位相を補償することを特徴とする付記１５に記載のデジタルコヒーレント受信器。

（付記１７）前記選択部は、前記複数の感度モニタによってモニタされる検出感度の絶対値が最大の位相検出器を選択することを特徴とする付記１６に記載のデジタルコヒーレント受信器。

（付記１８）前記位相検出部は、
前記複数の感度モニタによる各モニタ結果のうちの、前記選択部によって選択された位相検出器のモニタ結果の逆数に比例する感度補正係数を生成する生成部と、
前記スイッチによって出力される位相に、前記生成部によって生成された感度補正係数を乗算する乗算部と、
を備えることを特徴とする付記１６または１７に記載のデジタルコヒーレント受信器。

（付記１９）前記位相検出部は、前記複数の位相検出器によって検出された位相をダイバーシチ合成する合成部を備え、
前記位相補償部は、前記合成部によってダイバーシチ合成された位相に基づいて位相を補償することを特徴とする付記１５に記載のデジタルコヒーレント受信器。

（付記２０）前記位相検出部は、
前記複数の位相検出器の各検出感度それぞれモニタする複数の感度モニタと、
前記複数の感度モニタによってモニタされた各検出感度と閾値を比較する判定部と、
前記判定部によって検出感度が閾値を超えると判定された位相検出器によって検出された位相をダイバーシチ合成する合成部と、を備え、
前記位相補償部は、前記合成部によってダイバーシチ合成された位相に基づいて位相を補償することを特徴とする付記１５に記載のデジタルコヒーレント受信器。

（付記２１）前記複数の感度モニタによる各モニタ結果のうちの、前記判定部によって検出感度が閾値を超えると判定された位相検出器のモニタ結果の逆数に比例する感度補正係数を生成する生成部と、
前記合成部によってダイバーシチ合成される位相に、前記生成部によって生成された感度補正係数を乗算する乗算部と、
を備えることを特徴とする付記２０に記載のデジタルコヒーレント受信器。

（付記２２）前記合成部によってダイバーシチ合成された位相を、前記判定部によって検出感度が閾値を超えると判定された位相検出器の数によって除算する除算部を備えることを特徴とする付記２１に記載のデジタルコヒーレント受信器。

（付記２３）前記感度モニタは、
位相検出器がリニアに位相検出可能な範囲内で信号の位相をシフトする位相シフト部と、
前記位相シフト部によってシフトされた信号の位相を検出する第二位相検出器と、
を備え、前記第二位相検出器によって検出された位相をモニタ結果として出力することを特徴とする付記１６または２０に記載のデジタルコヒーレント受信器。

（付記２４）前記位相シフト部は、前記位相検出器がリニアに位相を検出する範囲内で位相をシフトすることを特徴とする付記２３に記載のデジタルコヒーレント受信器。

（付記２５）前記感度モニタは、
前記位相シフト部とは逆方向に前記信号の位相をシフトする第二位相シフト部と、
前記第二位相シフト部によってシフトされた信号の位相を検出する第三位相検出器と、
前記第二位相検出器によって検出された位相と、前記第三位相検出器によって検出された位相と、の差分を算出する減算部と、
を備え、前記減算部による減算結果を前記モニタ結果として出力することを特徴とする付記２３または２４に記載のデジタルコヒーレント受信器。

（付記２６）前記位相検出部は、
前記波形歪補償部によって波形歪を補償された信号の第一偏波の位相を検出する第一位相検出器と、
前記波形歪補償部によって波形歪を補償された信号の、前記第一偏波とは異なる第二偏波の位相を検出する第二位相検出器と、
前記第一位相検出器および前記第二位相検出器によって検出された各位相を加算する加算部と、
を備えることを特徴とする付記１〜１４のいずれか一つに記載のデジタルコヒーレント受信器。

（付記２７）前記位相検出部は、各偏波軸信号ごとに位相検出器を備え、前記位相検出器の各出力を加算して位相検出結果として出力することを特徴とする付記１または２に記載のデジタルコヒーレント受信器。

（付記２８）前記位相検出部は、前記複数の位相検出器により検出された位相の加算結果を位相検出部の出力とすることを特徴とする付記１５に記載のデジタルコヒーレント受信器。

（付記２９）前記位相検出部は、前記選択部によって選択された前記位相検出器により検出された位相を、前記選択部によって選択された前記位相検出器の感度モニタ値の逆数に比例する感度補正係数を乗算した結果を出力とすることを特徴とする付記１６に記載のデジタルコヒーレント受信器。

（付記３０）前記位相検出部は、
前記複数の位相検出器の各検出感度をそれぞれモニタする複数の感度モニタと、
前記複数の感度モニタによる各モニタ結果に基づいて、前記複数の位相検出器により検出された位相のいずれを加算するかを決定する閾値判定部を備え、
前記閾値判定部によって決定された位相検出器により検出された位相の加算結果を位相検出部の出力とすることを特徴とする付記１６に記載のデジタルコヒーレント受信器。

（付記３１）前記位相検出部は、
前記複数の位相検出器の各検出感度をそれぞれモニタする複数の感度モニタと、
前記複数の感度モニタによる各モニタ結果の絶対値に基づいて、前記複数の位相検出器により検出された位相のいずれを加算するかを決定する閾値判定部を備え、
前記閾値判定部によって決定された位相検出器により検出された位相に位相検出器の感度モニタ値の逆数に比例する感度補正係数を乗算した結果の加算結果を位相検出部の出力とすることを特徴とする付記１６に記載のデジタルコヒーレント受信器。

（付記３２）前記位相検出部は、前記閾値判定部が決定した位相加算数で、前記感度補正係数を乗算した結果の加算結果を割り算した結果を出力とすることを特徴とする付記３１に記載のデジタルコヒーレント受信器。

（付記３３）前記感度モニタは、
位相検出器がリニアに位相検出可能な範囲内で信号の位相をシフトする位相シフト部と、
前記位相シフト部によってシフトされた信号の位相を検出する第二位相検出器と、
を備え、前記第二位相検出器によって検出された位相をモニタ結果として出力することを特徴とする付記１６に記載のデジタルコヒーレント受信器。

（付記３４）前記複数の等化フィルタは、
複数の偏波分散等化フィルタ、または複数の波長分散等化フィルタ、またはその組み合わせで構成されることを特徴とする付記１６に記載のデジタルコヒーレント受信器。

（付記３５）光伝送路からの信号光と局発光との検波結果をデジタル信号に変換してデジタル処理するデジタルコヒーレント受信器において、
前記デジタル信号に変換された信号の波形歪を補償する波形歪補償部と、
前記波形歪補償部によって波形歪を補償された信号の位相を検出する位相検出部と、
前記位相検出部によって検出された位相に基づいて、前記波形歪補償部によって波形歪を補償される前の信号の周波数および位相を補償する周波数／位相補償部と、
前記周波数／位相補償部によって補償された信号を復調する復調部と、
を備えることを特徴とするデジタルコヒーレント受信器。

（付記３６）固定の周波数のクロックを発振する発振部と、
前記発振部によって発振されたクロックに同期して、前記検波結果をサンプリングして前記デジタル信号に変換する変換部と、
を備えることを特徴とする付記３５に記載のデジタルコヒーレント受信器。

（付記３７）光伝送路からの信号光と局発光との検波結果をデジタル信号に変換してデジタル処理するデジタルコヒーレント受信器において、
前記デジタル信号に変換された信号に基づいて、前記信号光と前記局発光との周波数差を検出する周波数差検出部と、
前記周波数差検出部によって検出された周波数差に基づいて、前記デジタル信号に変換された信号の周波数を補償する周波数補償部と、
前記周波数補償部によって周波数を補償された信号の波形歪を補償する波形歪補償部と、
前記波形歪補償部によって波形歪を補償された信号を復調する復調部と、
を備えることを特徴とするデジタルコヒーレント受信器。

（付記３８）前記検波結果をサンプリングして前記デジタル信号に変換する変換部と、
前記波形歪補償部によって波形歪を補償された信号の位相を検出する位相検出部と、
前記位相検出部によって検出された位相に基づいて前記変換部のサンプリング位相を制御する制御部と、
を備えることを特徴とする付記３７に記載のデジタルコヒーレント受信器。

（付記３９）光伝送路からの信号光と局発光との検波結果をデジタル信号に変換してデジタル処理する受信方法において、
前記デジタル信号に変換された信号の波形歪を補償する波形歪補償工程と、
前記波形歪補償工程によって補償された信号の位相を検出する位相検出工程と、
前記位相検出工程によって検出された位相に基づいて、前記波形歪補償工程によって波形歪を補償された信号の位相を補償する位相補償工程と、
前記位相補償工程によって補償された信号を復調する復調工程と、
を含むことを特徴とする受信方法。

（付記４０）光伝送路からの信号光と局発光との検波結果をデジタル信号に変換してデジタル処理する受信方法において、
前記デジタル信号に変換された信号の波形歪を補償する波形歪補償工程と、
前記波形歪補償工程によって波形歪を補償された信号の位相を検出する位相検出工程と、
前記位相検出工程によって検出された位相に基づいて、前記波形歪補償工程によって波形歪を補償される前の信号の周波数および位相を補償する周波数／位相補償工程と、
前記周波数／位相補償工程によって補償された信号を復調する復調工程と、
を含むことを特徴とする受信方法。

（付記４１）光伝送路からの信号光と局発光との検波結果をデジタル信号に変換してデジタル処理する受信方法において、
前記デジタル信号に変換された信号に基づいて、前記信号光と前記局発光との周波数差を検出する周波数差検出工程と、
前記周波数差検出工程によって検出された周波数差に基づいて、前記デジタル信号に変換された信号の周波数を補償する周波数補償工程と、
前記周波数補償工程によって周波数を補償された信号の波形歪を補償する波形歪補償工程と、
前記波形歪補償工程によって波形歪を補償された信号を復調する復調工程と、
を含むことを特徴とする受信方法。

（付記４２）光伝送路からの信号光と局発光との検波結果をデジタル信号に変換してデジタル処理するデジタルコヒーレント受信器におけるコンピュータを、
前記デジタル信号に変換された信号の波形歪を補償する波形歪補償部、
前記波形歪補償部によって補償された信号の位相を検出する位相検出部、
前記位相検出部によって検出された位相に基づいて、前記波形歪補償部によって波形歪を補償された信号の位相を補償する位相補償部、
前記位相補償部によって補償された信号を復調する復調部、
として機能させることを特徴とする受信プログラム。

（付記４３）光伝送路からの信号光と局発光との検波結果をデジタル信号に変換してデジタル処理するデジタルコヒーレント受信器におけるコンピュータを、
前記デジタル信号に変換された信号の波形歪を補償する波形歪補償部、
前記波形歪補償部によって波形歪を補償された信号の位相を検出する位相検出部、
前記位相検出部によって検出された位相に基づいて、前記波形歪補償部によって波形歪を補償される前の信号の周波数および位相を補償する周波数／位相補償部、
前記周波数／位相補償部によって補償された信号を復調する復調部、
として機能させることを特徴とする受信プログラム。

（付記４４）光伝送路からの信号光と局発光との検波結果をデジタル信号に変換してデジタル処理するデジタルコヒーレント受信器におけるコンピュータを、
前記デジタル信号に変換された信号に基づいて、前記信号光と前記局発光との周波数差を検出する周波数差検出部、
前記周波数差検出部によって検出された周波数差に基づいて、前記デジタル信号に変換された信号の周波数を補償する周波数補償部、
前記周波数補償部によって周波数を補償された信号の波形歪を補償する波形歪補償部、
前記波形歪補償部によって波形歪を補償された信号を復調する復調部、
として機能させることを特徴とする受信プログラム。

１００ デジタルコヒーレント受信器
１２１，１２２ ハイブリッド回路
１３１〜１３４ 光電変換器
１５０ デジタル変換部
２１１ 固定周波数発振器
４１１ 固定周波数発振器
７２１〜７２ｎ，９１４，１０１３，２３１１，２３１２，２３２１，２３２２，３８１３ 遅延素子
９１１，９１６，１０１６，２６２５ ローパスフィルタ
２３１３，２３２３，２７１３ 減算部
２６２０ 感度モニタ部
２６２４ 平均化部
２８４０ 選択スイッチ
２８５１ 逆数算出部
３０４０，３１３０ 合成部
３１２１〜３１２Ｎ ＡＮＤ回路
３２４０ 除算部
３７１１〜３７１３，３７２１〜３７２３，３８１４ 演算部
３８１２ 剰余演算部
３９００ 光伝送システム
３９１１〜３９１３ 光ファイバ
３９２１，３９２２ 光アンプ
４０００ 回路

Claims (12)

1. 光伝送路からの信号光と局発光との検波結果をデジタル信号に変換してデジタル処理するデジタルコヒーレント受信器において、
   前記デジタル信号に変換された信号の波形歪を補償する波形歪補償部と、
   前記波形歪補償部によって波形歪を補償された信号のサンプリング位相を検出する位相検出部と、
   前記位相検出部によって検出された位相に基づいて、前記波形歪補償部によって波形歪を補償された信号の位相を補償する位相補償部と、
   前記位相補償部によって位相を補償された信号を復調する復調部と、
   を備えることを特徴とするデジタルコヒーレント受信器。
2. 前記検波結果をサンプリングして前記デジタル信号に変換する変換部と、
   前記位相検出部によって検出された位相に基づいて前記変換部のサンプリング周波数を制御する制御部と、
   を備えることを特徴とする請求項１に記載のデジタルコヒーレント受信器。
3. 前記位相検出部は、各偏波軸信号ごとに位相検出器を備え、前記位相検出器の各出力を加算して位相検出結果として出力することを特徴とする請求項１または２に記載のデジタルコヒーレント受信器。
4. 前記位相検出部は、
   前記波形歪補償部によって波形歪を補償された信号を、互いに異なる等化特性によって並列で等化処理する複数の等化フィルタと、
   前記複数の等化フィルタによって等化処理された各信号の位相をそれぞれ検出する複数の位相検出器と、
   を備えることを特徴とする請求項１〜３のいずれか一つに記載のデジタルコヒーレント受信器。
5. 前記位相検出部は、
   前記複数の位相検出器により検出された位相の加算結果を位相検出部の出力とすることを特徴とする請求項４に記載のデジタルコヒーレント受信器。
6. 前記位相検出部は、
   前記複数の位相検出器の各検出感度をそれぞれモニタする複数の感度モニタと、
   前記複数の感度モニタによる各モニタ結果の絶対値に基づいて、前記複数の位相検出器のいずれかを選択する選択部と、
   前記選択部によって選択された位相検出器により検出された位相を出力するスイッチと、を備え
   前記位相補償部は、前記スイッチによって出力された位相に基づいて位相を補償することを特徴とする請求項４に記載のデジタルコヒーレント受信器。
7. 前記位相検出部は、
   前記選択部によって選択された前記位相検出器により検出された位相を、前記選択部によって選択された前記位相検出器の感度モニタ値の逆数に比例する感度補正係数を乗算した結果を出力とすることを特徴とする請求項６に記載のデジタルコヒーレント受信器。
8. 前記位相検出部は、
   前記複数の位相検出器の各検出感度をそれぞれモニタする複数の感度モニタと、
   前記複数の感度モニタによる各モニタ結果に基づいて、前記複数の位相検出器により検出された位相のいずれを加算するかを決定する閾値判定部を備え、
   前記閾値判定部によって決定された位相検出器により検出された位相の加算結果を位相検出部の出力とすることを特徴とする請求項４に記載のデジタルコヒーレント受信器。
9. 前記位相検出部は、
   前記複数の位相検出器の各検出感度をそれぞれモニタする複数の感度モニタと、
   前記複数の感度モニタによる各モニタ結果の絶対値に基づいて、前記複数の位相検出器により検出された位相のいずれを加算するかを決定する閾値判定部を備え、
   前記閾値判定部によって決定された位相検出器により検出された位相に位相検出器の感度モニタ値の逆数に比例する感度補正係数を乗算した結果の加算結果を位相検出部の出力とすることを特徴とする請求項４に記載のデジタルコヒーレント受信器。
10. 前記位相検出部は、
    前記閾値判定部が決定した位相加算数で、前記感度補正係数を乗算した結果の加算結果を割り算した結果を出力とすることを特徴とする請求項９に記載のデジタルコヒーレント受信器。
11. 前記感度モニタは、
    位相検出器がリニアに位相検出可能な範囲内で信号の位相をシフトする位相シフト部と、
    前記位相シフト部によってシフトされた信号の位相を検出する第二位相検出器と、
    を備え、前記第二位相検出器によって検出された位相をモニタ結果として出力することを特徴とする請求項６、８および９のいずれか一つに記載のデジタルコヒーレント受信器。
12. 前記複数の等化フィルタは、
    複数の偏波分散等化フィルタ、または複数の波長分散等化フィルタ、またはその組み合わせで構成されることを特徴とする請求項４に記載のデジタルコヒーレント受信器。

Images