JP2002217728A - Ａ／ｄ変換回路 - Google Patents

Abstract

(57)【要約】 【課題】 被変換信号をそれぞれ異なるタイミングでサ
ンプリングして当該サンプリング信号値を出力する複数
のＡ／Ｄ変換器５、６から構成されたＡ／Ｄ変換部によ
り被変換信号をアナログ信号からデジタル信号へ変換す
るＡ／Ｄ変換回路で、各Ａ／Ｄ変換器５、６の個体差に
よる変換特性の違いを補正する 【解決手段】 補正情報取得手段１０がＡ／Ｄ変換部に
基準信号を入力して当該Ａ／Ｄ変換部から出力されるデ
ジタル信号を取得し、取得したデジタル信号と予め用意
された基準デジタル信号とを整合させるための補正情報
を取得し、被変換信号をＡ／Ｄ変換部によりアナログ信
号からデジタル信号へ変換する場合に、補正手段１０が
当該Ａ／Ｄ変換部から出力されるデジタル信号を取得し
た補正情報を用いて補正する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のＡ／Ｄ（An
alog to Digital）変換器から構成されたＡ／Ｄ変換部
により被変換信号をアナログ信号からデジタル信号へ変
換するＡ／Ｄ変換回路に関し、特に、各Ａ／Ｄ変換器の
個体差による変換特性の違いを補正するＡ／Ｄ変換回路
に関する。

【０００２】

【従来の技術】アナログ信号をデジタル信号へ変換して
信号処理を行う電気回路では、一般に、Ａ／Ｄ変換器を
用いて処理対象となる信号をアナログ信号からデジタル
信号へ変換（Ａ／Ｄ変換）することが行われている。例
えば、近年、通信の分野ではソフトウエアラジオに関す
る技術の研究開発が盛んに行われており、この技術は無
線通信に用いられる変調器や復調器をデジタル信号処理
により実現するものであり、この処理の最初の段階でＡ
／Ｄ変換器が用いられる。

【０００３】また、ソフトウエアラジオでは、できる限
りハードウエアを共通化するために、できる限り高い周
波数で処理対象となる通信信号をサンプリングしてデジ
タル化することが要求され、具体的には、例えば数１０
ＭＨｚ程度の周波数が用いられるのが望ましい。また、
ソフトウエアラジオでは、同時に、高精度な処理が必要
とされるため、Ａ／Ｄ変換のビット精度としては１４〜
１６ビット（ｂｉｔ）程度が要求される。

【０００４】しかしながら、デバイス技術において、上
述のような高速且つ高精度なＡ／Ｄ変換器を製造するこ
とは困難であり、例えば精度を犠牲にして高速変換とす
るか、或いは、速度を犠牲にして高精度変換とすること
が行われていた。また、もしも高速且つ高精度なＡ／Ｄ
変換器を採用するとしても、このようなＡ／Ｄ変換器は
非常に高価であるため、製品のコストを考えると安易に
採用することはできない。

【０００５】このような問題に対して、複数のＡ／Ｄ変
換器を用いることで高速且つ高精度なＡ／Ｄ変換を実現
することが考えられる。例えば特開平６−６２２２号公
報（以下で、文献１と言う）では、複数個のＡ／Ｄ変換
器を互いに並列に接続してこれら複数個のＡ／Ｄ変換器
を交互に動作させることで、単一のＡ／Ｄ変換器の動作
速度と比べて、当該複数倍の動作速度のＡ／Ｄ変換が実
現されることが記載されている。

【０００６】次に、このように複数個のＡ／Ｄ変換器を
用いることで、単一のＡ／Ｄ変換器の仕様を上回る高速
なＡ／Ｄ変換を実現するＡ／Ｄ変換回路の一例を説明す
る。図２には、このようなＡ／Ｄ変換回路の一例とし
て、２個のＡ／Ｄ変換器を用いた場合の構成例を示して
ある。なお、Ａ／Ｄ変換器の個数としては、３個以上で
あってもよい。

【０００７】同図に示したＡ／Ｄ変換回路は、増幅器１
１と、帯域濾波器１２と、第１のＡ／Ｄ変換器１３と、
第２のＡ／Ｄ変換器１４と、２分周器１５と、バッファ
１６と、インバータ１７と、切換スイッチ１８とから構
成されている。なお、第１のＡ／Ｄ変換器１３と第２の
Ａ／Ｄ変換器１４としては、例えば同一製品のＡ／Ｄ変
換器が用いられている。

【０００８】このＡ／Ｄ変換回路により行われる動作例
を示す。まず、Ａ／Ｄ変換対象となる信号（被変換信
号）が増幅器１１により所望の電圧になるように増幅さ
れ、当該増幅信号が帯域濾波器１２により所望の帯域に
制限されて、２個のＡ／Ｄ変換器１３、１４へ同時に入
力される。なお、帯域濾波器１２からの出力信号がそれ
ぞれのＡ／Ｄ変換器１３、１４に同時に入力されるよう
に、帯域濾波器１２の出力端からそれぞれのＡ／Ｄ変換
器１３、１４の入力端までの配線の長さが等しくされて
いる。

【０００９】また、この例では、各Ａ／Ｄ変換器１３、
１４の最高サンプリング周波数の２倍の値がＡ／Ｄ変換
回路全体として要求されるサンプリング周波数となって
おり、当該サンプリング周波数を有するサンプリングク
ロック信号が２分周器１５及び切換スイッチ１８に入力
される。

【００１０】また、２分周器１５では入力されるサンプ
リングクロック信号の周波数が１／２倍に２分周されて
出力され、その後、当該２分周された信号が２つに分配
されて、一方の分配信号がバッファ１６を通過すること
で遅延させられて第１のＡ／Ｄ変換器１３にサンプリン
グクロック信号として入力され、同時に、他方の分配信
号がインバータ１７を通過することで位相が反転させら
れて第２のＡ／Ｄ変換器１４にサンプリングクロック信
号として入力される。

【００１１】帯域濾波器１２から各Ａ／Ｄ変換器１３、
１４に入力された信号は、各Ａ／Ｄ変換器１３、１４に
入力される各サンプリングクロック信号に従ったタイミ
ングでサンプリングされ、これにより、各Ａ／Ｄ変換器
１３、１４では帯域濾波器１２から入力された信号がＡ
／Ｄ変換されて、この結果として得られたデジタル信号
が切換スイッチ１８に入力される。

【００１２】ここで、通常のＡ／Ｄ変換器ではＡ／Ｄ変
換のタイミングとして外部から与えられるサンプリング
クロック信号の立ち上がりエッジ若しくは立ち下がりエ
ッジのいずれかを利用しており、この例では、２分周器
１５からの他方の分配信号の位相をインバータ１７によ
り反転させることで、第１のＡ／Ｄ変換器１３と第２の
Ａ／Ｄ変換器１４とでちょうど半クロック（１／２周
期）分ずれたサンプリングクロック信号が入力されるよ
うになっている。これにより、各Ａ／Ｄ変換器１３、１
４から切換スイッチ１８へ出力されるデジタル信号は互
いに半クロック分ずれてサンプリングされたものとな
る。

【００１３】切換スイッチ１８では、入力される２分周
される前のサンプリングクロック信号に従ったタイミン
グでスイッチを第１のＡ／Ｄ変換器１３と第２のＡ／Ｄ
変換器１４とでＡ／Ｄ変換順に交互に切り換えることに
より、第１のＡ／Ｄ変換器１３からのデジタル信号と第
２のＡ／Ｄ変換器１４からのデジタル信号とを交互に後
続する処理を行う回路へ出力する。

【００１４】すると、切換スイッチ１８から出力される
デジタル信号は、２分周される前のサンプリングクロッ
ク信号のサンプリング周波数に対応したもの、つまり、
各Ａ／Ｄ変換器１３、１４の最高サンプリング周波数の
２倍の周波数に対応したものとなる。

【００１５】ここで、図３を参照して、上記図２に示し
たＡ／Ｄ変換回路により行われる一連のサンプリング処
理の様子の一例を示す。なお、ここでは、被変換信号と
して正弦波を用いた場合を示す。また、同図（ａ）〜同
図（ｄ）のグラフの横軸は時間経過を示しており、縦軸
は信号の電圧を示している。

【００１６】同図（ａ）には、被変換信号となる正弦波
の一例を示してある。ここで、同図（ａ）に破線で示し
た時間間隔ｔ［ｓ］が所望のサンプリング周期に相当
し、２分周される前のサンプリングクロック信号の周期
に相当する。

【００１７】同図（ｂ）には、第１のＡ／Ｄ変換器１３
により被変換信号をサンプリングした場合にサンプリン
グされる信号値（サンプリング信号値）の一例を黒丸で
示してある。ここで、同図（ｂ）に破線で示した時間間
隔２ｔ［ｓ］は、第１のＡ／Ｄ変換器１３や第２のＡ／
Ｄ変換器１４に入力されるサンプリングクロック信号の
周期に相当し、２分周された後のサンプリングクロック
信号の周期に相当する。

【００１８】これに対して、同図（ｃ）には、第２のＡ
／Ｄ変換器１４により被変換信号をサンプリングした場
合にサンプリングされる信号値（サンプリング信号値）
の一例を白丸で示してある。上述のように、第１のＡ／
Ｄ変換器１３によるサンプリングのタイミングと第２の
Ａ／Ｄ変換器１４によるサンプリングのタイミングとは
互いにｔ［ｓ］ずれているため、同図（ｂ）に黒丸で示
したサンプリング信号値と同図（ｃ）に白丸で示したサ
ンプリング信号値とは互いにｔ［ｓ］ずれてサンプリン
グされたものとなる。

【００１９】そして、同図（ｄ）には、第１のＡ／Ｄ変
換器１３により得られたサンプリング信号値と第２のＡ
／Ｄ変換器１４により得られたサンプリング信号値とを
切換スイッチ１８により交互に取り出すことで得られる
サンプリング信号値を黒丸及び白丸で示してあり、これ
は所望のサンプリング周期ｔ［ｓ］で被変換信号をサン
プリングした場合に得られるデジタル信号と同じ信号値
を欠落なく取得したものとなっている。

【００２０】なお、上記図２に示した例では、２個のＡ
／Ｄ変換器１３、１４から出力されるサンプリング信号
値を切換スイッチ１８で切り換えてデジタル信号を取得
する構成を示したが、例えば複数のＡ／Ｄ変換器から出
力されるサンプリング信号値を直接的にＤＳＰ（Digita
l Signal Processor）に入力して処理する構成を用いる
こともでき、この構成では、各Ａ／Ｄ変換器からのサン
プリング信号値を切り換える必要をなくすことができ
る。また、一般にＤＳＰは外部のデバイスとのインタフ
ェースが容易な構造となっており、Ａ／Ｄ変換器との接
続にはシリアルポート或いはパラレルポートを割り当て
ることができる。このようなポートを用いてＤＳＰと各
Ａ／Ｄ変換器とを接続した場合には、各Ａ／Ｄ変換器に
よるＡ／Ｄ変換結果をＤＳＰに取り込んだ後にＤＳＰの
有するメモリ空間内へ再配置することにより、元の時系
列でのＡ／Ｄ変換結果を再現することができる。

【００２１】以上のように、上記図２に示したようなＡ
／Ｄ変換回路では、複数個のＡ／Ｄ変換器を用いてそれ
ぞれのＡ／Ｄ変換器に同時に同じ被変換信号を入力し、
各Ａ／Ｄ変換器によりＡ／Ｄ変換を行うタイミングを示
すサンプリングクロック信号の位相をＡ／Ｄ変換器の総
数の逆数に比例する分だけ互いにずらすことにより、単
一のＡ／Ｄ変換器と比べて高速なＡ／Ｄ変換を高精度に
行うことができる。なお、これら複数のＡ／Ｄ変換器の
それぞれによりＡ／Ｄ変換を行うタイミングは、具体的
には、例えば単一のＡ／Ｄ変換器の最高サンプリング周
波数に対応した周期をＡ／Ｄ変換器の総数で除算した結
果に相当する時間分だけ互いにずらされ、当該時間分が
例えば所望のサンプリング周期となる。

【００２２】

【発明が解決しようとする課題】しかしながら、例えば
上記図２に示したようなＡ／Ｄ変換回路では、複数のＡ
／Ｄ変換器を用いることが必須となるところ、各Ａ／Ｄ
変換器のデバイス自体の個体差による変換特性の違いが
生ずる場合があり、このような場合には、各Ａ／Ｄ変換
器毎にサンプリングされる信号値の位相や振幅が若干ず
れてしまうことに起因して、被変換信号を正しくサンプ
リングしてＡ／Ｄ変換することができなくなってしまう
といった問題がある。

【００２３】ここで、図４を参照して、このような問題
を具体的に説明する。同図には、各Ａ／Ｄ変換器１３、
１４の個体差による変換特性の違いが顕著な場合におい
て、上記図２に示したＡ／Ｄ変換回路により行われる一
連のサンプリング処理の様子の一例を示してある。な
お、ここでは、被変換信号として正弦波を用いた場合を
示す。また、図４（ａ）〜図４（ｄ）のグラフの横軸は
時間経過を示しており、縦軸は信号の電圧を示してい
る。

【００２４】同図（ａ）には、被変換信号となる正弦波
の一例を示してある。ここで、同図（ａ）に破線で示し
た時間間隔ｔ［ｓ］が所望のサンプリング周期に相当
し、２分周される前のサンプリングクロック信号の周期
に相当する。

【００２５】同図（ｂ）には、第１のＡ／Ｄ変換器１３
により被変換信号をサンプリングした場合にサンプリン
グされる信号値（サンプリング信号値）の一例を黒丸で
示してあり、当該Ａ／Ｄ変換器１３の変換特性に起因し
てサンプリングされる信号値が理想的な値から多少ずれ
ている。ここで、同図（ｂ）に破線で示した時間間隔２
ｔ［ｓ］が、第１のＡ／Ｄ変換器１３や第２のＡ／Ｄ変
換器１４に入力されるサンプリングクロック信号の周期
に相当し、２分周された後のサンプリングクロック信号
の周期に相当する。

【００２６】また、同図（ｃ）には、第２のＡ／Ｄ変換
器１４により被変換信号をサンプリングした場合にサン
プリングされる信号値（サンプリング信号値）の一例を
白丸で示してあり、当該Ａ／Ｄ変換器１４の変換特性に
起因してサンプリングされる信号値が理想的な値から多
少ずれている。なお、上述のように、第１のＡ／Ｄ変換
器１３によるサンプリングのタイミングと第２のＡ／Ｄ
変換器１４によるサンプリングのタイミングとは互いに
ｔ［ｓ］ずれているため、同図（ｂ）に黒丸で示したサ
ンプリング信号値と同図（ｃ）に白丸で示したサンプリ
ング信号値とは互いにｔ［ｓ］ずれたものとなる。

【００２７】そして、同図（ｄ）には、第１のＡ／Ｄ変
換器１３により得られたサンプリング信号値と第２のＡ
／Ｄ変換器１４により得られたサンプリング信号値とを
切換スイッチ１８により交互に取り出すことで得られる
サンプリング信号値を黒丸及び白丸で示してあり、これ
は所望のサンプリング周期で被変換信号をサンプリング
した場合に得られるデジタル信号と同じ信号値を欠落な
く取得したものとなっているが、各Ａ／Ｄ変換器１３、
１４毎の変換特性の違いに起因して理想的なサンプリン
グ結果の波形からずれたものとなっている。

【００２８】なお、本発明と同様な問題の解決を図るも
のとして、例えば上記文献１では、アナログ入力波形の
変化分を検出する微分器からの微分出力波形を順次に切
り換えて複数個の積分器へ出力し、各積分器による積分
出力波形をそれぞれに対応したＡ／Ｄ変換器によりＡ／
Ｄ変換し、これら複数個のＡ／Ｄ変換器によるＡ／Ｄ変
換出力を加算器により加算することで、各Ａ／Ｄ変換器
間に不可避的に存在するゲインエラー及びオフセットエ
ラーに起因する波形歪を低減させることを図っている。

【００２９】本発明は、例えば上記図２に示したＡ／Ｄ
変換回路を例として述べたような従来の課題を解決する
ためになされたもので、複数のＡ／Ｄ変換器から構成さ
れたＡ／Ｄ変換部により被変換信号をアナログ信号から
デジタル信号へ変換するに際して、各Ａ／Ｄ変換器の個
体差による変換特性の違いを補正することができ、これ
により、高速且つ高精度なＡ／Ｄ変換を簡易な構成で実
現することができるＡ／Ｄ変換回路を提供することを目
的とする。

【００３０】

【課題を解決するための手段】上記目的を達成するた
め、本発明に係るＡ／Ｄ変換回路では、被変換信号をそ
れぞれ異なるタイミングでサンプリングして当該サンプ
リング信号値を出力する複数のＡ／Ｄ変換器から構成さ
れたＡ／Ｄ変換部により被変換信号をアナログ信号から
デジタル信号へ変換する構成において、次のような処理
を行う。

【００３１】すなわち、補正情報取得手段がＡ／Ｄ変換
部に基準信号を入力して当該Ａ／Ｄ変換部から出力され
るデジタル信号を取得し、取得したデジタル信号と予め
用意された基準デジタル信号とを整合させるための補正
情報を取得する。そして、被変換信号をＡ／Ｄ変換部に
よりアナログ信号からデジタル信号へ変換する場合に
は、補正手段が当該Ａ／Ｄ変換部から出力されるデジタ
ル信号を取得した補正情報を用いて補正する。

【００３２】従って、上記のような補正によって各Ａ／
Ｄ変換器の変換特性の違いに起因するＡ／Ｄ変換結果の
波形歪が低減されることで、各Ａ／Ｄ変換器の個体差に
よる変換特性の違いを補正することができ、これによ
り、高速且つ高精度なＡ／Ｄ変換を簡易な構成で実現す
ることができる。

【００３３】ここで、被変換信号としては、種々な信号
が用いられてもよい。また、各Ａ／Ｄ変換器により被変
換信号をサンプリングするタイミングとしては、例えば
各Ａ／Ｄ変換器毎に互いに一定の時間だけずれたタイミ
ングが用いられる。また、Ａ／Ｄ変換部では、例えば複
数のＡ／Ｄ変換器のそれぞれによりＡ／Ｄ変換結果とし
て得られるサンプリング信号値が１つの出力にまとめら
れ、この出力が当該Ａ／Ｄ変換部によるＡ／Ｄ変換結果
であるデジタル信号となる。

【００３４】また、Ａ／Ｄ変換器としては、種々なもの
が用いられてもよい。また、複数のＡ／Ｄ変換器の数と
しては、種々な数が用いられてもよい。また、基準信号
としては、種々な信号が用いられてもよい。また、補正
情報としては、種々な情報が用いられてもよく、例えば
被変換信号をＡ／Ｄ変換して得られるデジタル信号を補
正するための補正値の情報や、このような補正を行うた
めの関数の情報などを用いることができる。

【００３５】また、基準デジタル信号としては、例えば
基準信号をＡ／Ｄ変換した場合に得られる理想的なデジ
タル信号が用いられる。つまり、基準信号を実際にＡ／
Ｄ変換部によりＡ／Ｄ変換した場合に得られるデジタル
信号をこのような基準デジタル信号に整合させるための
補正情報を他の信号（被変換信号）に適用することで、
当該他の信号についても、Ａ／Ｄ変換部による当該他の
信号のＡ／Ｄ変換結果を理想的なデジタル信号に補正す
ることができる。

【００３６】また、基準信号をＡ／Ｄ変換部によりＡ／
Ｄ変換して得られるデジタル信号と基準デジタル信号と
を整合させるための補正情報としては、例えばこれらを
全く一致させることができるものが用いられるのが好ま
しいが、実用上で有効な程度で各Ａ／Ｄ変換器毎の個体
差を補償することができれば、当該整合の程度としては
種々な程度が用いられてもよい。

【００３７】また、補正情報取得手段によりＡ／Ｄ変換
部に基準信号を入力して補正情報を取得する処理が行わ
れるタイミングとしては、種々なタイミングが用いられ
てもよく、例えば被変換信号をＡ／Ｄ変換処理する前の
タイミングで予め補正情報が取得されてもよく、また、
例えばＡ／Ｄ変換部により被変換信号のＡ／Ｄ変換処理
が行われていない任意のタイミングを見計らって補正情
報が取得されてもよく、また、例えば被変換信号が周期
的な通信信号であるような場合には、Ａ／Ｄ変換部によ
る被変換信号のＡ／Ｄ変換処理が必要とならない周期的
な空きタイミングで補正情報が取得されてもよい。

【００３８】なお、本発明では、例えばＡ／Ｄ変換回路
の使用状況等によって各Ａ／Ｄ変換器の特性が変化した
ような場合においても、補正情報取得手段により補正情
報を取得し直してこのような変化に対応することができ
る構成としたが、他の構成例として、例えばこのような
変化に対応する必要のない場合には、予め測定等によっ
て取得された補正情報を格納したＲＯＭ（Read Only Me
mory）等のメモリをＡ／Ｄ変換回路に備え、補正手段が
当該メモリから補正情報を読み取って当該補正情報を用
いて補正を行うような構成とすることもできる。

【００３９】

【発明の実施の形態】本発明に係る一実施例を図面を参
照して説明する。図１には、本発明に係るＡ／Ｄ変換回
路の一例として、２個のＡ／Ｄ変換器を用いた場合の構
成例を示してあり、このＡ／Ｄ変換回路は、これら複数
個のＡ／Ｄ変換器のそれぞれの個体差による特性差を補
正するためのキャリブレーション回路を有した構成とな
っている。なお、Ａ／Ｄ変換器の個数としては、３個以
上が用いられてもよい。

【００４０】同図に示した本例のＡ／Ｄ変換回路は、増
幅器１と、帯域濾波器２と、基準信号発生器３と、切換
スイッチ４と、第１のＡ／Ｄ変換器５と、第２のＡ／Ｄ
変換器６と、２分周器７と、バッファ８と、インバータ
９と、ＤＳＰ１０とから構成されている。なお、第１の
Ａ／Ｄ変換器５と第２のＡ／Ｄ変換器６としては、例え
ば同一製品のＡ／Ｄ変換器が用いられている。

【００４１】また、本例のＡ／Ｄ変換回路の構成や動作
は、各Ａ／Ｄ変換器５、６からＡ／Ｄ変換結果として出
力されるデジタル信号が直接的にＤＳＰ１０に入力され
る点や、被変換信号をＡ／Ｄ変換して得られるデジタル
信号を補正するためのキャリブレーション回路を備えて
いる点を除いては、例えば上記図２に示したＡ／Ｄ変換
回路の構成や動作と同様である。

【００４２】次に、本例のＡ／Ｄ変換回路により補正情
報を取得する動作例を示す。すなわち、本例では、切換
スイッチ４の切換により、被変換信号を２個のＡ／Ｄ変
換器５、６に入力するか、或いは基準信号を２個のＡ／
Ｄ変換器５、６に入力するかを切り換えることができ
る。そして、補正情報を取得する場合には、基準信号が
２個のＡ／Ｄ変換器５、６に入力されるように切換スイ
ッチ４が切り換えられる。

【００４３】具体的には、例えばＡ／Ｄ変換回路の電源
投入時やＡ／Ｄ変換処理を要しない任意の時間に、ＤＰ
Ｓ１０から切換スイッチ４へ切換信号を出力することで
当該切換スイッチ４が基準信号発生器３側に切り換えら
れるようにし、これにより、基準信号発生器３により発
生させられる基準信号を切換スイッチ４を介して２個の
Ａ／Ｄ変換器５、６に入力する。

【００４４】すると、各Ａ／Ｄ変換器５、６では、それ
ぞれに入力されるサンプリングタイミング信号に従った
タイミングで基準信号がＡ／Ｄ変換されて、当該Ａ／Ｄ
変換結果であるデジタル信号がＤＳＰ１０に入力され
る。なお、サンプリングタイミング信号としては、後述
する被変換信号をＡ／Ｄ変換する際に用いられるものと
同じものが用いられる。

【００４５】また、ＤＳＰ１０の内部のメモリには、基
準信号をＡ／Ｄ変換して得られる理想的なデジタル信号
（基準デジタル信号）の波形データ（基準波形データ）
が予め記憶されている。そして、ＤＳＰ１０では、２個
のＡ／Ｄ変換器５、６により基準信号を実際にＡ／Ｄ変
換した場合に得られるデジタル信号の波形データとメモ
リに予め記憶されている基準波形データとを照合し、こ
れらの間の振幅の比率から補正係数を算出する。また、
ＤＳＰ１０は、算出した補正係数をメモリに記憶してお
く。

【００４６】なお、本例では、上記した補正係数とし
て、２個のＡ／Ｄ変換器５、６により基準信号をＡ／Ｄ
変換して得られるデジタル信号の波形データに補正係数
を乗算した結果がメモリに予め記憶されている基準波形
データと一致するような補正係数を用いている。

【００４７】次に、本例のＡ／Ｄ変換回路により被変換
信号をＡ／Ｄ変換する動作例を示す。本例のＡ／Ｄ変換
回路では、上述のようにして補正係数を取得した後に、
ＤＳＰ１０から切換スイッチ４へ切換信号を出力するこ
とで当該切換スイッチ４が帯域濾波器２側に切り換えら
れるようにし、これにより、被変換信号が２個のＡ／Ｄ
変換器５、６に入力されてＡ／Ｄ変換されるようにす
る。

【００４８】具体的には、まず、Ａ／Ｄ変換対象となる
信号（被変換信号）が増幅器１により所望の電圧になる
ように増幅され、当該増幅信号が帯域濾波器２により所
望の帯域に制限されて、切換スイッチ４を介して２個の
Ａ／Ｄ変換器５、６へ同時に入力される。なお、帯域濾
波器２からの出力信号がそれぞれのＡ／Ｄ変換器５、６
に同時に入力されるように、帯域濾波器２の出力端から
それぞれのＡ／Ｄ変換器５、６の入力端までの配線の長
さが等しくされている。

【００４９】また、本例では、各Ａ／Ｄ変換器５、６の
最高のサンプリング周波数の２倍の値がＡ／Ｄ変換回路
全体として要求されるサンプリング周波数となってお
り、このサンプリング周波数を有するサンプリングクロ
ック信号が２分周器７に入力される。

【００５０】また、２分周器７では入力されるサンプリ
ングクロック信号の周波数が１／２倍に２分周されて出
力され、その後、当該２分周された信号が２つに分配さ
れて、一方の分配信号がバッファ８を通過することで遅
延させられて第１のＡ／Ｄ変換器５にサンプリングクロ
ック信号として入力され、同時に、他方の分配信号がイ
ンバータ９を通過することで位相が反転させられて第２
のＡ／Ｄ変換器６にサンプリングクロック信号として入
力される。

【００５１】帯域濾波器２から切換スイッチ４を介して
各Ａ／Ｄ変換器５、６に入力された信号は、各Ａ／Ｄ変
換器５、６に入力される各サンプリングクロック信号に
従ったタイミングでサンプリングされ、これにより、各
Ａ／Ｄ変換器５、６では帯域濾波器２から入力された信
号がＡ／Ｄ変換されて、この結果として得られたデジタ
ル信号がＤＳＰ１０に入力される。

【００５２】ここで、本例のＡ／Ｄ変換器５、６ではＡ
／Ｄ変換のタイミングとして外部から与えられるサンプ
リングクロック信号の立ち上がりエッジ若しくは立ち下
がりエッジのいずれかを利用しており、本例では、２分
周器７からの他方の分配信号の位相をインバータ９によ
り反転させることで、第１のＡ／Ｄ変換器５と第２のＡ
／Ｄ変換器６とでちょうど半クロック分ずれたサンプリ
ングクロック信号が入力されるようになっている。これ
により、各Ａ／Ｄ変換器５、６からＤＳＰ１０へ出力さ
れるデジタル信号は互いに半クロック分ずれてサンプリ
ングされたものとなる。

【００５３】次に、ＤＳＰ１０では、２個のＡ／Ｄ変換
器５、６から入力される２つのデジタル信号を組み合わ
せることで、２分周される前のサンプリングクロック信
号のサンプリング周波数に対応したデジタル信号、つま
り、各Ａ／Ｄ変換器５、６の最高サンプリング周波数の
２倍の周波数で被変換信号をＡ／Ｄ変換して得られるデ
ジタル信号を取得する。

【００５４】そして、ＤＳＰ１０では、このようにして
取得したデジタル信号の波形データに対してメモリに記
憶されている補正係数を乗算し、当該乗算結果を補正後
のデジタル信号の波形データとしてメモリに書き込むこ
とで、デジタル信号の補正を行う。このようにして、被
変換信号をＡ／Ｄ変換器５、６によりＡ／Ｄ変換して得
られるデジタル信号の補正（キャリブレーション）処理
が完了し、これにより、複数個のＡ／Ｄ変換器５、６の
それぞれの個体差による特性差を補正することができ
る。

【００５５】なお、本例では、２個のＡ／Ｄ変換器５、
６を用いた場合を示したが、３個以上のＡ／Ｄ変換器を
用いた場合についても、同様に、例えば所望のサンプリ
ング周波数を有するサンプリングクロック信号をＡ／Ｄ
変換器の使用個数の逆数で分周して用い、更に、各Ａ／
Ｄ変換器によるＡ／Ｄ変換のタイミングをＡ／Ｄ変換器
の使用個数の逆数に比例する分だけ互いにずらすことに
より、被変換信号を高速且つ高精度にＡ／Ｄ変換するこ
とができる。

【００５６】以上のように、本例のＡ／Ｄ変換回路で
は、Ａ／Ｄ変換部を構成する複数のＡ／Ｄ変換器５、６
のそれぞれの個体差による特性差を補正するために、基
準信号を当該Ａ／Ｄ変換部に入力し、これにより得られ
るデジタル信号の波形データと予め用意された基準デジ
タル信号の基準波形データとを照合することで補正係数
を算出することが行われる。そして、本例のＡ／Ｄ変換
回路では、次に被変換信号をＡ／Ｄ変換部によりアナロ
グ信号からデジタル信号へ変換するに際して、このよう
な補正係数を用いてＡ／Ｄ変換部により得られるデジタ
ル信号を補正することが行われる。

【００５７】なお、本例では、２個のＡ／Ｄ変換器５、
６が、本発明に言う被変換信号をそれぞれ異なるタイミ
ングでサンプリングして当該サンプリング信号値を出力
する複数のＡ／Ｄ変換器に相当し、２個のＡ／Ｄ変換器
５、６から構成されたＡ／Ｄ変換部が、本発明に言うＡ
／Ｄ変換部に相当する。

【００５８】また、本例では、基準信号発生器３により
発生させた基準信号をＡ／Ｄ変換部に入力して当該Ａ／
Ｄ変換部から出力されるデジタル信号をＤＳＰ１０によ
り取得し、取得したデジタル信号の波形データと予め用
意された基準デジタル信号の基準波形データとを整合さ
せるための補正情報として補正係数をＤＳＰ１０により
取得する機能により、本発明に言う補正情報取得手段が
構成されている。

【００５９】また、本例では、被変換信号をＡ／Ｄ変換
部によりアナログ信号からデジタル信号へ変換する場合
に当該Ａ／Ｄ変換部から出力されるデジタル信号をＤＳ
Ｐ１０により取得した補正係数を用いて補正する機能に
より、本発明に言う補正手段が構成されている。

【００６０】ここで、本発明に係るＡ／Ｄ変換回路の構
成としては、必ずしも以上に示したものに限られず、種
々な構成が用いられてもよい。また、本発明の適用分野
としては、必ずしも以上に示したものに限られず、本発
明は、種々な分野に適用することが可能なものである。

【００６１】また、本発明に係るＡ／Ｄ変換回路におい
て行われる各種の処理としては、例えばプロセッサやメ
モリ等を備えたハードウエア資源においてプロセッサが
ＲＯＭに格納された制御プログラムを実行することによ
り制御される構成が用いられてもよく、また、例えば当
該処理を実行するための各機能手段が独立したハードウ
エア回路として構成されてもよい。また、本発明は上記
の制御プログラムを格納したフロッピー（登録商標）デ
ィスクやＣＤ−ＲＯＭ等のコンピュータにより読み取り
可能な記録媒体や当該プログラム（自体）として把握す
ることもでき、当該制御プログラムを記録媒体からコン
ピュータに入力してプロセッサに実行させることによ
り、本発明に係る処理を遂行させることができる。

【００６２】

【発明の効果】以上説明したように、本発明に係るＡ／
Ｄ変換回路によると、被変換信号をそれぞれ異なるタイ
ミングでサンプリングして当該サンプリング信号値を出
力する複数のＡ／Ｄ変換器から構成されたＡ／Ｄ変換部
により被変換信号をアナログ信号からデジタル信号へ変
換する構成において、Ａ／Ｄ変換部に基準信号を入力し
て当該Ａ／Ｄ変換部から出力されるデジタル信号を取得
し、取得したデジタル信号と予め用意された基準デジタ
ル信号とを整合させるための補正情報を取得し、被変換
信号をＡ／Ｄ変換部によりアナログ信号からデジタル信
号へ変換する場合に当該Ａ／Ｄ変換部から出力されるデ
ジタル信号を取得した補正情報を用いて補正するように
したため、各Ａ／Ｄ変換器の個体差による変換特性の違
いを補正することができ、これにより、高速且つ高精度
なＡ／Ｄ変換を簡易な構成で実現することができる。

【図面の簡単な説明】

【図１】 本発明に係るＡ／Ｄ変換回路の一例を示す図
である。

【図２】 複数のＡ／Ｄ変換器を用いたＡ／Ｄ変換回路
の一例を示す図である。

【図３】 被変換信号のサンプリングの一例を示す図で
ある。

【図４】 Ａ／Ｄ変換器毎にサンプリング信号の特性が
異なる場合における被変換信号のサンプリングの一例を
示す図である。

【符号の説明】

１、１１・・増幅器、 ２、１２・・帯域濾波器、 ３
・・基準信号発生器、４、１８・・切換スイッチ、
５、６、１３、１４・・Ａ／Ｄ変換器、７、１５・・２
分周器、 ８、１６・・バッファ、 ９、１７・・イン
バータ、１０・・ＤＳＰ、

Claims (1)

【特許請求の範囲】
1. 【請求項１】 被変換信号をそれぞれ異なるタイミング
   でサンプリングして当該サンプリング信号値を出力する
   複数のＡ／Ｄ変換器から構成されたＡ／Ｄ変換部により
   被変換信号をアナログ信号からデジタル信号へ変換する
   Ａ／Ｄ変換回路であって、 Ａ／Ｄ変換部に基準信号を入力して当該Ａ／Ｄ変換部か
   ら出力されるデジタル信号を取得し、取得したデジタル
   信号と予め用意された基準デジタル信号とを整合させる
   ための補正情報を取得する補正情報取得手段と、 被変換信号をＡ／Ｄ変換部によりアナログ信号からデジ
   タル信号へ変換する場合に当該Ａ／Ｄ変換部から出力さ
   れるデジタル信号を取得した補正情報を用いて補正する
   補正手段と、 を備えたことを特徴とするＡ／Ｄ変換回路。