CN101194426A - 模/数转换装置和数/模转换装置 - Google Patents

模/数转换装置和数/模转换装置 Download PDF

Info

Publication number
CN101194426A
CN101194426A CNA2005800500232A CN200580050023A CN101194426A CN 101194426 A CN101194426 A CN 101194426A CN A2005800500232 A CNA2005800500232 A CN A2005800500232A CN 200580050023 A CN200580050023 A CN 200580050023A CN 101194426 A CN101194426 A CN 101194426A
Authority
CN
China
Prior art keywords
shake
circuit
jitter
sampling clock
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800500232A
Other languages
English (en)
Inventor
须山昌平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101194426A publication Critical patent/CN101194426A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Abstract

本发明的模/数转换装置和数/模转换装置具备：抖动检测电路，检测采样时钟内所包含的抖动量；以及抖动施加电路，对模/数转换对象的模拟信号提供基于检测到的抖动量的延迟量，使得不致因采样时钟的抖动而在模/数转换器中产生采样的相位偏移。

Description

模/数转换装置和数/模转换装置
技术领域
本发明涉及改善转换精度的劣化的模/数转换装置和数/模转换装置。
背景技术
公知在模/数转换装置中，当在所输入的采样时钟内包含抖动(jitter)时，由此转换对象信号被采样的相位会产生变化，使转换精度劣化。作为抑制起因于该抖动的转换精度的劣化的方法，一般是使用抖动产生量少的振荡器来生成采样时钟。另外，例如在专利文献1中，提出了在将转换对象信号转换为数字信号后对抖动造成的劣化进行校正的方法。
另一方面，在数/模转换装置中，也会产生因抖动所致的同样转换精度的劣化。在该装置的情况下，由于模拟值被保持为恒定值的期间与采样时钟的周期相同，故模拟值被保持为恒定值的期间因抖动而增减，叠加有不需要的频率成分，所以转换精度劣化。此时，为了抑制转换精度的劣化，一般也采用使用抖动产生量少的振荡器以生成采样时钟的方法。
专利文献1：特开平4-150354号公报
以往的模/数转换装置和数/模转换装置为了抑制转换精度的劣化而一直采取以上的方法，但在使用抖动产生量少的振荡器的情况下，存在因要求精度而增高成本的问题。另外，在专利文献1所述的方法的情况下，存在为校正转换精度的劣化需要有进行复杂的数字处理的结构的问题。
发明内容
本发明是为了解决上述问题而进行的，其目的在于，得到一种即使在采样时钟内存在抖动也不会使转换精度劣化的模/数转换装置和数/模转换装置。
本发明的模/数转换装置具备：模/数转换器，对模拟信号进行模/数转换；振荡器，产生采样时钟，该采样时钟用于由模/数转换器对模拟信号进行采样；抖动检测电路，检测所产生的采样时钟内包含的抖动量；以及抖动施加电路，对模/数转换对象的模拟信号提供基于检测到的抖动量的延迟量，使得不致因采样时钟的抖动而在模/数转换器中产生采样的相位偏移(phase shift)。
由此，具有可在转换前使成为模/数转换的对象的模拟信号的相位随采样时钟的抖动量而变化从而补偿因采样中的抖动造成的失真的效果。其结果是，具有可得到与采样时钟的抖动不存在的理想状态实质上相同的采样值以实现精度高的模/数转换的效果。
附图说明
图1是表示本发明的实施方式1的模/数转换装置的结构的方框电路图。
图2是表示本发明的实施方式1的抖动检测电路的结构例的方框电路图。
图3是表示本发明的实施方式1的抖动检测电路的输出例的时序图。
图4是表示本发明的实施方式1的抖动施加电路的结构例的方框电路图。
图5是表示理想的采样时钟的采样工作的说明图。
图6是表示包含抖动的采样时钟的以往的采样工作的说明图。
图7是表示本发明的实施方式1的包含抖动的采样时钟的采样工作的说明图。
图8是表示本发明的实施方式2的模/数转换装置的结构的方框电路图。
图9是表示本发明的实施方式3的数/模转换装置的结构的方框图。
图10是表示本发明的实施方式3的抖动施加电路的结构例的方框电路图。
图11是表示理想的采样时钟的数/模转换工作的说明图。
图12是表示包含抖动的采样时钟的迄今的数/模转换工作的说明图。
图13是表示本发明的实施方式3的包含抖动的采样时钟的数/模转换后的校正工作的说明图。
图14是表示本发明的实施方式4的数/模转换装置的结构的方框图。
具体实施方式
以下，为了更详细地说明本发明，按照附图来说明用于实施本发明的优选方式。
实施方式1
图1是表示本发明的实施方式1的模/数转换装置的结构的方框电路图。
在图中，振荡器10是产生采样时钟的振荡器，假定有在该采样时钟内包含抖动成分的可能性。所输出的采样时钟被输入到抖动检测电路20和模/数转换器40。抖动检测电路20检测由振荡器10所产生的采样时钟内包含的抖动量，并输出给抖动施加电路30。抖动施加电路30对在模/数转换器40中成为模/数转换对象的模拟信号提供基于由抖动检测电路20检测到的抖动量的延迟量，并进行移相处理。模/数转换器40将按延迟量进行了移相处理的模/数转换对象的模拟信号转换为数字信号。延迟元件60将与抖动检测电路20和抖动施加电路30的处理时间相同的时间部分的延迟量提供给输入到模/数转换器40中的采样时钟。
抖动检测电路20例如具备图2所示的结构。当被提供由振荡器10产生的采样时钟时，频率/电压转换电路25将其频率转换为电压信号。转换后的电压信号在减法电路26中与基准电压27进行减法处理，变成只表示频率变化部分的电压信号。在此处，考虑下述情形：假定振荡器10的采样时钟的频率为30.72MHz，并以该频率(30.72MHz)为中心，频率因抖动而产生变化。如果基准电压27成为与进行了频率/电压转换的30.72MHz相当的电压，则作为抖动检测电路20的输出的检测电压(抖动量)成为随着因抖动造成的频率的增减而以0V为中心增减的电压。这样，由抖动检测电路20检测到的抖动量的例子示于图3。横轴为时间轴，纵轴用频率变化部分Δf表示抖动量。
抖动施加电路30例如具备图4所示的结构。抽头(tap)选择部31当被输入表示由抖动检测电路20检测到的抖动量的频率变化部分Δf时，将其与预先设定的基准电压(例如，-B、-A、O、A、B)进行比较。频率变化部分Δf被置换为与该基准电压的大小关系相应的抽头选择信号，被输入到抽头切换部32。另一方面，模/数转换对象的模拟信号被输入到多个延迟元件33的串联连接的一端，如下所述被供给延迟量。串联连接的延迟元件33的数目例如如图所示为4个(实际上为多个)的情况下，延迟输出可从延迟元件的4个输出端子分别引出。这些延迟元件33的各输出端子与抽头切换部32的对应抽头连接。各抽头按照抽头选择信号而被选择，从所选择的抽头得到的信号成为被提供了对应于频率变化部分Δf的延迟量的模/数转换对象的模拟信号。即，模/数转换对象的模拟信号按照检测到的抖动量进行移相处理。
接着，说明使用了图1的模/数转换装置的情形的采样工作的细节。
在使用了无抖动成分的理想的采样时钟的情况下，模/数转换对象的模拟信号如图5所示，由于未受到相位变化，故按照恒定间隔被采样。但是，实际上，由于在从振荡器10得到的采样时钟中容易混入抖动成分，故在只用模/数转换器40的情况下，模/数转换对象的模拟信号通过具有抖动成分的采样时钟被采样，成为如图6所示。即，由于采样时钟因抖动而使采样的相位相对于本来的值产生变化，故采样值较之图5的情形为不同的值，转换精度相应地劣化。与此相比，在应用了本发明的模/数转换装置的情况下，如图7所示，由于模/数转换对象的模拟信号在被提供与检测到的抖动量对应的延迟量之后进行模/数转换，故可补偿因抖动造成的转换精度的劣化。该补偿通过在抖动施加电路30中将与检测到的抖动量对应的延迟量添加到模/数转换对象的模拟信号中来进行。其结果是，通过模/数转换得到的采样值与无抖动的理想状态下的值实质上变得相等。
如上所述，按照本实施方式1，通过由抖动检测电路检测包含于采样时钟内的抖动量，在抖动施加电路中，对模/数转换对象的模拟信号提供基于检测到的抖动量的延迟量，从而不致因采样时钟的抖动而在模/数转换器中产生采样的相位偏移，因此可得到与不存在抖动的理想状态实质上相同的采样值，可实现精度高的模/数转换。
实施方式2
在上述实施方式1中，叙述了成为模/数转换对象的模拟信号的频带为采样时钟的频率的一半以下的采样过密(oversampling)的情形。在本实施方式2中，将叙述进行采样过疏(undersampling)的情形的模/数转换装置。
在此处，如设采样时钟的频率为fs，成为模/数转换对象的模拟信号的频带中的最低频率为fmin，最高频率为fmax，则在对成为
N×fs≤fmin，fmax≤(N+1)×fs    (1)
的信号以采样时钟频率fs进行了采样的情况下，伴随图6所示的采样时钟的抖动的被采样的相位的变化成为N倍。图8是表示本发明的实施方式2的模/数转换装置的结构的方框电路图，现考虑进行采样过疏的情形。
在图8中，对与图1相同的结构部分标以同一附图标记，其说明原则上予以省略。与图1相比，本结构新添加了抖动倍增电路(multiplication circuit)50和可变直流电压源55。
抖动倍增电路50是将作为抖动检测电路20的输出的抖动量倍增(multiply)为N倍的电路。该N值通过作为可变直流电压源55的输出的控制信号而可变。由抖动倍增电路50倍增后的抖动量被输入到抖动施加电路30。在抖动施加电路30中，对模/数转换对象的模拟信号添加提供N倍的相位变化的延迟量并输出。
如上所述，按照实施方式2，由于利用抖动量倍增电路将抖动检测电路检测到的抖动量倍增，抖动施加电路对模/数转换对象的模拟信号提供基于倍增后的抖动量的延迟量，故由模/数转换器得到的采样值与无抖动的理想状态下的值实质上变得相同，即使对采样过疏而言，也可实现精度高的模/数转换。
实施方式3
图9是表示本发明的实施方式3的数/模转换装置的结构的方框电路图。
在图中，振荡器210是产生采样时钟的振荡器，假定有在该采样时钟内包含抖动成分的可能性。所产生的采样时钟被输入到抖动检测电路220和数/模转换器240。抖动检测电路220检测由振荡器210所产生的采样时钟内包含的抖动量，并输出给抖动施加电路230。抖动施加电路230对在数/模转换器240转换后的信号按照基于由抖动检测电路220检测到的抖动量的延迟量进行移相处理。数/模转换器240与采样时钟同步地对所输入的转换对象的数字信号进行数/模转换。延迟元件260对进行了数/模转换的信号提供与抖动检测电路220中的处理时间相同的时间部分的延迟量，并输出给抖动施加电路230。
在此处，抖动检测电路220可使用与图2所示的电路20同一结构的电路。另外，抖动施加电路230作为电路结构可使用与图4所示的电路30相同的结构，但由于移相处理的信号成为数/模转换后的信号，故通过图10说明其工作。
抽头选择部231当被输入作为由抖动检测电路220检测到的抖动量的频率变化部分Δf时，将其与预先设定的基准电压(例如，-B、-A、0、A、B)进行比较。频率变化部分Δf被置换为与该基准电压的大小关系相应的抽头选择信号，被输出到抽头切换部232。另一方面，经过了数/模转换的信号被输入到由多个延迟元件233构成的串联连接的一端，如下所述被供给延迟量。被串联连接的延迟元件233的数目例如如图所示为4个(实际上为多个)的情况下，延迟输出可从延迟元件的4个输出端子分别引出。这些延迟元件233的各输出端子与抽头切换部232的对应抽头连接。各抽头按照抽头选择信号而被选择，从所选择的抽头得到的信号成为对经过了数/模转换后的信号提供了对应于频率变化部分Δf的延迟量的信号。即，经过了数/模转换的信号按照检测到的抖动量进行移相处理。
接着，说明使用了图9的数/模转换装置的情形的采样工作的特征。
按照无抖动成分的理想的采样时钟由数/模转换器240进行了数/模转换的信号如图11所示，成为未受到相位变化、按照恒定间隔进行了采样的阶梯状脉冲化模拟波形。但是，实际上，由于在从振荡器210得到的采样时钟中容易混入抖动成分，故由具有该抖动成分的采样时钟进行了数/模转换的信号如图12所示的那样。即，由于采样时钟伴随抖动而使采样的相位相对于本来的值产生变化，故由数/模转换得到的阶梯状脉冲化模拟波形与图11的无抖动的理想情形相比成为失真的波形。与此相比，在应用了本发明的数/模转换装置的情况下，如图13所示，经过了数/模转换的信号成为补偿了相位变化部分的阶梯状脉冲化模拟波形。该补偿通过用抖动施加电路230将基于抖动量的延迟量添加到数/模转换后的信号来进行。其结果是，通过数/模转换最终得到的模拟值(图中，为滤波后的信号)与无抖动的理想状态以实质上相同的周期得到。
如上所述，按照本实施方式3，由于通过由抖动检测电路检测包含于采样时钟内的抖动量，在抖动施加电路中，对数/模转换后的信号提供基于检测到的抖动量的延迟量，补偿因采样时钟的抖动而产生的数/模转换后的相位偏移，所以其结果是，可按照与无抖动的理想状态实质上相同的周期得到模拟值，可实现精度高的数/模转换。
实施方式4
在上述实施方式3中，叙述了数/模转换后的信号的频带为采样时钟的频率的一半以下的采样过密的情形。在本实施方式4中，将叙述进行采样过疏的情形的数/模转换装置。
在此处，如设采样时钟的频率为fs，在数/模转换后的信号的混叠(aliasing)成分之中最低频率为f’min、最高频率为f’max，则在使用
N×fs≤f’min，f’max≤(N+1)×fs    (2)
成立的频带内出现的混叠成分的情况下，从该f’min至f’max的频带在采样时钟的抖动的N倍的频率下产生移位。图14是表示进行这样的采样过疏的情形的数/模转换装置的结构的方框电路图，用滤波器等抽取数/模转换器输出的高次谐波的混叠成分并使用。
在图14中，对与图9相同的结构部分标以同一附图标记，其说明原则上予以省略。与图9相比，本结构新添加了抖动倍增电路250和可变直流电压源255。
抖动倍增电路250是将作为抖动检测电路220的输出的抖动量倍增为N倍的电路，N值通过作为可变直流电压源255的输出的控制信号而可变。由抖动倍增电路250倍增后的抖动量被输入到抖动施加电路230。在抖动施加电路230中，将基于N倍的抖动量的延迟量提供给经过了数/模转换的信号，以补偿因抖动造成的相位变化。
如上所述，按照本实施方式4，由于利用抖动量倍增电路将检测到的抖动量倍增，在抖动施加电路中，对数/模转换后的信号提供基于倍增后的抖动量的延迟量，以补偿因采样时钟的抖动而产生的相位偏移，故即使在采样过疏的情形，也可按照与无抖动的理想状态实质上相同的周期得到模拟值，实现精度高的数/模转换。
工业上的可利用性
如上所述，本发明的模/数转换装置和数/模转换装置由于可防止因含抖动成分的采样时钟造成的转换精度的劣化，故能有效地适用于无线通信装置和测量仪器等的模/数转换或数/模转换。

Claims (10)

1.一种模/数转换装置，其特征在于，具备：
模/数转换器，对模拟信号进行模/数转换；
振荡器，产生采样时钟，该采样时钟用于由上述模/数转换器对模拟信号进行采样；
抖动检测电路，检测上述所产生的采样时钟内包含的抖动量；以及
抖动施加电路，对模/数转换对象的模拟信号提供基于上述检测到的抖动量的延迟量，使得不致因采样时钟的抖动而在上述模/数转换器中产生采样的相位偏移。
2.如权利要求1所述的模/数转换装置，其特征在于，
具备：延迟元件，将与抖动检测电路和抖动施加电路的处理时间相同的时间的延迟量提供给输入到模/数转换器中的采样时钟。
3.如权利要求1所述的模/数转换装置，其特征在于，
具备：抖动量倍增电路，对由抖动检测电路检测到的抖动量进行倍增，
抖动施加电路对模/数转换对象的模拟信号提供基于上述倍增了的抖动量的延迟量。
4.如权利要求3所述的模/数转换装置，其特征在于，
抖动量倍增电路利用控制信号使倍增量可变。
5.如权利要求3所述的模/数转换装置，其特征在于，
具备：延迟元件，将与抖动检测电路、抖动施加电路和抖动量倍增电路的处理时间相同的时间的延迟量提供给输入到模/数转换器中的采样时钟。
6.一种数/模转换装置，其特征在于，具备：
数/模转换器，对数字信号进行数/模转换；
振荡器，产生采样时钟，该采样时钟用于在上述数/模转换器中取得同步；
抖动检测电路，检测上述所产生的采样时钟内包含的抖动量；以及
抖动施加电路，对上述数/模转换后的信号提供基于上述检测到的抖动量的延迟量，以便补偿因采样时钟的抖动而在数/模转换后的信号内产生的相位偏移。
7.如权利要求6所述的数/模转换装置，其特征在于，
具备：延迟元件，将与抖动检测电路和抖动施加电路的处理时间相同的时间的延迟量提供给输入到上述抖动施加电路中的数/模转换后的信号。
8.如权利要求6所述的数/模转换装置，其特征在于，
具备：抖动量倍增电路，对由抖动检测电路检测到的抖动量进行倍增，
抖动施加电路对数/模转换后的信号提供基于上述倍增了的抖动量的延迟量。
9.如权利要求8所述的数/模转换装置，其特征在于，
抖动量倍增电路利用控制信号使倍增量可变。
10.如权利要求8所述的数/模转换装置，其特征在于，
具备：延迟元件，将与抖动检测电路、抖动量倍增电路和抖动施加电路的处理时间相同的时间的延迟量提供给输入到上述抖动施加电路中的数/模转换后的信号。
CNA2005800500232A 2005-06-06 2005-06-06 模/数转换装置和数/模转换装置 Pending CN101194426A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/010372 WO2006131962A1 (ja) 2005-06-06 2005-06-06 アナログ／デジタル変換装置およびデジタル／アナログ変換装置

Publications (1)

Publication Number Publication Date
CN101194426A true CN101194426A (zh) 2008-06-04

Family

ID=37498174

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800500232A Pending CN101194426A (zh) 2005-06-06 2005-06-06 模/数转换装置和数/模转换装置

Country Status (4)

Country Link
US (1) US7492300B2 (zh)
JP (1) JP4451486B2 (zh)
CN (1) CN101194426A (zh)
WO (1) WO2006131962A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103326726A (zh) * 2012-03-21 2013-09-25 爱德万测试株式会社 信号发生装置及信号发生方法
CN107624223A (zh) * 2015-06-26 2018-01-23 英特尔Ip公司 用于处理信号的信号处理设备和方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4271244B2 (ja) 2007-03-26 2009-06-03 株式会社半導体理工学研究センター アナログ・デジタル（ａｄ）変換器及びアナログ・デジタル変換方法
US20090158100A1 (en) * 2007-12-13 2009-06-18 Advantest Corporation Jitter applying circuit and test apparatus
US8203472B2 (en) * 2010-09-20 2012-06-19 Raytheon Company Compensation of clock jitter in analog-digital converter applications
DE102012208281A1 (de) * 2012-05-16 2013-11-21 Robert Bosch Gmbh Verfahren zur Entstörung eines Abtastprozesses sowie eine Vorrichtung zur Durchführung des Verfahrens
JP6103530B2 (ja) * 2013-05-24 2017-03-29 三菱電機株式会社 光受信器および光受信方法
JP2019169746A (ja) * 2016-07-05 2019-10-03 旭化成エレクトロニクス株式会社 Ｄａ変換装置、ｄａ変換方法、調整装置、および調整方法
JP7217204B2 (ja) * 2019-06-28 2023-02-02 株式会社アドバンテスト 信号処理装置および信号処理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2319915B (en) * 1996-11-29 2001-01-24 Lsi Logic Corp Analogue to digital converter system
JPH0773364B2 (ja) 1985-11-06 1995-08-02 三洋電機株式会社 ジツタ補正回路
JP2699641B2 (ja) 1990-10-11 1998-01-19 日本電気株式会社 位相ジッタ抑圧回路
JPH1013715A (ja) 1996-06-18 1998-01-16 Canon Inc Ａｄ変換装置
JP3433655B2 (ja) * 1997-10-14 2003-08-04 ヤマハ株式会社 波形整形装置およびσδ型ｄ／ａ変換装置
US6593871B1 (en) * 2000-08-31 2003-07-15 Dalsa, Inc. Automatic A/D convert positioning circuit and method
JP3668117B2 (ja) * 2000-09-22 2005-07-06 株式会社東芝 サンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラム
JP3863093B2 (ja) * 2002-11-21 2006-12-27 三星電子株式会社 Ａ／ｄ変換回路及びａ／ｄ変換制御方法並びにａ／ｄ変換プログラム
DE102005026899B4 (de) * 2005-06-10 2007-02-22 Infineon Technologies Ag Kompensationsschaltung zur Takt-Jitter-Kompensation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103326726A (zh) * 2012-03-21 2013-09-25 爱德万测试株式会社 信号发生装置及信号发生方法
CN103326726B (zh) * 2012-03-21 2016-02-10 爱德万测试株式会社 信号发生装置及信号发生方法
CN107624223A (zh) * 2015-06-26 2018-01-23 英特尔Ip公司 用于处理信号的信号处理设备和方法
CN107624223B (zh) * 2015-06-26 2021-06-04 苹果公司 用于处理信号的信号处理设备和方法

Also Published As

Publication number Publication date
US20080143563A1 (en) 2008-06-19
JPWO2006131962A1 (ja) 2009-01-08
WO2006131962A1 (ja) 2006-12-14
US7492300B2 (en) 2009-02-17
JP4451486B2 (ja) 2010-04-14

Similar Documents

Publication Publication Date Title
CN101194426A (zh) 模/数转换装置和数/模转换装置
JP4547064B2 (ja) Ａ／ｄ変換装置およびキャリブレーション装置
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
JP2007506091A (ja) 複素インピーダンス素子のインピーダンスの特性を決定してそのインピーダンスの特性付けを容易にするための測定回路および方法
JPS6253088B2 (zh)
JPS62500554A (ja) アナログ−デジタル　コンバ−タ
CN102226825B (zh) 全数字差动电容检测装置
TW200832926A (en) Delta-sigma data converter and method for monitoring a delta-sigma data converter
JPH06350399A (ja) デジタル信号をろ波する方法及びデジタル・フィルタ・アーキテクチャ
JP2000284008A (ja) 周波数測定方法及び周波数測定装置
JP3800939B2 (ja) ディジタルフィルタ装置における入力チャンネル間の位相補正装置
JP3230227B2 (ja) Ａ／ｄコンバータ
JP2002217728A (ja) Ａ／ｄ変換回路
US20150116137A1 (en) System for linear interpolation in multiple dimensions
JPH0798336A (ja) サンプリング式測定装置
JPH01167679A (ja) インピーダンス測定装置
JP3865926B2 (ja) 直交検波器
JP3431760B2 (ja) Ａｄ変換装置
JP2787076B2 (ja) インピーダンス測定装置
JPH0710411Y2 (ja) 信号発生器
RU2006101949A (ru) Способ коррекции статической характеристики измерительного преобразователя и устройство для его осуществления
JPH0540137A (ja) 計測回路
JPH06252646A (ja) ディジタル・シンセサイザ
JPS60210029A (ja) 温度補正型ｄ／ａ変換器
CN116678445A (zh) 一种感应装置，传感器的信号补偿方法及其相关组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20080604

C20 Patent right or utility model deemed to be abandoned or is abandoned