JP4065804B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4065804B2 JP4065804B2 JP2003104245A JP2003104245A JP4065804B2 JP 4065804 B2 JP4065804 B2 JP 4065804B2 JP 2003104245 A JP2003104245 A JP 2003104245A JP 2003104245 A JP2003104245 A JP 2003104245A JP 4065804 B2 JP4065804 B2 JP 4065804B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pulse width
- width modulation
- waveform
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特にデジタル値をアナログ値に変換するための方式の一つであるパルス幅変調（ＰＷＭ）方式のＤ／Ａコンバータを内蔵した半導体装置に関するものである。
【０００２】
【従来の技術】
デジタルで処理された信号をアナログに変換するＤ／Ａ変換装置としては、例えば、デジタル値のビット数で分解されたパルス幅を基本単位として対応するデジタル値をパルスの幅に変換して出力し、ローパスフィルタなどの積分回路により最終的にアナログ値に変換するパルス幅変調（ＰＷＭ）方式Ｄ／Ａコンバータがある。
【０００３】
図６は、従来のパルス幅変調波形発生回路を有する半導体装置の一般的な構成を示す図であり、図７はその動作を説明するための波形図である。
図６において、ノコギリ波発生回路（カウンタ）１０１と、比較器１０２を有するＰＷＭ波形発生回路１０４を備えている。
【０００４】
比較器１０２は、入力信号Ｓ１と、ＰＷＭ波形発生回路１０４内のノコギリ波発生回路１０１で発生するノコギリ波Ｓ２とを比較する。このとき、図７に示すように上記入力信号Ｓ１がノコギリ波Ｓ２よりも大きければ１、小さければ０というように、上記比較器１０２による比較結果に基づいてＰＷＭ波形Ｓ４を１ビットのパルス幅で出力する。なお、ＰＷＭ波形Ｓ４はパルスの面積が上記入力信号Ｓ１のレベルに対応している。
その後、上記ＰＷＭ波形Ｓ４は、抵抗とコンデンサで構成される外付けの積分回路１０３により最終的にアナログ値Ｓ７に変換される。
【０００５】
ここで、ＰＷＭ波形発生回路において、高速に変化する入力信号をアナログ値に変換する場合にアナログ値の精度をあげるには、上記入力信号に対応してパルス幅の小さい波形をつくる必要がある。そのため、ノコギリ波生成のカウンタのクロックを高速にしてパルス周期を短くする必要がある。
【０００６】
従来例としては、比較的高速な入力信号に対してアナログ値の精度をあげるために複数のＰＷＭ波形発生回路を用いたＤ／Ａ変換装置が知られている（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開平４−１５９８２１号公報（第１図）
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、Ｄ／Ａ変換装置に複数のＰＷＭ波形発生回路を用いるため、回路構成が複雑化するという問題があった。
本発明は、上記のような従来の問題点を解決するためになされたもので、上記のようにＰＷＭ波形発生回路の低い周波数のクロックを用いながらより簡単な構成で、高速に変化する入力信号に対し高い精度でアナログ値に変換するＰＷＭ波形発生回路を有する半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の請求項１による半導体装置は、デジタル信号をアナログ信号に変換するパルス幅変調方式のＤ／Ａコンバータを有する半導体装置において、複数のノコギリ波を発生するノコギリ波発生回路と、外部からの入力信号と、上記ノコギリ波を比較する複数の比較回路とを有し、複数の位相のずれたパルス幅変調波形を発生するパルス幅変調波形発生回路を備え、複数の上記パルス幅変調波形を複数の抵抗にそれぞれ接続し、多値のパルス幅変調波形を生成するものである。
【００１０】
本発明の請求項２による半導体装置は、請求項１記載の半導体装置において、上記パルス幅変調波形発生回路の出力に接続する抵抗を内蔵したものである。
【００１１】
本発明の請求項３による半導体装置は、請求項２記載の半導体装置において、上記パルス幅変調波形発生回路の出力に接続する抵抗を、上記パルス幅変調波形発生回路の出力トランジスタのＯＮ抵抗よりも大きな抵抗値にするものである。
【００１２】
このように、本発明は、位相のずれた複数のノコギリ波を発生する手段と、そのノコギリ波と入力信号を比較するための複数の比較器と、その複数の出力パルスを合成するための抵抗を備えることを特徴とした半導体装置を提供するものである。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態による半導体装置について図面を参照しながら説明する。
【００１４】
（実施の形態１）
図１は、本発明の実施の形態１によるＰＷＭ波形発生回路を有する半導体装置の構成を示す図であり、図２は、その動作を説明するための波形図である。なお、説明を簡単にするため、２つのＰＷＭ波形を合成する回路を例として示す。
【００１５】
図１において、位相のずれた２つのノコギリ波Ｓ２、Ｓ３を発生するノコギリ波発生回路２０１と、ノコギリ波Ｓ２と入力信号Ｓ１を比較する比較器２０２と、ノコギリ波Ｓ３と入力信号Ｓ１を比較する比較器２０３を有するＰＷＭ波形発生回路２０６を備えている。
また、比較器２０２の出力Ｓ４と比較器２０３の出力Ｓ５は、それぞれ半導体装置の外部の抵抗２０４ａと抵抗２０４ｂに接続されている。
【００１６】
図２において、入力信号Ｓ１とノコギリ波Ｓ２を比較器２０２で比較し、また、入力信号Ｓ１と、上記ノコギリ波Ｓ２から半分だけ位相のずれたノコギリ波Ｓ３を比較器２０３で比較することにより、入力信号Ｓ１に対して時間的にポイントがずれたＰＷＭ波形Ｓ４とＳ５を得ることができる。さらに、この２つのＰＷＭ波形Ｓ４とＳ５を抵抗２０４ａ、２０４ｂを介して接続すると、ＰＷＭ波形Ｓ４，Ｓ５から抵抗２０４ａ、２０４ｂによる分圧で図２に示すような３値のＰＷＭ波形Ｓ６を生成できる。
【００１７】
その後、上記ＰＷＭ波形Ｓ６を積分回路２０６で最終のアナログ信号Ｓ７にすることにより、従来例と比較して２倍の分解能を持ったアナログ出力を得ることができる。また、たとえば従来例に対して２倍の分解能を持ったアナログ出力を得る場合と同様に、１／４位相ずれた４つのノコギリ波と、入力信号から４つの比較器を用いてＰＷＭ波形を合成すれば４倍の分解能になる。
【００１８】
ここで、位相のずれたノコギリ波形を生成するには、たとえばノコギリ波形発生のためのカウンタの最上位ビットを反転するだけで元のカウンタ出力に対して半位相ずれた波形が生成できる。また、１／４位相ずれた波形は最上位ビットと最上位から２ビット目の排他的論理和でＭＳＢ（Most Significant Bit/Byte）をつくり、２ビット目を反転することにより生成できる。このような方法でひとつのカウンタ回路で位相のずれたノコギリ波は極めて容易に生成できる。
【００１９】
このように、本実施の形態１によれば、２つのノコギリ波Ｓ２、Ｓ３を発生するノコギリ波発生回路２０１と、外部からの入力信号Ｓ１と、上記ノコギリ波Ｓ２を比較する比較器２０２と、上記入力信号Ｓ１と、上記ノコギリ波Ｓ３を比較する比較器２０３とを有し、２つの位相のずれたＰＷＭ波形Ｓ４、Ｓ５を発生するパルス幅変調波形発生回路を備え、上記ＰＷＭ波形Ｓ４、Ｓ５を２つの抵抗２０４ａ、２０４ｂにそれぞれ接続し、３値のＰＷＭ波形Ｓ６を生成するようにしたので、ノコギリ波を生成するためのカウンタのクロックはそのままで２倍の分解能をもつＰＷＭ波形が容易に得ることができるという効果がある。
【００２０】
なお、本実施の形態１では、２個の位相のずれたノコギリ波を用いて生成された２個のＰＷＭ波形を抵抗を介して接続しその信号を抵抗分圧により合成する例について説明したが、さらに複数個の位相のずれたノコギリ波を用いて生成された複数個のＰＷＭ波形を抵抗を介して接続しその信号を抵抗分圧により合成するようにしてもよい。これにより、ノコギリ波を生成するためのカウンタのクロックはそのままでより高い分解能をもつＰＷＭ波形が容易に得ることができるという効果がある。
【００２１】
（実施の形態２）
図３は、本実施の形態２によるＰＷＭ波形発生回路を有する半導体装置の構成を示す図である。なお、パルス波形の生成については実施の形態１と同様であるのでその説明は省略する。
【００２２】
実施の形態１において２つのＰＷＭ波形を半導体装置の外部の抵抗に接続しているが、抵抗による分圧で合成をおこなうため２つの抵抗値の相対精度が重要になる。ここで、抵抗のばらつきが大きいとアナログ値の分解能の精度にそのまま影響を与えてしまう。
【００２３】
そのため、図３で示すように、比較器２０２からのＰＷＭ波形Ｓ４が接続する抵抗３０１ａと、比較器２０３からのＰＷＭ波形Ｓ５が接続する抵抗３０１ｂを半導体装置３００にセルとして内蔵することで、半導体の製造工程で抵抗が同時に作りこまれるため抵抗間の相対ばらつきが外付けの抵抗を使用する場合に比べて少なく、分解能の精度を上げることができる。
【００２４】
このように本実施の形態２によれば、比較器２０２からのＰＷＭ波形Ｓ４が接続する抵抗３０１ａと、比較器２０３からのＰＷＭ波形Ｓ５が接続する抵抗３０１ｂを半導体装置３００に内蔵するようにしたので、抵抗間の相対ばらつきを防ぎ、アナログ値の分解能の精度を上げることができるという効果がある。
なお、本実施の形態２では、２つの抵抗を半導体装置に内蔵する例について説明したが、さらに複数の抵抗を半導体装置に内蔵するようにしてもよい。
【００２５】
（実施の形態３）
図４は、本実施の形態３による半導体装置の構成を示す図であり、図５は、その動作を説明する波形図である。なお、パルス波形の生成については上記実施の形態１、２と同様でありその説明を省略する。
【００２６】
図４において、比較器の最終出力バッファであるＰｃｈトランジスタとＮｃｈトランジスタからのＰＷＭ波形Ｓ４を抵抗Ｒ４０１ａに接続し、ＰＷＭ波形Ｓ５を抵抗Ｒ４０１ｂに接続している。
【００２７】
図５において、ＰＷＭ波形Ｓ４、Ｓ５は、Ｈの期間とＬの期間の面積の比によりアナログ値に変換するものである。従って、比較器の最終出力バッファのＰｃｈトランジスタとＮｃｈトランジスタのＯＮ抵抗ｒ１、ｒ２の抵抗値に相対ばらつきがあると、図５（ａ）に示すように信号の立ち上がりと立ち下がり時間が異なってしまうためＨ期間の面積５０１とＬ期間の面積５０２に誤差が生じ、最終のアナログ値の精度を悪化させてしまう。
【００２８】
これを改善するために、ＰＷＭ波形信号を合成するための半導体装置の内部の抵抗Ｒ４０１ａ、４０１ｂを、比較器の最終出力バッファのＰｃｈトランジスタのＯＮ抵抗ｒ１、ＮｃｈトランジスタのＯＮ抵抗ｒ２よりも少なくとも１０倍以上の、十分大きなものとする。これにより、図５（ｂ）に示すようにＰＷＭ波形信号の立ち上がり時間と立ち下がり時間が等しくなり、Ｈ期間の面積５０３とＬ期間の面積５０４に誤差が生じるのを防ぐことができる。
【００２９】
このように本実施の形態３によれば、ＰＷＭ波形信号を合成するための半導体装置の内部の抵抗Ｒ４０１ａ、４０１ｂを、比較器の最終出力バッファのＰｃｈトランジスタのＯＮ抵抗ｒ１、ＮｃｈトランジスタのＯＮ抵抗ｒ２よりも大きくなるようにしたので、Ｐｃｈトランジスタ、ＮｃｈトランジスタそれぞれのＯＮ抵抗のばらつき誤差を抵抗Ｒ４０１ａ、４０１ｂとの相対値により吸収してＰＷＭ波形の立ち上がり時間と立ち下がり時間の誤差を小さくすることで精度の高いアナログ値を得ることができるという効果がある。
【００３０】
【発明の効果】
以上のように、本発明の請求項１による半導体装置によれば、デジタル信号をアナログ信号に変換するパルス幅変調方式のＤ／Ａコンバータを有する半導体装置において、複数のノコギリ波を発生するノコギリ波発生回路と、外部からの入力信号と、上記ノコギリ波を比較する複数の比較回路とを有し、複数の位相のずれたパルス幅変調波形を発生するパルス幅変調波形発生回路を備え、複数の上記パルス幅変調波形を複数の抵抗にそれぞれ接続し、多値のパルス幅変調波形を生成するようにしたので、周波数の速いクロックで回路を動作させることなく、高い分解能をもつアナログ信号を容易に得ることができるという効果がある。
【００３１】
本発明の請求項２による半導体装置によれば、請求項１記載の半導体装置において、上記パルス幅変調波形発生回路の出力に接続する抵抗を内蔵するようにしたので、抵抗間の相対ばらつきを防ぎ、アナログ値の分解能の精度を上げることができるという効果がある。
【００３２】
本発明の請求項３による半導体装置によれば、請求項２記載の半導体装置において、上記パルス幅変調波形発生回路の出力に接続する抵抗を、上記パルス幅変調波形発生回路の出力トランジスタのＯＮ抵抗よりも大きな抵抗値にするようにしたので、パルス幅変調波形の立ち上がり時間と立ち下がり時間の誤差を小さくすることにより、精度の高いアナログ値を得ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体装置を説明するための回路図である。
【図２】本発明の実施の形態１による半導体装置を説明するための波形図である。
【図３】本発明の実施の形態２による半導体装置を説明するための回路図である。
【図４】本発明の実施の形態３による半導体装置を説明するための回路図である。
【図５】本発明の実施の形態３による半導体装置を説明するための波形図である。
【図６】従来例を説明するための回路図である。
【図７】従来例を説明するための波形図である。
【符号の説明】
１０１、２０１ ノコギリ波発生回路
１０２、２０２、２０３ 比較器
１０３、２０５、４０２ 積分回路
２０４ａ、２０４ｂ、３０１ａ、３０１ｂ、４０１ａ、４０１ｂ 合成抵抗
１０４、２０６ ＰＷＭ波形発生回路
３００ 半導体装置
５０１、５０３ Ｈ期間の面積
５０２、５０４ Ｌ期間の面積
Ｓ１ 入力信号
Ｓ２、Ｓ３ ノコギリ波
Ｓ４、Ｓ５、Ｓ６ ＰＷＭ波形
Ｓ７ アナログ信号
【発明の属する技術分野】
本発明は、半導体装置に関し、特にデジタル値をアナログ値に変換するための方式の一つであるパルス幅変調（ＰＷＭ）方式のＤ／Ａコンバータを内蔵した半導体装置に関するものである。
【０００２】
【従来の技術】
デジタルで処理された信号をアナログに変換するＤ／Ａ変換装置としては、例えば、デジタル値のビット数で分解されたパルス幅を基本単位として対応するデジタル値をパルスの幅に変換して出力し、ローパスフィルタなどの積分回路により最終的にアナログ値に変換するパルス幅変調（ＰＷＭ）方式Ｄ／Ａコンバータがある。
【０００３】
図６は、従来のパルス幅変調波形発生回路を有する半導体装置の一般的な構成を示す図であり、図７はその動作を説明するための波形図である。
図６において、ノコギリ波発生回路（カウンタ）１０１と、比較器１０２を有するＰＷＭ波形発生回路１０４を備えている。
【０００４】
比較器１０２は、入力信号Ｓ１と、ＰＷＭ波形発生回路１０４内のノコギリ波発生回路１０１で発生するノコギリ波Ｓ２とを比較する。このとき、図７に示すように上記入力信号Ｓ１がノコギリ波Ｓ２よりも大きければ１、小さければ０というように、上記比較器１０２による比較結果に基づいてＰＷＭ波形Ｓ４を１ビットのパルス幅で出力する。なお、ＰＷＭ波形Ｓ４はパルスの面積が上記入力信号Ｓ１のレベルに対応している。
その後、上記ＰＷＭ波形Ｓ４は、抵抗とコンデンサで構成される外付けの積分回路１０３により最終的にアナログ値Ｓ７に変換される。
【０００５】
ここで、ＰＷＭ波形発生回路において、高速に変化する入力信号をアナログ値に変換する場合にアナログ値の精度をあげるには、上記入力信号に対応してパルス幅の小さい波形をつくる必要がある。そのため、ノコギリ波生成のカウンタのクロックを高速にしてパルス周期を短くする必要がある。
【０００６】
従来例としては、比較的高速な入力信号に対してアナログ値の精度をあげるために複数のＰＷＭ波形発生回路を用いたＤ／Ａ変換装置が知られている（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開平４−１５９８２１号公報（第１図）
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、Ｄ／Ａ変換装置に複数のＰＷＭ波形発生回路を用いるため、回路構成が複雑化するという問題があった。
本発明は、上記のような従来の問題点を解決するためになされたもので、上記のようにＰＷＭ波形発生回路の低い周波数のクロックを用いながらより簡単な構成で、高速に変化する入力信号に対し高い精度でアナログ値に変換するＰＷＭ波形発生回路を有する半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の請求項１による半導体装置は、デジタル信号をアナログ信号に変換するパルス幅変調方式のＤ／Ａコンバータを有する半導体装置において、複数のノコギリ波を発生するノコギリ波発生回路と、外部からの入力信号と、上記ノコギリ波を比較する複数の比較回路とを有し、複数の位相のずれたパルス幅変調波形を発生するパルス幅変調波形発生回路を備え、複数の上記パルス幅変調波形を複数の抵抗にそれぞれ接続し、多値のパルス幅変調波形を生成するものである。
【００１０】
本発明の請求項２による半導体装置は、請求項１記載の半導体装置において、上記パルス幅変調波形発生回路の出力に接続する抵抗を内蔵したものである。
【００１１】
本発明の請求項３による半導体装置は、請求項２記載の半導体装置において、上記パルス幅変調波形発生回路の出力に接続する抵抗を、上記パルス幅変調波形発生回路の出力トランジスタのＯＮ抵抗よりも大きな抵抗値にするものである。
【００１２】
このように、本発明は、位相のずれた複数のノコギリ波を発生する手段と、そのノコギリ波と入力信号を比較するための複数の比較器と、その複数の出力パルスを合成するための抵抗を備えることを特徴とした半導体装置を提供するものである。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態による半導体装置について図面を参照しながら説明する。
【００１４】
（実施の形態１）
図１は、本発明の実施の形態１によるＰＷＭ波形発生回路を有する半導体装置の構成を示す図であり、図２は、その動作を説明するための波形図である。なお、説明を簡単にするため、２つのＰＷＭ波形を合成する回路を例として示す。
【００１５】
図１において、位相のずれた２つのノコギリ波Ｓ２、Ｓ３を発生するノコギリ波発生回路２０１と、ノコギリ波Ｓ２と入力信号Ｓ１を比較する比較器２０２と、ノコギリ波Ｓ３と入力信号Ｓ１を比較する比較器２０３を有するＰＷＭ波形発生回路２０６を備えている。
また、比較器２０２の出力Ｓ４と比較器２０３の出力Ｓ５は、それぞれ半導体装置の外部の抵抗２０４ａと抵抗２０４ｂに接続されている。
【００１６】
図２において、入力信号Ｓ１とノコギリ波Ｓ２を比較器２０２で比較し、また、入力信号Ｓ１と、上記ノコギリ波Ｓ２から半分だけ位相のずれたノコギリ波Ｓ３を比較器２０３で比較することにより、入力信号Ｓ１に対して時間的にポイントがずれたＰＷＭ波形Ｓ４とＳ５を得ることができる。さらに、この２つのＰＷＭ波形Ｓ４とＳ５を抵抗２０４ａ、２０４ｂを介して接続すると、ＰＷＭ波形Ｓ４，Ｓ５から抵抗２０４ａ、２０４ｂによる分圧で図２に示すような３値のＰＷＭ波形Ｓ６を生成できる。
【００１７】
その後、上記ＰＷＭ波形Ｓ６を積分回路２０６で最終のアナログ信号Ｓ７にすることにより、従来例と比較して２倍の分解能を持ったアナログ出力を得ることができる。また、たとえば従来例に対して２倍の分解能を持ったアナログ出力を得る場合と同様に、１／４位相ずれた４つのノコギリ波と、入力信号から４つの比較器を用いてＰＷＭ波形を合成すれば４倍の分解能になる。
【００１８】
ここで、位相のずれたノコギリ波形を生成するには、たとえばノコギリ波形発生のためのカウンタの最上位ビットを反転するだけで元のカウンタ出力に対して半位相ずれた波形が生成できる。また、１／４位相ずれた波形は最上位ビットと最上位から２ビット目の排他的論理和でＭＳＢ（Most Significant Bit/Byte）をつくり、２ビット目を反転することにより生成できる。このような方法でひとつのカウンタ回路で位相のずれたノコギリ波は極めて容易に生成できる。
【００１９】
このように、本実施の形態１によれば、２つのノコギリ波Ｓ２、Ｓ３を発生するノコギリ波発生回路２０１と、外部からの入力信号Ｓ１と、上記ノコギリ波Ｓ２を比較する比較器２０２と、上記入力信号Ｓ１と、上記ノコギリ波Ｓ３を比較する比較器２０３とを有し、２つの位相のずれたＰＷＭ波形Ｓ４、Ｓ５を発生するパルス幅変調波形発生回路を備え、上記ＰＷＭ波形Ｓ４、Ｓ５を２つの抵抗２０４ａ、２０４ｂにそれぞれ接続し、３値のＰＷＭ波形Ｓ６を生成するようにしたので、ノコギリ波を生成するためのカウンタのクロックはそのままで２倍の分解能をもつＰＷＭ波形が容易に得ることができるという効果がある。
【００２０】
なお、本実施の形態１では、２個の位相のずれたノコギリ波を用いて生成された２個のＰＷＭ波形を抵抗を介して接続しその信号を抵抗分圧により合成する例について説明したが、さらに複数個の位相のずれたノコギリ波を用いて生成された複数個のＰＷＭ波形を抵抗を介して接続しその信号を抵抗分圧により合成するようにしてもよい。これにより、ノコギリ波を生成するためのカウンタのクロックはそのままでより高い分解能をもつＰＷＭ波形が容易に得ることができるという効果がある。
【００２１】
（実施の形態２）
図３は、本実施の形態２によるＰＷＭ波形発生回路を有する半導体装置の構成を示す図である。なお、パルス波形の生成については実施の形態１と同様であるのでその説明は省略する。
【００２２】
実施の形態１において２つのＰＷＭ波形を半導体装置の外部の抵抗に接続しているが、抵抗による分圧で合成をおこなうため２つの抵抗値の相対精度が重要になる。ここで、抵抗のばらつきが大きいとアナログ値の分解能の精度にそのまま影響を与えてしまう。
【００２３】
そのため、図３で示すように、比較器２０２からのＰＷＭ波形Ｓ４が接続する抵抗３０１ａと、比較器２０３からのＰＷＭ波形Ｓ５が接続する抵抗３０１ｂを半導体装置３００にセルとして内蔵することで、半導体の製造工程で抵抗が同時に作りこまれるため抵抗間の相対ばらつきが外付けの抵抗を使用する場合に比べて少なく、分解能の精度を上げることができる。
【００２４】
このように本実施の形態２によれば、比較器２０２からのＰＷＭ波形Ｓ４が接続する抵抗３０１ａと、比較器２０３からのＰＷＭ波形Ｓ５が接続する抵抗３０１ｂを半導体装置３００に内蔵するようにしたので、抵抗間の相対ばらつきを防ぎ、アナログ値の分解能の精度を上げることができるという効果がある。
なお、本実施の形態２では、２つの抵抗を半導体装置に内蔵する例について説明したが、さらに複数の抵抗を半導体装置に内蔵するようにしてもよい。
【００２５】
（実施の形態３）
図４は、本実施の形態３による半導体装置の構成を示す図であり、図５は、その動作を説明する波形図である。なお、パルス波形の生成については上記実施の形態１、２と同様でありその説明を省略する。
【００２６】
図４において、比較器の最終出力バッファであるＰｃｈトランジスタとＮｃｈトランジスタからのＰＷＭ波形Ｓ４を抵抗Ｒ４０１ａに接続し、ＰＷＭ波形Ｓ５を抵抗Ｒ４０１ｂに接続している。
【００２７】
図５において、ＰＷＭ波形Ｓ４、Ｓ５は、Ｈの期間とＬの期間の面積の比によりアナログ値に変換するものである。従って、比較器の最終出力バッファのＰｃｈトランジスタとＮｃｈトランジスタのＯＮ抵抗ｒ１、ｒ２の抵抗値に相対ばらつきがあると、図５（ａ）に示すように信号の立ち上がりと立ち下がり時間が異なってしまうためＨ期間の面積５０１とＬ期間の面積５０２に誤差が生じ、最終のアナログ値の精度を悪化させてしまう。
【００２８】
これを改善するために、ＰＷＭ波形信号を合成するための半導体装置の内部の抵抗Ｒ４０１ａ、４０１ｂを、比較器の最終出力バッファのＰｃｈトランジスタのＯＮ抵抗ｒ１、ＮｃｈトランジスタのＯＮ抵抗ｒ２よりも少なくとも１０倍以上の、十分大きなものとする。これにより、図５（ｂ）に示すようにＰＷＭ波形信号の立ち上がり時間と立ち下がり時間が等しくなり、Ｈ期間の面積５０３とＬ期間の面積５０４に誤差が生じるのを防ぐことができる。
【００２９】
このように本実施の形態３によれば、ＰＷＭ波形信号を合成するための半導体装置の内部の抵抗Ｒ４０１ａ、４０１ｂを、比較器の最終出力バッファのＰｃｈトランジスタのＯＮ抵抗ｒ１、ＮｃｈトランジスタのＯＮ抵抗ｒ２よりも大きくなるようにしたので、Ｐｃｈトランジスタ、ＮｃｈトランジスタそれぞれのＯＮ抵抗のばらつき誤差を抵抗Ｒ４０１ａ、４０１ｂとの相対値により吸収してＰＷＭ波形の立ち上がり時間と立ち下がり時間の誤差を小さくすることで精度の高いアナログ値を得ることができるという効果がある。
【００３０】
【発明の効果】
以上のように、本発明の請求項１による半導体装置によれば、デジタル信号をアナログ信号に変換するパルス幅変調方式のＤ／Ａコンバータを有する半導体装置において、複数のノコギリ波を発生するノコギリ波発生回路と、外部からの入力信号と、上記ノコギリ波を比較する複数の比較回路とを有し、複数の位相のずれたパルス幅変調波形を発生するパルス幅変調波形発生回路を備え、複数の上記パルス幅変調波形を複数の抵抗にそれぞれ接続し、多値のパルス幅変調波形を生成するようにしたので、周波数の速いクロックで回路を動作させることなく、高い分解能をもつアナログ信号を容易に得ることができるという効果がある。
【００３１】
本発明の請求項２による半導体装置によれば、請求項１記載の半導体装置において、上記パルス幅変調波形発生回路の出力に接続する抵抗を内蔵するようにしたので、抵抗間の相対ばらつきを防ぎ、アナログ値の分解能の精度を上げることができるという効果がある。
【００３２】
本発明の請求項３による半導体装置によれば、請求項２記載の半導体装置において、上記パルス幅変調波形発生回路の出力に接続する抵抗を、上記パルス幅変調波形発生回路の出力トランジスタのＯＮ抵抗よりも大きな抵抗値にするようにしたので、パルス幅変調波形の立ち上がり時間と立ち下がり時間の誤差を小さくすることにより、精度の高いアナログ値を得ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体装置を説明するための回路図である。
【図２】本発明の実施の形態１による半導体装置を説明するための波形図である。
【図３】本発明の実施の形態２による半導体装置を説明するための回路図である。
【図４】本発明の実施の形態３による半導体装置を説明するための回路図である。
【図５】本発明の実施の形態３による半導体装置を説明するための波形図である。
【図６】従来例を説明するための回路図である。
【図７】従来例を説明するための波形図である。
【符号の説明】
１０１、２０１ ノコギリ波発生回路
１０２、２０２、２０３ 比較器
１０３、２０５、４０２ 積分回路
２０４ａ、２０４ｂ、３０１ａ、３０１ｂ、４０１ａ、４０１ｂ 合成抵抗
１０４、２０６ ＰＷＭ波形発生回路
３００ 半導体装置
５０１、５０３ Ｈ期間の面積
５０２、５０４ Ｌ期間の面積
Ｓ１ 入力信号
Ｓ２、Ｓ３ ノコギリ波
Ｓ４、Ｓ５、Ｓ６ ＰＷＭ波形
Ｓ７ アナログ信号
Claims (3)
- デジタル信号をアナログ信号に変換するパルス幅変調方式のＤ／Ａコンバータを有する半導体装置において、
複数のノコギリ波を発生するノコギリ波発生回路と、外部からの入力信号と、上記ノコギリ波を比較する複数の比較回路とを有し、複数の位相のずれたパルス幅変調波形を発生するパルス幅変調波形発生回路を備え、
複数の上記パルス幅変調波形を複数の抵抗にそれぞれ接続し、多値のパルス幅変調波形を生成する、
ことを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
上記パルス幅変調波形発生回路の出力に接続する抵抗を内蔵した、
ことを特徴とする半導体装置。 - 請求項２記載の半導体装置において、
上記パルス幅変調波形発生回路の出力に接続する抵抗を、上記パルス幅変調波形発生回路の出力トランジスタのＯＮ抵抗よりも大きな抵抗値にする、
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003104245A JP4065804B2 (ja) | 2003-04-08 | 2003-04-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003104245A JP4065804B2 (ja) | 2003-04-08 | 2003-04-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004312442A JP2004312442A (ja) | 2004-11-04 |
| JP4065804B2 true JP4065804B2 (ja) | 2008-03-26 |
Family
ID=33467126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003104245A Expired - Fee Related JP4065804B2 (ja) | 2003-04-08 | 2003-04-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4065804B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5320975B2 (ja) | 2008-10-22 | 2013-10-23 | セイコーエプソン株式会社 | パルス幅変調回路、及び流体噴射装置 |
-
2003
- 2003-04-08 JP JP2003104245A patent/JP4065804B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004312442A (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3942091B2 (ja) | デジタルアナログ変換器 | |
| JP2002353814A (ja) | Ｄａ変換器及びｄａ変換方法 | |
| JP3232457B2 (ja) | デルタシグマ方式ｄ／ａ変換器 | |
| JP4065804B2 (ja) | 半導体装置 | |
| JPH09252252A (ja) | Ｄ／ａ変換器 | |
| JP3927478B2 (ja) | Ｄ／ａコンバータ | |
| JP5230528B2 (ja) | Ｄａ変換回路 | |
| US6642875B2 (en) | PWM converting circuit, D/A converter and PWM converting method with improved resolution | |
| US6816096B2 (en) | Response-based analog-to-digital conversion apparatus and method | |
| JP3407851B2 (ja) | Ｐｗｍ回路／加重回路併用式デルタシグマ型ｄ／ａ変換装置 | |
| JP5176545B2 (ja) | 信号測定装置 | |
| JPH06291658A (ja) | Ａ／ｄ変換器 | |
| JPH06224708A (ja) | パルス幅変調回路 | |
| JP3608639B2 (ja) | データ変換装置およびこれを用いた音響装置 | |
| US6927713B2 (en) | Response-based analog-to-digital conversion apparatus and method | |
| JP2940759B2 (ja) | Ｄ／ａ変換器 | |
| JPS6352808B2 (ja) | ||
| JP3114795B2 (ja) | 高速ａｄ変換装置 | |
| JP2001069008A (ja) | デジタルアナログ変換装置 | |
| JP2904239B2 (ja) | Ａ／ｄ変換回路 | |
| JP2002314424A (ja) | デジタル・アナログ変換回路 | |
| JP2943762B2 (ja) | Ｄｔｍｆ信号発生回路 | |
| JP2000068841A (ja) | Ｄ／ａ変換装置 | |
| JP2008219155A (ja) | Ｐｗｍ信号生成回路 | |
| JPS63197120A (ja) | Ｄ／ａコンバ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |