JP2001153897A - ピークホールド回路及びこれを用いた信号測定装置 - Google Patents

Abstract

(57)【要約】 【課題】 汎用的な８ビット程度のマイコンを用いて装
置全体の制御を行う信号測定装置において、前記マイコ
ンによる装置全体の安定的かつバランスを重視した動作
状態を前提に設計するとピークホールド回路の基準サン
プリング周期は５０μｓ程度になる。従来のピークホー
ルド回路を上記の条件で使用する場合、入力信号により
取りこぼし等の問題が生じる。 【解決手段】 複数のピークホールド手段を備え、前記
複数のピークホールド手段を順次駆動し、各ピークホー
ルド手段の出力信号のうち最も高い波高値を選択し、ピ
ークホールド回路出力とすることにより解決できる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】信号測定装置さらに詳しくは
信号測定装置の入力信号の波高値の測定ならびにそのＡ
Ｄ変換処理に関する。

【０００２】

【従来の技術】一般に交流信号波形ならびにパルス波形
の波高値の測定については、アナログ回路技術による図
４(ａ)及び(ｂ)に示す方法が知られている。図４(ａ)に
おいてダイオードがサンプリングスイッチの役目を行
い、保持コンデンサに蓄えられた電圧値よりも入力電圧
が小さくなると、ダイオードはＯＦＦ状態になりピーク
値を保存するものである。またリセットスイッチは保持
電圧を一時的に放電し初期化するためのものであり図４
(ｂ)に示すようにリセットスイッチ動作ＯＦＦ時に前記
保持コンデンサに蓄えられた電圧値がピークホールド回
路出力ｅ0として出力され、リセットスイッチ動作ＯＮ
時にピークホールド回路出力ｅ0が零になる。リセット
スイッチは便宜上機械スイッチとして記されているが、
例えば電子スイッチを使用して外部から所定周期のパル
ス信号を印加し前記電子スイッチのＯＮ−ＯＦＦ動作を
制御することにより、所望の期間に亘り自動的にピーク
ホールド回路出力を得ることができる。上記技術に関
し、昭和５５年９月３０日株式会社誠文堂新光社から刊
行された谷木茂著「オペアンプ実践技術」１３８頁から
１４２頁および一般の電子回路教科書に記されている。

【０００３】その他、高速信号処理に対応したデジタル
信号を取り扱うピークホールド回路の一例として特開平
８−１６００８１号公報にデジタル方式によるピーク値
ホールド回路が開示されている。

【０００４】

【発明が解決しようとする課題】現在汎用的な８ビット
程度の安価なマイコンを用いて装置全体の制御を行う従
来技術によるピークホールド回路を用いた信号測定装置
を想定すると、前記マイコンによる装置全体の安定的か
つバランスを重視した動作状態を前提に設計する場合、
ピークホールド回路出力を基準サンプリング周期５０μ
ｓ程度でサンプリングすることになる。

【０００５】図５に基準サンプリング周期を５０μｓに
設定した従来技術によるピークホールド回路の動作を示
す。同図において、上から(ａ)に入力信号（上向き矢印
にて簡略表示したパルス状の極短い立ち上がりないし立
ち下がり時間を有する信号）がランダムに発生する状況
を想定したもの、(ｂ)に(ａ)の入力信号の立ち上がりか
ら１００μｓの期間に亘りピークホールドする場合、
(ｃ)に(ａ)の入力信号の最後の立ち下がりから１００μ
ｓの期間に亘りピークホールドする場合のピークホール
ド回路の出力電圧を各々示している。また同図(ａ)〜
(ｃ)において各々縦軸に電圧、横軸に時間を示してい
る。さらに同図(ｂ)〜(ｃ)において各々ピークホールド
出力上に▽印にてピークホールド出力値をＡＤ変換する
サンプリングの時期を示している。

【０００６】ここで(ｂ)の場合、ピークホールド動作終
了近辺に新たなパルス入力があると取りこぼしになり、
入力信号に対し３回目および４回目のピークホールド時
にピークホールド回路が上部に×印を付けて示す入力信
号のピーク値をピークホールドできないことになる。

【０００７】また(ｃ)の場合、ピークホールド動作終了
近辺にパルスは存在し得ないが、ピークホールド動作中
に絶えず入力があるとピークホールド動作が終わらない
ので、入力信号が連続するとピークホールド回路出力が
連続してしまい、回路の漏れ電流によるピーク値の減衰
が無視できなくなる。

【０００８】本発明は上記従来技術の諸問題点を解決
し、安価な汎用マイコンに内蔵された低速ＡＤ変換器に
も適化し、比較的長いサンプリング周期においても入力
信号を正確にピークホールドできるピークホールド回路
ならびにこれを用いた信号測定装置を提供することを目
的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、入力信号を所定の周期に応じてサンプ
リングし該入力信号の最大波高値をホールドするピーク
ホールド回路において、複数のピークホールド手段を備
え、前記複数のピークホールド手段を順次駆動し、各ピ
ークホールド手段の出力信号のうち最も高い波高値を選
択し、ピークホールド回路出力とすることとした。

【００１０】また入力信号を検出する手段及びピークホ
ールド期間を規定する手段による時間遅れを補正するた
めに、前記各ピークホールド手段の入力信号を遅延する
手段を設けることとした。

【００１１】また上記ピークホールド回路を用いた信号
測定装置において、前記各ピークホールド手段が動作し
ている期間を示すピークホールド期間信号を作成し、該
ピークホールド期間にのみ前記ピークホールド回路出力
をＡＤ変換することとした。

【００１２】さらに信号測定装置において、所定のサン
プリング間隔毎にＡＤ変換したピークホールド回路出力
情報を順次２個毎に大小比較し大なる値を選択し、該選
択した大なるピークホールド回路出力情報をＡＤ変換の
タイミング情報とともに本装置のサンプリングデータと
することとした。

【００１３】

【発明の実施の形態】以下に本発明の一実施形態を図1
から図３を用いて説明する。先ず各図の概要とそれぞれ
の図について付した符号を説明する。

【００１４】図1は、本発明を適用したピークホールド
回路の一実施例のブロック図であり、２個のピークホー
ルド回路を備えた場合を示している。同図中１は第１の
ピークホールド回路、２は第２のピークホールド回路、
３は加算器、４は検出手段、５はフリップフロップ回
路、６は第１のパルス発生器、７は第２のパルス発生
器、８は演算器、９はピークホールド回路出力、１０は
ピークホールド期間信号出力、１１は入力信号である。

【００１５】図２は、本発明を適用したピークホールド
回路の一実施形態における各部の信号状態を示すタイム
チャートである。同図において図１と同様にａからｉの
符号を付け、図1に示す主要な要素の入力ないし出力波
形を各々示している。また同図において各々縦軸に電
圧、横軸に時間を示している。以下、回路動作を交えて
説明する。

【００１６】ａはピークホールド回路の入力信号波形で
あり、上向き矢印にて簡略表示したパルス状の極短い立
ち上がりないし立ち下がり時間を有する信号がランダム
に発生する状況を想定したものである。便宜上、１番目
から４番目までの入力信号に印を付けている。

【００１７】ｂは検出手段４の検出出力信号であり、１
１からの入力信号（ＡＣ成分のみ）が所定レベルを超え
ている時に出力する。

【００１８】ｃは前記検出出力信号を入力された後のフ
リップフロップ回路５の出力で、同図中１、３等奇数番
目の入力信号に応じて出力をＯＮし、同２、４等偶数番
目の入力信号に応じて出力をＯＦＦする。

【００１９】ｄはフリップフロップ回路５の出力信号の
立ち上がりエッジ（奇数番目の入力信号）で第１のパル
ス発生器６（モノステーブルマルチバイブレータ相当）
を動作させた時の反転出力である。ここで第１のパルス
発生器６は、所定のパルス信号を発生している期間にお
いて新たにフリップフロップ回路５の出力信号を受け付
けないようにしている。なお機能上は第１のピークホー
ルド回路のリセット制御信号であり、Ｌ期間が第１のピ
ークホールド回路のホールド期間になる。Ｈ期間で同回
路はリセットされる。

【００２０】ｅはフリップフロップ回路５の出力信号の
立ち下がりエッジ（偶数番目の入力信号）で第２のパル
ス発生器７（モノステーブルマルチバイブレータ相当）
を動作させた時の反転出力である。第２のパルス発生器
は同様に所定のパルス信号を発生している期間において
新たにフリップフロップ回路５の出力信号を受け付けな
いようにしている。なお機能上は第２のピークホールド
回路のリセット制御信号であり、Ｌ期間が第２のピーク
ホールド回路のホールド期間になる。Ｈ期間で同回路は
リセットされる。

【００２１】ｆは奇数番目の入力信号でスタートする第
１のピークホールド回路の出力信号である。ｄでリセッ
トされた後、１番目、３番目等奇数番目の入力信号のピ
ーク値をもれなくホールドし出力している。

【００２２】ｇは偶数番目の入力信号でスタートする第
１のピークホールド回路の出力信号である。ｅでリセッ
トされた後、2番目、４番目等偶数番目の入力信号のピ
ーク値をもれなくホールドし出力している。

【００２３】ｈは加算器８にて上記ｆとｇの各ピークホ
ールド回路出力信号を加算（ｆとｇのうち大きな方の値
をとる）した信号であり、入力信号のピーク値をもれな
くホールド出力している。ここではダイオードやトラン
ジスタで加算するとＶｆ分レベルが下がるため、予めオ
フセットを持たせる等何らかのレベル補正が必要であ
る。他に多入力１出力の信号切替機能を有するスイッチ
ＩＣ（回路）を用いて、各ピークホールド手段の出力信
号のうち最も高い波高値を選択するよう比較回路等で演
算し、前記比較回路出力により該信号切替回路等を制御
することにより、レベルの減衰なく所望のピークホール
ド回路出力とすることができる。上記構成により本願目
的を達成している。

【００２４】また図１において示していないが、入力信
号が検出手段４に入った後、各リセットパルスが出力さ
れ、改めて第１のピークホールド回路１ないし第２のピ
ークホールド回路２が動作開始するまでの時間遅れＴを
考慮し、前記各ピークホールド回路の前段に時間遅れＴ
を補正する遅延素子を挿入することができる。このとき
入力信号の立ち上がり時間等も考慮して十分に動作する
ようにすれば、更に確実に入力信号のピーク値をもれな
くホールドし出力することができる。特に図示しないが
信号の過渡応答を捕らえて動作する部位では誤動作防止
用のローパスフィルタ等ノイズ対策も重要である。また
図２のｈは次段でマイコン部のＡＤ変換手段に入力にさ
れる。同ｈにおいて各々ピークホールド出力上に▽印に
てピークホールド出力値をＡＤ変換するサンプリング時
期を示している。

【００２５】ｉはピークホ―ルド期間を示す信号であ
り、各ピークホールド回路が各々ピークホールド動作し
ている期間につきＬを出力する信号である。

【００２６】図３は、本発明を適用したピークホールド
回路の一実施形態における信号測定装置用マイコン部へ
のＡＤ変換に係る信号状態を示すタイムチャートであ
り、同図において図２と同様にａからｉの符号を付け、
図1に示す主要な要素の入力ないし出力波形を各々示し
ている。また同図において各々縦軸に電圧、横軸に時間
を示している。横軸＝時間軸を等間隔で分割するように
細い線で示しているのがサンプリング周期であり、汎用
マイコンを想定すると５０μｓ程度である。以下、回路
動作を交えて説明する。

【００２７】ａは、図２と同様にピークホールド回路の
入力信号波形であり、上向き矢印にて簡略表示してい
る。便宜上、１番目から４番目までの入力信号に印を付
けている。

【００２８】ｈは、図２と同様に本願ピークホールド回
路の出力信号波形であり、入力信号ａのピーク値をもれ
なく保持し出力している。入力波形のタイミングと波高
値を破線矢印にて重ねて表示している。

【００２９】ｉは、本願ピークホールド期間を示す信号
であり、各ピークホールド回路が各々ピークホールド動
作している期間につきＬを出力する信号である。入力波
形のタイミングを破線矢印にて重ねて表示している。本
図では網掛け部分のタイミングである。またｉはマイコ
ン部に入力される信号で、マイコン部はｉがＬの期間の
みピークホールド回路出力信号ｈをＡＤ変換する。

【００３０】ｊは、ＡＤ変換タイミングを示すタイムチ
ャートであり、サンプリング時期をピークホールド回路
出力（上記ｈ、あるいはｊ部において網掛け部で示す部
分）に逆三角形印を付記して示す。このうち白抜き逆三
角形印＝▽はデータとなるサンプリング時期であり、Ａ
Ｄ変換は２回のサンプリングを１組とし、大きい方をデ
ータとして採用する。但し２回目のサンプリングを行わ
ない場合は１回目のサンプリングデータを採用する。

【００３１】ｋは、ｊのうち上記演算処理により、２回
のサンプリング値から大きい方のデータを便宜上アナロ
グ値になぞらえてタイミングを示したものである。すな
わち入力信号１を検値した後の場合、ｉがＬレベルであ
る所定のピークホールド期間ｔ（但しｔは５０μｓ＜ｔ
＜１００μｓ）に亘り、２回のサンプリングを行う。こ
こでは他にピークホールド出力がないので、２回目のサ
ンプリング値が当該タイミング値とともにマイコンの処
理部へと転送される。

【００３２】入力信号２およびこれに隣接する入力信号
３のピークホールド出力をサンプリングする場合、ｉが
複数のピークホールド回路の出力を合成した期間Ｌレベ
ルであり、所定のサンプリング周期により同期間中に３
回のサンプリングを行う場合である。ここでは先ず入力
信号２に応じたピークホールド出力のサンプリングを行
い、続いて入力信号３に応じたピークホールド出力のサ
ンプリングを行い、上記演算処理により、２回のサンプ
リング値から大きい方のデータを選択し、前期２回目の
サンプリング値（入力信号３に応じたピークホールド出
力）が当該タイミング値とともに転送される。続いて３
回目のサンプリングでは、同様に前述の入力信号３に応
じたピークホールド出力値をサンプリングする。ここで
サンプリング期間が終わるため、３回目のサンプリング
値が当該タイミング値とともに転送される。以下同様に
大小比較演算処理された結果がｋに示される。

【００３３】以上により、およそｉにおいてＬレベルで
示す期間だけ位相をシフトした形で、入力信号に対しほ
ぼ忠実にピークホールド回路出力をサンプリングできた
ことになる。上記位相シフトについては別途演算処理を
行い、入力信号とリンクした実際の発生時間を参酌し補
正して表示ないし記録等処理することは可能である。

【００３４】また上記説明では便宜上２個のピークホー
ルド回路を備えた場合を示したが、本発明は上記構成に
限定されるものではなく、広く複数個のピークホールド
回路および上記関連回路を複数用いてサンプリング回路
全体を構成することができるものである。ピークホール
ド回路を増やすことにより同様の原理にて更に分解能を
上げ、入力信号のピーク値をより確実に保持する効果を
持つものである。

【００３５】

【発明の効果】以上のように本発明によれば、安価な汎
用マイコン制御に内蔵された低速ＡＤ変換器にも適化
し、比較的長いサンプリング周期においても入力信号を
正確にピークホールドできるピークホールド回路ならび
にこれを用いた信号測定装置を提供することができる。

【図面の簡単な説明】

【図１】本発明を適用したピークホールド回路の一実施
形態を示すブロック図である。

【図２】本発明を適用したピークホールド回路の一実施
形態における各部の信号状態を示すタイムチャート図で
ある。

【図３】本発明を適用したピークホールド回路の一実施
形態における各部の信号状態を示す他のタイムチャート
である。

【図４】従来技術によるピークホールド回路と動作原理
図である。

【図５】従来技術によるピークホールド回路による入出
力特性の一例である。

【符号の説明】

１…第１のピークホールド回路 ２…第２のピークホールド回路 ３…加算器 ４…検出手段 ５…フリップフロップ回路 ６…第１のパルス発生器 ７…第２のパルス発生器 ８…演算器 ９…ピークホールド回路出力 １０…ピークホールド期間信号出力 １１…入力信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】 入力信号を所定の周期に応じてサンプリ
   ングし該入力信号の最大波高値をホールドするピークホ
   ールド回路において、 複数のピークホールド手段を備え、前記複数のピークホ
   ールド手段を順次駆動し、各ピークホールド手段の出力
   信号のうち最も高い波高値を選択し、ピークホールド回
   路出力とすることを特徴とするピークホールド回路
2. 【請求項２】 請求項１において、 入力信号を検出する手段及びピークホールド期間を規定
   する手段による時間遅れを補正するために、前記各ピー
   クホールド手段の入力信号を一定時間遅延させる手段を
   設けることを特徴とするピークホールド回路
3. 【請求項３】 請求項１および請求項２のピークホール
   ド回路を用いた信号測定装置において、 前記各ピークホールド手段が動作している期間を示すピ
   ークホールド期間信号を作成し、該ピークホールド期間
   にのみ前記ピークホールド回路出力をＡＤ変換すること
   を特徴とする信号測定装置
4. 【請求項４】請求項３の信号測定装置において、 所定のサンプリング間隔毎にＡＤ変換したピークホール
   ド回路出力情報を順次２個毎に大小比較し大なる値を選
   択し、該選択した大なるピークホールド回路出力情報を
   ＡＤ変換のタイミング情報とともに本装置のサンプリン
   グデータとすることを特徴とする信号測定装置