JPS5863245A - 量子化雑音低減方法 - Google Patents
量子化雑音低減方法Info
- Publication number
- JPS5863245A JPS5863245A JP16250181A JP16250181A JPS5863245A JP S5863245 A JPS5863245 A JP S5863245A JP 16250181 A JP16250181 A JP 16250181A JP 16250181 A JP16250181 A JP 16250181A JP S5863245 A JPS5863245 A JP S5863245A
- Authority
- JP
- Japan
- Prior art keywords
- time
- sampling period
- information
- change
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアナログ／デジタル相互変換において発生する
量子化雑音を低減する量子化雑音低減方法に関する。
量子化雑音を低減する量子化雑音低減方法に関する。
アナログ／デジタル相互変換が行なわれるＰＯＭ。
記録再生技術等においては、変換の際に発生する量子化
雑音が問題となり、この量子化雑音は変換ビット数の増
加により低減できることは知られているが、現実には変
換ビット数は変換回路の構成部品の動作速度によって制
限されると共に、変換ビット数の増加は回路の製造コス
トの増大を招きこれには限度がある。
雑音が問題となり、この量子化雑音は変換ビット数の増
加により低減できることは知られているが、現実には変
換ビット数は変換回路の構成部品の動作速度によって制
限されると共に、変換ビット数の増加は回路の製造コス
トの増大を招きこれには限度がある。
このため、限られた変換ビット数で低レベル低周波数の
アナログ信号を変換する場合に発生する量子化雑音は第
１図に示すものとなる。第１図（ａ）って量子化したデ
ジタル信号をデジタル／アナローブ変換後その出力をサ
ンプルホールドして得られる階段波形ＳＢを示すが、こ
の場合階段波形ＳＢは各変化時点Ｐでの変化量がＩ Ｌ
ＳＢ相当分で、この各変化時点Ｐの前後はサンプリング
周期Ｔの整数倍の時間である所要の期間無変化状態が続
くため、量子化雑音は第１図（ｂ）に示すようにきわめ
て大きな成分となる。
アナログ信号を変換する場合に発生する量子化雑音は第
１図に示すものとなる。第１図（ａ）って量子化したデ
ジタル信号をデジタル／アナローブ変換後その出力をサ
ンプルホールドして得られる階段波形ＳＢを示すが、こ
の場合階段波形ＳＢは各変化時点Ｐでの変化量がＩ Ｌ
ＳＢ相当分で、この各変化時点Ｐの前後はサンプリング
周期Ｔの整数倍の時間である所要の期間無変化状態が続
くため、量子化雑音は第１図（ｂ）に示すようにきわめ
て大きな成分となる。
本発明は特にかかる低レベル低周波数のアナログ信号の
変換において発生する量子化雑音の低減に用いて効果的
な量子化雑音低減方法を提供するものであり、先ずこの
原理を前述の階段波形ＳＢを参照して゛説明すると、デ
ジタル信号のデジタル情報の各変化点に対応する階段波
形ＳＢにおける各変化時点Ｐの前後の継続する無変化時
間Ｔ、及びＴ２にもとづき階段波形ＳＢに補正を加える
もので、かかる補正は検出した無変化時間Ｔ、とＴ２を
比較し、変化時点前の無変化時間Ｔ１の方が短いときは
時点ｐ Ｔ＋を起点とし時点Ｐ＋１を終点とする補正
直２ 線で、また変化時点後の無変化時間用の方が短いときは
時点Ｐ Ｔ２を起点とし時点Ｐ＋ｈを終点と２ する補正直線でそれぞれこの区間が代表されるように行
なわれる。第２図（ａ）はＴ、＝２Ｔ（但し、Ｔはサン
プリング周期）、Ｔ２＝４Ｔの場合、また第２図（ｂ）
はＴ、＝ ５ Ｔ、 Ｔ２＝ ３ Ｔの場合を例にそれ
ぞれ補正後の波形を実線で示すものであるが、変化時点
での変化量が減少する場合も同様で補正直線がマイナス
傾斜になるだけである。
変換において発生する量子化雑音の低減に用いて効果的
な量子化雑音低減方法を提供するものであり、先ずこの
原理を前述の階段波形ＳＢを参照して゛説明すると、デ
ジタル信号のデジタル情報の各変化点に対応する階段波
形ＳＢにおける各変化時点Ｐの前後の継続する無変化時
間Ｔ、及びＴ２にもとづき階段波形ＳＢに補正を加える
もので、かかる補正は検出した無変化時間Ｔ、とＴ２を
比較し、変化時点前の無変化時間Ｔ１の方が短いときは
時点ｐ Ｔ＋を起点とし時点Ｐ＋１を終点とする補正
直２ 線で、また変化時点後の無変化時間用の方が短いときは
時点Ｐ Ｔ２を起点とし時点Ｐ＋ｈを終点と２ する補正直線でそれぞれこの区間が代表されるように行
なわれる。第２図（ａ）はＴ、＝２Ｔ（但し、Ｔはサン
プリング周期）、Ｔ２＝４Ｔの場合、また第２図（ｂ）
はＴ、＝ ５ Ｔ、 Ｔ２＝ ３ Ｔの場合を例にそれ
ぞれ補正後の波形を実線で示すものであるが、変化時点
での変化量が減少する場合も同様で補正直線がマイナス
傾斜になるだけである。
第３図は本発明方法を第１図に示すアナログ信号ＳＡの
変換に適用した場合であり、第３図（ａ）に示すごとく
階段波形ＳＢの点線部分が実線で示す補正直線になるよ
う補正され、その量子化雑音は第３図（ｂ）に示すごと
く大幅に低減される。
変換に適用した場合であり、第３図（ａ）に示すごとく
階段波形ＳＢの点線部分が実線で示す補正直線になるよ
う補正され、その量子化雑音は第３図（ｂ）に示すごと
く大幅に低減される。
第４図は本発明量子化雑音低減方法をデジタル／アナロ
グ変換回路に具体化した一実施例のブロック図を示し、
本実施例においては変化時点の前後の無変化時間Ｔ１、
Ｔ２がサンプリング周期Ｔの７倍以上の場合はそれぞれ
Ｔ＋＝ ７ Ｔ ＸＴ２ ＝ ７ Ｔと見做し処理する
ように構成されている。
グ変換回路に具体化した一実施例のブロック図を示し、
本実施例においては変化時点の前後の無変化時間Ｔ１、
Ｔ２がサンプリング周期Ｔの７倍以上の場合はそれぞれ
Ｔ＋＝ ７ Ｔ ＸＴ２ ＝ ７ Ｔと見做し処理する
ように構成されている。
パルス周期Ｔを有するクロックパルスｃＫに応答してサ
ンプリング周期Ｔ毎に入力端子ＩＮに印加される所要ビ
ット数おデジタル信号は、クロックパルスＣＫにて制御
される１ステツプのシフトレジスタ１１所要ステツプ数
のシフトレジスタ２及び周知のＤ／Ａ変換器３を介して
デジタル／アナログ変換により従来のごとく階段波形の
アナログ出力に変換される。なお、図中の太線はデジタ
ル信号のピット数に対応するデジタル信号線の束を示す
。一方、比較器４は入力端子ＩＮに印加されるデジタル
信号Ｄｎとシフトレジスタ１から出力される一サンプリ
ング周期前のデジタル信号り、、とのデジタル情報の大
小を比較し、その出力端子にＤｎ ＝ Ｄｎ−１の時は
出力Ｑａ、Ｑｂが共に“低”状態、Ｄｎ＞Ｄｎ、の時は
出力もが”低”状態で出力Ｑｂが”高”状態、またＤｎ
＜ Ｄｎ−＋の時は出力Ｑａが“高”状態で出力Ｑｂ
が“低′”状態の出力も、Ｑｂをそれぞれ出力すること
により変化時点Ｐの検出及びこの変化時点Ｐでの変化が
増加方向か減少方向力１の検出を行なう。この比較器４
からの出力Ｑａ、Ｑｂは変化時点Ｐ後の無変化時間Ｔ２
を検出する検出回路５に入力される。第５図は検出回路
５の一例を示し、比較器４からの出力Ｑａ、 Ｑｂはそ
れぞれカスケード接続されたＤ形フリップフロップ（以
下Ｄ−ＦＦという）６１〜６８及び６．〜６１６ か
ら成る８ステツプのシフトレジスタの各第１段目のＤ−
ＦＦ６１及び６．のＤ端子に入力され、各Ｄ ＦＦ ６
＋〜６，６のクロック端子ＣＰに印加される前述のクロ
ックパルスＯＫに同期シて順次シフトされて各第８段目
のＤ−ＦＦ６．及び６，６のＱ端子から出力される。エ
ンコーダ７は８ラインの入力を３ライン・の出力にエン
コードする 例えば（東日立製作所のオクタルプリｉフ
イ エンコーダＨＤ７４ Ｌ８１４８であり、８ライン
入カのうち最下位から高位への７ラインの入力端子■１
〜■７にノア回路９１〜９７を介して各Ｄ−ＦＦ６１〜
６７及び６゜〜６！、のＱ端子出力の対応する段のノア
出方が、第１段目のＤ −ＦＦ’ ６．と６．のノア出
力−が最下位の入力端子Ｉ、に対応するように印加され
る。エンコーダ７は同時に２以上の入力が与えられたと
き高位の入力端子の“低゛状態を優先してエンコードす
るので、ある変化時点にもとづき一方が”高パ状態をと
る出力も、Ｑｂが第８段目のＤ−ＦＦ６．及び６１６か
ら出力された時点におけるエンコーダ７の出力端子Ｑ、
〜ｑからの３ピツトの出方情報から次の変化時点がｎ（
正の整数）×Ｔ（サンプリング周期）後にあること即ち
ある変化時点後の無変化時間Ｔ２を検出することができ
る。ただし、前述のようにｎ ＞ ７のとはｎ＝７と見
做される。第８段目のＤ−ＦＦ ６Ｂ 、６１６からの
出力ＱきＱｂ及びエンコーダ７の出力は変化時点におけ
る変化方向の情報及び無変化時間Ｔ２の情報を与えるア
ドレス入力として読出し専用メモリ（以下ＲＯＭと云う
）９に入力される。まだ、Ｉ（０Ｍ９のアドレス入力と
してその３ビツトのカウント出力を出力するカウンタ回
路１０は変化時点前の継続する無変化時間Ｔ１を検出す
る検出回路を構成する。カウント入力として前述のクロ
ックパルスＯＫが入力されるカウンタ回路１０のカウン
ト動作はＲＯＭ９に入力される情報Ｑａ、Ｑｂにより、
Ｑａ ％ Ｑｂの一方が”高゛°状態のときリセット、
も、Ｑｂが共に°゛低パ状態のときカウントするよう制
御されるが、連続する７発のクロックパルス■のカウン
トをもってその後のカウントが禁止される。従って、Ｒ
ＯＭ ９にある変化時点にもとづき一方が高”状態をと
る情報Ｑａ、“Ｑ、ｂが入力されたとき、カラ／り回路
１０の出力を読みこめばこの変化時点前の無変化時間Ｔ
１の情報を前述の変化方向及び無変化時間Ｔ２の情報と
共に得ることができる。
ンプリング周期Ｔ毎に入力端子ＩＮに印加される所要ビ
ット数おデジタル信号は、クロックパルスＣＫにて制御
される１ステツプのシフトレジスタ１１所要ステツプ数
のシフトレジスタ２及び周知のＤ／Ａ変換器３を介して
デジタル／アナログ変換により従来のごとく階段波形の
アナログ出力に変換される。なお、図中の太線はデジタ
ル信号のピット数に対応するデジタル信号線の束を示す
。一方、比較器４は入力端子ＩＮに印加されるデジタル
信号Ｄｎとシフトレジスタ１から出力される一サンプリ
ング周期前のデジタル信号り、、とのデジタル情報の大
小を比較し、その出力端子にＤｎ ＝ Ｄｎ−１の時は
出力Ｑａ、Ｑｂが共に“低”状態、Ｄｎ＞Ｄｎ、の時は
出力もが”低”状態で出力Ｑｂが”高”状態、またＤｎ
＜ Ｄｎ−＋の時は出力Ｑａが“高”状態で出力Ｑｂ
が“低′”状態の出力も、Ｑｂをそれぞれ出力すること
により変化時点Ｐの検出及びこの変化時点Ｐでの変化が
増加方向か減少方向力１の検出を行なう。この比較器４
からの出力Ｑａ、Ｑｂは変化時点Ｐ後の無変化時間Ｔ２
を検出する検出回路５に入力される。第５図は検出回路
５の一例を示し、比較器４からの出力Ｑａ、 Ｑｂはそ
れぞれカスケード接続されたＤ形フリップフロップ（以
下Ｄ−ＦＦという）６１〜６８及び６．〜６１６ か
ら成る８ステツプのシフトレジスタの各第１段目のＤ−
ＦＦ６１及び６．のＤ端子に入力され、各Ｄ ＦＦ ６
＋〜６，６のクロック端子ＣＰに印加される前述のクロ
ックパルスＯＫに同期シて順次シフトされて各第８段目
のＤ−ＦＦ６．及び６，６のＱ端子から出力される。エ
ンコーダ７は８ラインの入力を３ライン・の出力にエン
コードする 例えば（東日立製作所のオクタルプリｉフ
イ エンコーダＨＤ７４ Ｌ８１４８であり、８ライン
入カのうち最下位から高位への７ラインの入力端子■１
〜■７にノア回路９１〜９７を介して各Ｄ−ＦＦ６１〜
６７及び６゜〜６！、のＱ端子出力の対応する段のノア
出方が、第１段目のＤ −ＦＦ’ ６．と６．のノア出
力−が最下位の入力端子Ｉ、に対応するように印加され
る。エンコーダ７は同時に２以上の入力が与えられたと
き高位の入力端子の“低゛状態を優先してエンコードす
るので、ある変化時点にもとづき一方が”高パ状態をと
る出力も、Ｑｂが第８段目のＤ−ＦＦ６．及び６１６か
ら出力された時点におけるエンコーダ７の出力端子Ｑ、
〜ｑからの３ピツトの出方情報から次の変化時点がｎ（
正の整数）×Ｔ（サンプリング周期）後にあること即ち
ある変化時点後の無変化時間Ｔ２を検出することができ
る。ただし、前述のようにｎ ＞ ７のとはｎ＝７と見
做される。第８段目のＤ−ＦＦ ６Ｂ 、６１６からの
出力ＱきＱｂ及びエンコーダ７の出力は変化時点におけ
る変化方向の情報及び無変化時間Ｔ２の情報を与えるア
ドレス入力として読出し専用メモリ（以下ＲＯＭと云う
）９に入力される。まだ、Ｉ（０Ｍ９のアドレス入力と
してその３ビツトのカウント出力を出力するカウンタ回
路１０は変化時点前の継続する無変化時間Ｔ１を検出す
る検出回路を構成する。カウント入力として前述のクロ
ックパルスＯＫが入力されるカウンタ回路１０のカウン
ト動作はＲＯＭ９に入力される情報Ｑａ、Ｑｂにより、
Ｑａ ％ Ｑｂの一方が”高゛°状態のときリセット、
も、Ｑｂが共に°゛低パ状態のときカウントするよう制
御されるが、連続する７発のクロックパルス■のカウン
トをもってその後のカウントが禁止される。従って、Ｒ
ＯＭ ９にある変化時点にもとづき一方が高”状態をと
る情報Ｑａ、“Ｑ、ｂが入力されたとき、カラ／り回路
１０の出力を読みこめばこの変化時点前の無変化時間Ｔ
１の情報を前述の変化方向及び無変化時間Ｔ２の情報と
共に得ることができる。
かかる補正に必要な情報をとりこんだＲ，０Ｍ９は変化
方向の情報にもとづき出力端子αから補正直線の傾き方
向の指示出力を、また無変化時間Ｔ１、Ｔ２の情報にも
とづき出力端子Ｑ５〜αから補正直線の傾斜割合の指示
出力をランチ回路１１を介し読出し専用メモリ（ＲＯＭ
）１２のアドレス入力として出力すると共に、カウント
入力としてサンプリング周期Ｔの半分のパルス周期−を
もつクロックパルス２ＣＫが入力されているカウンタ回
路１３をセントしてＲ，０Ｍ１２にタイミング情報を与
える。ＲＯＭ亡はアドレス入力にもとづき補正電圧発生
回路１４を制御する。第６図は補正電圧発生回路１４の
一例を示し、該回路は例えば抵抗値１００Ωの抵抗比〜
鳥、抵抗値１にΩの抵抗Ｒ９〜Ｒ１６及びアナログスイ
ッチ８１〜８８等から構成され、アナログスイッチ８１
〜Ｓ８の単独或いは組合せの閉成により電圧値が−ｍＶ
。、０、十ｍＶｏで表１わされる補正電圧を出力するこ
とができる。なお、ｖｏは単位電圧値、壕だｍは１．２
、・・・７の正の整数である。このアナログスイッチＳ
、〜Ｓ８の閉成は傾斜割合の指示入力に応答して予め設
定されたパターンに従って行なわれ、その各スイッチの
閉成時間はクロックパルス２０にのパルス周期−となる
。第７図（ａ）、（ｂ）は第２ ［（ａｌ、（ｂ）の各
ケースにおいて出力される補正電圧のパターンを示す。
方向の情報にもとづき出力端子αから補正直線の傾き方
向の指示出力を、また無変化時間Ｔ１、Ｔ２の情報にも
とづき出力端子Ｑ５〜αから補正直線の傾斜割合の指示
出力をランチ回路１１を介し読出し専用メモリ（ＲＯＭ
）１２のアドレス入力として出力すると共に、カウント
入力としてサンプリング周期Ｔの半分のパルス周期−を
もつクロックパルス２ＣＫが入力されているカウンタ回
路１３をセントしてＲ，０Ｍ１２にタイミング情報を与
える。ＲＯＭ亡はアドレス入力にもとづき補正電圧発生
回路１４を制御する。第６図は補正電圧発生回路１４の
一例を示し、該回路は例えば抵抗値１００Ωの抵抗比〜
鳥、抵抗値１にΩの抵抗Ｒ９〜Ｒ１６及びアナログスイ
ッチ８１〜８８等から構成され、アナログスイッチ８１
〜Ｓ８の単独或いは組合せの閉成により電圧値が−ｍＶ
。、０、十ｍＶｏで表１わされる補正電圧を出力するこ
とができる。なお、ｖｏは単位電圧値、壕だｍは１．２
、・・・７の正の整数である。このアナログスイッチＳ
、〜Ｓ８の閉成は傾斜割合の指示入力に応答して予め設
定されたパターンに従って行なわれ、その各スイッチの
閉成時間はクロックパルス２０にのパルス周期−となる
。第７図（ａ）、（ｂ）は第２ ［（ａｌ、（ｂ）の各
ケースにおいて出力される補正電圧のパターンを示す。
かかる補正電圧はミキサー回路１５によりＤ／Ａ変換器
３からの階段波形と合成されるが、両者の合成のタイミ
ングはシフトレジスタ２による所要ステップの遅延動作
をもって達成され、出力端子ＯＵＴから補正されたアナ
ログ電圧波形を得ることができる。
３からの階段波形と合成されるが、両者の合成のタイミ
ングはシフトレジスタ２による所要ステップの遅延動作
をもって達成され、出力端子ＯＵＴから補正されたアナ
ログ電圧波形を得ることができる。
以上の本発明によれば、アナログ／デジタル相する量子
化雑音低減方法を提供することができる。
化雑音低減方法を提供することができる。
第１図、第３図は量子化雑音の説明に供する図、第２図
は本発明方法の説明に供する図、第４図は本発明方法を
具体化した回路の一実施例のプロンク図、第５図は変化
時点後の無変化時間を検出する検出回路の一例の回路図
、第６図は補正電圧発生回路の一例の回路図及び第７図
は補正電圧のパターン例を示す図をそれぞれ示すっ ＳＡ ・・アナログ信号、ＳＢ ・・・階段波形、Ｐ
・・・変化時点、Ｔ サンプリング周期、Ｔ、・・変化
時点前の無変化時間、 Ｔ２・・・変化時点後の無変化時間。 第３図 １ 匠 １９２
は本発明方法の説明に供する図、第４図は本発明方法を
具体化した回路の一実施例のプロンク図、第５図は変化
時点後の無変化時間を検出する検出回路の一例の回路図
、第６図は補正電圧発生回路の一例の回路図及び第７図
は補正電圧のパターン例を示す図をそれぞれ示すっ ＳＡ ・・アナログ信号、ＳＢ ・・・階段波形、Ｐ
・・・変化時点、Ｔ サンプリング周期、Ｔ、・・変化
時点前の無変化時間、 Ｔ２・・・変化時点後の無変化時間。 第３図 １ 匠 １９２
Claims (1)
- 【特許請求の範囲】 アナログ信号を所定のサンプリング周期でもって量子化
し形成したデジタル信号を該サンプリング周期に応答し
てアナログ電圧に変換し元のアナログ信号に復調するデ
ジタル／アナログ変換において、 前記デジタル信号のデジタル情報が前記サンプリング周
期の整数倍の時間である第１の時間の間変化せず継続後
、変化時点で異なるデジタル情報に変化し、その後該異
なるデジタル情報が前記サンプリング周期の整数倍の時
間である第２の時間の間変化せず継続する場合、前記第
１及び第２の時間のうち短い方の時間にもとづき、前記
変化時点を中心とする該短い方の時間の間における前記
アナログ電圧を補正することを特徴とする量子化雑音低
減方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16250181A JPS5863245A (ja) | 1981-10-12 | 1981-10-12 | 量子化雑音低減方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16250181A JPS5863245A (ja) | 1981-10-12 | 1981-10-12 | 量子化雑音低減方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5863245A true JPS5863245A (ja) | 1983-04-15 |
| JPS6259498B2 JPS6259498B2 (ja) | 1987-12-11 |
Family
ID=15755815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16250181A Granted JPS5863245A (ja) | 1981-10-12 | 1981-10-12 | 量子化雑音低減方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5863245A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017534062A (ja) * | 2014-11-14 | 2017-11-16 | マイクロ モーション インコーポレイテッド | 誤り率を減じるための方法及び装置 |
-
1981
- 1981-10-12 JP JP16250181A patent/JPS5863245A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017534062A (ja) * | 2014-11-14 | 2017-11-16 | マイクロ モーション インコーポレイテッド | 誤り率を減じるための方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6259498B2 (ja) | 1987-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930011007B1 (ko) | 음정변환장치 | |
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| US4456904A (en) | Analog-to-digital converter circuit | |
| US5812831A (en) | Method and apparatus for pulse width modulation | |
| KR100373466B1 (ko) | D/a변환기 | |
| EP0586228B1 (en) | Circuit for calculating DC value in digital recording and reproducing system | |
| US4808998A (en) | Distortion reduction circuit for a D/A converter | |
| JPS5863245A (ja) | 量子化雑音低減方法 | |
| JP2005176448A (ja) | Ｐｗｍ信号生成回路 | |
| EP0310041A2 (en) | 8-bit to 9-bit code conversion system and 8/9 converter | |
| JP3161481B2 (ja) | インターリーブ方式のａ／ｄコンバータのオフセット補償回路 | |
| JPH0765503A (ja) | 情報再生装置におけるアナログ／ディジタル変換回路 | |
| US6642875B2 (en) | PWM converting circuit, D/A converter and PWM converting method with improved resolution | |
| US4760319A (en) | Circuit for removing unwanted slope transitions from an incoming signal | |
| JPS6242620A (ja) | Ｐｗｍ型ｄ−ａ変換回路 | |
| JPH0446016B2 (ja) | ||
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 | |
| JP3544596B2 (ja) | シンクロ／デジタル変換器におけるビット飛び検出方法 | |
| JPH04170224A (ja) | Ａ／ｄ変換器 | |
| JP2857396B2 (ja) | 同期信号発生回路 | |
| JPS62141822A (ja) | デルタ変調／復調装置におけるデ−タ制御回路 | |
| JPH06125274A (ja) | Ａ／ｄコンバータの冗長性機能試験回路およびその方法 | |
| JPH07111455A (ja) | テスト機能付並列型ａ／ｄ変換装置 | |
| JPS6382130A (ja) | デジタルオ−デイオ再生方式 | |
| JPS6014534B2 (ja) | オフセット補償方法及び回路 |