JPH0140525B2 - - Google Patents
Info
- Publication number
- JPH0140525B2 JPH0140525B2 JP54132210A JP13221079A JPH0140525B2 JP H0140525 B2 JPH0140525 B2 JP H0140525B2 JP 54132210 A JP54132210 A JP 54132210A JP 13221079 A JP13221079 A JP 13221079A JP H0140525 B2 JPH0140525 B2 JP H0140525B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- converter
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006870 function Effects 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000009661 fatigue test Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000376 effect on fatigue Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06J—HYBRID COMPUTING ARRANGEMENTS
- G06J1/00—Hybrid computing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Automation & Control Theory (AREA)
- Evolutionary Computation (AREA)
- Fuzzy Systems (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Analogue/Digital Conversion (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は各種のアナログ信号波形の任意周期、
任意振幅、任意レベルのものを連続的に発生する
装置に関し、例えば材料の疲労試験用の荷重発生
装置等に適するものである。
任意振幅、任意レベルのものを連続的に発生する
装置に関し、例えば材料の疲労試験用の荷重発生
装置等に適するものである。
従来のコンピユータによる任意波形発生装置
は、デジタル演算装置によりデジタルデータを用
いて算出された刻々のデジタル波形データをＤ−
Ａ変換器によりアナログ信号波形に変換して出力
するものであつたから、材料の疲労試験のように
長時間連続使用する場合には、演算装置に連続的
負坦をかけることになり、この演算装置を波形デ
ータ演算以外の他の演算に供せられないという問
題があつた。
は、デジタル演算装置によりデジタルデータを用
いて算出された刻々のデジタル波形データをＤ−
Ａ変換器によりアナログ信号波形に変換して出力
するものであつたから、材料の疲労試験のように
長時間連続使用する場合には、演算装置に連続的
負坦をかけることになり、この演算装置を波形デ
ータ演算以外の他の演算に供せられないという問
題があつた。
本発明は上記の問題を解決するためになされた
もので、アナログ波形発生中にはコンピユータ等
によるデジタル演算が全く不要な波形発生装置の
提供を目的とし、その特徴とするところは、コン
ピユータ等によるデジタル演算により算出された
デジタル波形データをいつたんメモリ内に格納し
ておくことにより、後はそのメモリから波形発生
回路へ直接的に設定時間ごとに逐次波形データを
読み出し、そのデータをＤ−Ａ変換器によりアナ
ログ信号に変換する際に、デジタル演算を施すこ
となく、別途設定されている周波数、振幅および
レベルを与えて波形出力を得るよう構成したこと
にある。
もので、アナログ波形発生中にはコンピユータ等
によるデジタル演算が全く不要な波形発生装置の
提供を目的とし、その特徴とするところは、コン
ピユータ等によるデジタル演算により算出された
デジタル波形データをいつたんメモリ内に格納し
ておくことにより、後はそのメモリから波形発生
回路へ直接的に設定時間ごとに逐次波形データを
読み出し、そのデータをＤ−Ａ変換器によりアナ
ログ信号に変換する際に、デジタル演算を施すこ
となく、別途設定されている周波数、振幅および
レベルを与えて波形出力を得るよう構成したこと
にある。
以下、本発明の実施例を図面に基づいて説明す
る。
る。
第１図に本発明実施例の全体構成を示し、第２
図に第１図の波形発生回路の構成を示す。
図に第１図の波形発生回路の構成を示す。
上位コンピユータ１は波形データを演算により
作成し、このデータは送受信回路２を介し、マイ
クロコンピユータ３の制御のもとにメモリ４に記
億される。マイクロコンピユータ３は、波形発生
回路５へ、各種設定値、すなわち、スタートアド
レス、エンドアドレス、スタートからエンドまで
の繰り返し数、ゲイン値、レベル値およびタイマ
ー設定値を与えたのち波形発生の起動をかけ、そ
の後はタイマー設定時間ごとにメモリ４の必要な
データがバスライン６を介してDMA制御により
波形発生回路５に直接転送され、上記各種設定値
に基づく信号処理が行われる。
作成し、このデータは送受信回路２を介し、マイ
クロコンピユータ３の制御のもとにメモリ４に記
億される。マイクロコンピユータ３は、波形発生
回路５へ、各種設定値、すなわち、スタートアド
レス、エンドアドレス、スタートからエンドまで
の繰り返し数、ゲイン値、レベル値およびタイマ
ー設定値を与えたのち波形発生の起動をかけ、そ
の後はタイマー設定時間ごとにメモリ４の必要な
データがバスライン６を介してDMA制御により
波形発生回路５に直接転送され、上記各種設定値
に基づく信号処理が行われる。
更に詳述すると、波形発生回路５は、メモリ４
のデータを一時記億するものとしてスタートアド
レスレジスタ１１、エンドアドレスレジスタ１
２、繰り返し数ダウンカウンタ１３、タイマーレ
ジスタ１４、データバツフア１５、ゲインレジス
タ１６及びレベルレジスタ１７を備え、また、信
号処理のためアドレスレジスタ１８、比較回路１
９、アツプ又はダウンのモード制御回路２０、ゲ
ート２１、エンドフラグ２２、タイマーダウンカ
ウンタ２３、DMA（直接メモリ・アクセス機構）
制御回路２４、データ用デジタル・アナログ変換
器２５、ゲイン用乗算機能付デジタル・アナログ
変換器２６、レベル用デジタル・アナログ変換器
２７、アナログ加算器２８、増幅器２９から構成
されている。
のデータを一時記億するものとしてスタートアド
レスレジスタ１１、エンドアドレスレジスタ１
２、繰り返し数ダウンカウンタ１３、タイマーレ
ジスタ１４、データバツフア１５、ゲインレジス
タ１６及びレベルレジスタ１７を備え、また、信
号処理のためアドレスレジスタ１８、比較回路１
９、アツプ又はダウンのモード制御回路２０、ゲ
ート２１、エンドフラグ２２、タイマーダウンカ
ウンタ２３、DMA（直接メモリ・アクセス機構）
制御回路２４、データ用デジタル・アナログ変換
器２５、ゲイン用乗算機能付デジタル・アナログ
変換器２６、レベル用デジタル・アナログ変換器
２７、アナログ加算器２８、増幅器２９から構成
されている。
次に作用を説明する。いま例えば、第３図に示
すように正弦波を繰り返し出力する場合について
説明すると、増大区間と減少区間とがコンピユー
タの制御により交互に繰り返されることになる。
増大区間においては、スタートアドレスレジスタ
１１に“０”、エンドアドレスレジスタ１２に
“4095”が格納され、モード制御回路２０はアツ
プモードに機能する。次の減少区間においては、
スタートアドレスレジスタ１１に“4095”、エン
ドアドレスレジスタ１２に“０”が格納され、モ
ード制御回路２０はダウンモードに機能する。
すように正弦波を繰り返し出力する場合について
説明すると、増大区間と減少区間とがコンピユー
タの制御により交互に繰り返されることになる。
増大区間においては、スタートアドレスレジスタ
１１に“０”、エンドアドレスレジスタ１２に
“4095”が格納され、モード制御回路２０はアツ
プモードに機能する。次の減少区間においては、
スタートアドレスレジスタ１１に“4095”、エン
ドアドレスレジスタ１２に“０”が格納され、モ
ード制御回路２０はダウンモードに機能する。
波形発生回路５がマイクロコンピユータ３から
起動信号を受けると、スタートアドレスレジスタ
１１の内容をアドレスカウンタ１８へ転送し、タ
イマーレジスタ１４の内容をタイマーダウンカウ
ンタ２３へ転送する。タイマーダウンカウンタ２
３は一定周期のクロツク信号を減算計数し、その
内容が０になるとDMA制御回路２４に指令を与
える。タイマーダウンカウンタ２３がタイマー設
定値を０まで減算計数する時間をｔとする。
DMA制御回路２４は、メモリ４からアドレスカ
ウンタ１８が示しているアドレスの内容をデータ
バツフア１５に読み出す。このようにして、１回
のDMA動作が終了すると、アドレスカウンタ１
８はモード制御信号により、増大区間の場合＋
１、減少区間の場合−１に計数され、次のアドレ
ス値をバスに出力し、一方、タイマーダウンカウ
ンタ２３にはタイマーレジスタ１４の内容が再設
定され、再び時間ｔ経過後にDMA制御回路２４
に指令を与える。このような作用の繰り返しによ
り、時間ｔごとにメモリ４の１アドレスのデータ
がDMA制御により直接データバツフア１５に転
送され、次に述べるように処理されて波形出力さ
れる。
起動信号を受けると、スタートアドレスレジスタ
１１の内容をアドレスカウンタ１８へ転送し、タ
イマーレジスタ１４の内容をタイマーダウンカウ
ンタ２３へ転送する。タイマーダウンカウンタ２
３は一定周期のクロツク信号を減算計数し、その
内容が０になるとDMA制御回路２４に指令を与
える。タイマーダウンカウンタ２３がタイマー設
定値を０まで減算計数する時間をｔとする。
DMA制御回路２４は、メモリ４からアドレスカ
ウンタ１８が示しているアドレスの内容をデータ
バツフア１５に読み出す。このようにして、１回
のDMA動作が終了すると、アドレスカウンタ１
８はモード制御信号により、増大区間の場合＋
１、減少区間の場合−１に計数され、次のアドレ
ス値をバスに出力し、一方、タイマーダウンカウ
ンタ２３にはタイマーレジスタ１４の内容が再設
定され、再び時間ｔ経過後にDMA制御回路２４
に指令を与える。このような作用の繰り返しによ
り、時間ｔごとにメモリ４の１アドレスのデータ
がDMA制御により直接データバツフア１５に転
送され、次に述べるように処理されて波形出力さ
れる。
マイクロコンピユータによるゲイン値、及びレ
ベル値はそれぞれゲインレジスタ１６及びレベル
レジスタ１７に転送記億されている。前述したよ
うにタイマーレジスタ１４内に転送記億されてい
るタイマー設定値に基づく時間ｔごとに、メモリ
４からデータバツフア１５に読み出された電圧値
Ｖを示すデータは、デジタル・アナログ変換器２
５によりアナログ変換され、乗算機能付デジタ
ル・アナログ変換器２６に入力され、ゲインレジ
スタ１６の出力値と乗算されて波形の振幅を表す
信号となり、その振幅を表すアナログ信号がアナ
ログ加算器２８へ入力される。一方、レベルレジ
スタ１７の出力値もアナログ変換されてレベルを
表すアナログ信号となり、アナログ加算器２８に
入力される。従つて、アナログ加算器出力は任意
振幅波形に任意レベルが重畳したものとなり、増
幅器２９を通じて出力される。
ベル値はそれぞれゲインレジスタ１６及びレベル
レジスタ１７に転送記億されている。前述したよ
うにタイマーレジスタ１４内に転送記億されてい
るタイマー設定値に基づく時間ｔごとに、メモリ
４からデータバツフア１５に読み出された電圧値
Ｖを示すデータは、デジタル・アナログ変換器２
５によりアナログ変換され、乗算機能付デジタ
ル・アナログ変換器２６に入力され、ゲインレジ
スタ１６の出力値と乗算されて波形の振幅を表す
信号となり、その振幅を表すアナログ信号がアナ
ログ加算器２８へ入力される。一方、レベルレジ
スタ１７の出力値もアナログ変換されてレベルを
表すアナログ信号となり、アナログ加算器２８に
入力される。従つて、アナログ加算器出力は任意
振幅波形に任意レベルが重畳したものとなり、増
幅器２９を通じて出力される。
やがて、アドレスカウンタ１８の内容が
“4095”に達すると、比較回路１９がエンドアド
レスレジスタ１２との一致を検出し、モード制御
回路２０がアツプ機能からダウン機能に切換えら
れ、同時に繰り返し数ダウンカウンタ１３が−１
される。次の区間ではアドレスカウンタ１８の内
容が“4095”から逐次減算され、スタートアドレ
スレジスタ１１の内容“０”が比較回路１９に入
力され、カウンタ１８の内容が“０”になる迄の
間、減少区間が実行される。このようにして、増
大区間と減少区間が連続的に交互切換え制御さ
れ、第４図に正弦波で例示するように、任意振
幅、任意レベル、任意波形、任意周期のアナログ
波形が連続して出力される。繰り返し数ダウンカ
ウンタ１３の内容が０になるとエンドフラグ２２
が反転し、出力が停止する。
“4095”に達すると、比較回路１９がエンドアド
レスレジスタ１２との一致を検出し、モード制御
回路２０がアツプ機能からダウン機能に切換えら
れ、同時に繰り返し数ダウンカウンタ１３が−１
される。次の区間ではアドレスカウンタ１８の内
容が“4095”から逐次減算され、スタートアドレ
スレジスタ１１の内容“０”が比較回路１９に入
力され、カウンタ１８の内容が“０”になる迄の
間、減少区間が実行される。このようにして、増
大区間と減少区間が連続的に交互切換え制御さ
れ、第４図に正弦波で例示するように、任意振
幅、任意レベル、任意波形、任意周期のアナログ
波形が連続して出力される。繰り返し数ダウンカ
ウンタ１３の内容が０になるとエンドフラグ２２
が反転し、出力が停止する。
本発明は上記実施例に限定されるものではな
く、例えば、上位コンピユータを省略し、マイク
ロコンピユータ３のみで波形データを算出させ、
これをメモリ４に記億して実施することができ
る。また、いくつかの種類の波形データをリード
オンリーメモリにあらかじめ書き込んでおき、こ
れを上記メモリ４に代るものとして実施すること
もできる。また、上記実施例のように半周期のデ
ータのみメモリに記億させる方式に限らず、一周
期のデータをメモリに記億させて実施することも
できる。
く、例えば、上位コンピユータを省略し、マイク
ロコンピユータ３のみで波形データを算出させ、
これをメモリ４に記億して実施することができ
る。また、いくつかの種類の波形データをリード
オンリーメモリにあらかじめ書き込んでおき、こ
れを上記メモリ４に代るものとして実施すること
もできる。また、上記実施例のように半周期のデ
ータのみメモリに記億させる方式に限らず、一周
期のデータをメモリに記億させて実施することも
できる。
以上説明したように、本発明によれば、一度算
出した波形データをメモリに格納しておくことに
より、それ以後はクロツクパルス信号の計数によ
り、タイマーレジスタの内容に基づいた周期で
DMA制御によつてメモリ内容を１アドレスごと
にデータバツフアに転送してアナログ化するとと
もに、その信号に、ゲインレジスタおよびレベル
レジスタの内容の各アナログ化信号を、それぞれ
乗算および加算した後の信号を波形信号として出
力するので、波形信号の発生中においてはデジタ
ル演算を一切行う必要がなく、コンピユータの負
坦が著しく軽減する。このことは、特に、長時間
にわたり周期関数を出力する場合に、コンピユー
タを他の演算に供することができて極めて有利で
あるとともに、タイマーレジスタ、ゲインレジス
タもしくはレベルレジスタの内容を更新すべくマ
イクロコンピユータ等から周期、ゲイン値もしく
はレベル値のデータを転送することにより、以降
はそのデータに基づく周波数、振幅もしくはレベ
ルの波形が出力されることになり、材料の疲労試
験、なかでも変動応力あるいは実働応力による疲
労試験や、適宜に平均応力を変更しつつ行う疲労
試験に対して、その効果は大きい。
出した波形データをメモリに格納しておくことに
より、それ以後はクロツクパルス信号の計数によ
り、タイマーレジスタの内容に基づいた周期で
DMA制御によつてメモリ内容を１アドレスごと
にデータバツフアに転送してアナログ化するとと
もに、その信号に、ゲインレジスタおよびレベル
レジスタの内容の各アナログ化信号を、それぞれ
乗算および加算した後の信号を波形信号として出
力するので、波形信号の発生中においてはデジタ
ル演算を一切行う必要がなく、コンピユータの負
坦が著しく軽減する。このことは、特に、長時間
にわたり周期関数を出力する場合に、コンピユー
タを他の演算に供することができて極めて有利で
あるとともに、タイマーレジスタ、ゲインレジス
タもしくはレベルレジスタの内容を更新すべくマ
イクロコンピユータ等から周期、ゲイン値もしく
はレベル値のデータを転送することにより、以降
はそのデータに基づく周波数、振幅もしくはレベ
ルの波形が出力されることになり、材料の疲労試
験、なかでも変動応力あるいは実働応力による疲
労試験や、適宜に平均応力を変更しつつ行う疲労
試験に対して、その効果は大きい。
第１図は本発明実施例の全体構成図、第２図は
第１図の波形発生回路の具体的構成を示す回路ブ
ロツク図である。第３図及び第４図は上記実施例
の作用説明図である。 ４……メモリ、５……波形発生回路、１４……
タイマーレジスタ、１５……データバツフア、１
６……ゲインレジスタ、１７……レベルレジス
タ、２３……タイマーダウンカウンタ、２４……
DMA制御回路、２５，２７……Ｄ−Ａ変換器、
２６……乗算器付Ｄ−Ａ変換器、２８……アナロ
グ加算部。
第１図の波形発生回路の具体的構成を示す回路ブ
ロツク図である。第３図及び第４図は上記実施例
の作用説明図である。 ４……メモリ、５……波形発生回路、１４……
タイマーレジスタ、１５……データバツフア、１
６……ゲインレジスタ、１７……レベルレジス
タ、２３……タイマーダウンカウンタ、２４……
DMA制御回路、２５，２７……Ｄ−Ａ変換器、
２６……乗算器付Ｄ−Ａ変換器、２８……アナロ
グ加算部。
Claims (1)
- １ あらかじめ算出された信号波形のデジタルデ
ータを記億するメモリと、設定された時間に係る
データを格納するためのタイマーレジスタと、ク
ロツクパルス信号を計数してその計数値が上記タ
イマーレジスタの内容と一致したときに出力を発
生するデータ読み出し指令発生用カウンタと、上
記メモリ内に記億されているデータを上記データ
読み出し指令発生用カウンタからの出力に同期し
てデータバツフア内に順次読み出すDMA制御回
路と、上記データバツフア内のデータをアナログ
化して出力する第１のＤ−Ａ変換器と、設定され
たゲイン値に係るデジタルデータを格納するため
のゲインレジスタと、そのゲインレジスタの内容
をアナログ化する第２のＤ−Ａ変換器と、設定さ
れたレベル値に係るデジタルデータを格納するた
めのレベルレジスタと、そのレベルレジスタの内
容をアナログ化する第３のＤ−Ａ変換器と、上記
第１のＤ−Ａ変換器の出力と上記第２のＤ−Ａ変
換器の出力とを乗算して出力するアナログ乗算手
段と、その乗算手段の出力と上記第３のＤ−Ａ変
換器の出力とを加算して出力するアナログ加算手
段を有し、上記メモリに記億されたデータに基づ
く任意波形を、上記設定された時間、ゲインおよ
びレベル値に基づく任意周期、任意振幅および任
意レベルで連続的に出力し得るよう構成された、
任意波形発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13221079A JPS5656005A (en) | 1979-10-12 | 1979-10-12 | Random-waveform generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13221079A JPS5656005A (en) | 1979-10-12 | 1979-10-12 | Random-waveform generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5656005A JPS5656005A (en) | 1981-05-16 |
| JPH0140525B2 true JPH0140525B2 (ja) | 1989-08-29 |
Family
ID=15075964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13221079A Granted JPS5656005A (en) | 1979-10-12 | 1979-10-12 | Random-waveform generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5656005A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58112415A (ja) * | 1981-12-25 | 1983-07-04 | 株式会社東芝 | 試験装置 |
| JPS58175304A (ja) * | 1982-04-07 | 1983-10-14 | Teac Co | デイジタル信号発生装置 |
| JPS59140522A (ja) * | 1983-01-31 | 1984-08-11 | Shinken:Kk | ディジタル振動制御装置 |
| JPH0669123B2 (ja) * | 1983-03-31 | 1994-08-31 | 株式会社島津製作所 | 波形発生装置 |
| JPS59182603A (ja) * | 1983-03-31 | 1984-10-17 | Shimadzu Corp | 出力波形制御装置 |
| JPS59188228A (ja) * | 1983-04-08 | 1984-10-25 | Mitsubishi Electric Corp | ランプ電圧発生装置 |
| JPS59215102A (ja) * | 1983-05-20 | 1984-12-05 | Nec Corp | デイジタル位相連続周波数可変発振器 |
| JPS62501997A (ja) * | 1985-02-01 | 1987-08-06 | アナロジック・コ−ポレ−ション | 電気的波形発生器 |
| JPS63164602A (ja) * | 1986-12-26 | 1988-07-08 | Shimadzu Corp | 波形発生装置 |
| JPH0388504A (ja) * | 1989-08-31 | 1991-04-12 | Yokogawa Electric Corp | 任意波形発生器 |
| JP2692289B2 (ja) * | 1989-08-31 | 1997-12-17 | 横河電機株式会社 | 任意波形発生器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5085262A (ja) * | 1973-11-28 | 1975-07-09 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS616497Y2 (ja) * | 1976-10-15 | 1986-02-27 |
-
1979
- 1979-10-12 JP JP13221079A patent/JPS5656005A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5085262A (ja) * | 1973-11-28 | 1975-07-09 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5656005A (en) | 1981-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0140525B2 (ja) | ||
| JPH0724365B2 (ja) | デイジタル正弦波発生器 | |
| US4326260A (en) | Linear piecewise waveform generator for an electronic musical instrument | |
| EP0099738A2 (en) | Function generators | |
| US4638710A (en) | Periodic waveform generation by nonrecyclically reading lower frequency audio samples and recyclically reading higher frequency audio samples | |
| JPS6336398Y2 (ja) | ||
| JPS6217759B2 (ja) | ||
| JPS5935529B2 (ja) | アナログ・デイジタル変換器 | |
| SU970401A1 (ru) | Аналого-цифровой функциональный преобразователь | |
| JPH08330914A (ja) | 波形発生器 | |
| RU2042197C1 (ru) | Функциональный преобразователь | |
| SU1596445A1 (ru) | Цифровой умножитель частоты следовани периодических импульсов | |
| JPS61131026A (ja) | Ａ／ｄ変換デ−タ記録装置 | |
| JPS58186841A (ja) | 対数変換装置 | |
| SU486321A1 (ru) | Цифровой экстрапол тор | |
| SU634277A1 (ru) | Цифровой след щий умножитель частоты | |
| SU663074A1 (ru) | Интерполирующий фильтр | |
| JPS61196500A (ja) | 波形記憶装置 | |
| JPS58168968A (ja) | 周波数信号・デイジタル値変換回路 | |
| JPS6339792Y2 (ja) | ||
| SU923015A2 (ru) | Умножитель частоты следовани импульсов | |
| SU855994A1 (ru) | Преобразователь напр жени в интервал времени | |
| SU974381A1 (ru) | Аналого-цифровой функциональный преобразователь | |
| SU1506456A1 (ru) | Аналоговое вычислительное устройство | |
| JPH0611623Y2 (ja) | デジタル波形発生装置 |