JP2002111495A - ディジタル・アナログ変換回路 - Google Patents
ディジタル・アナログ変換回路Info
- Publication number
- JP2002111495A JP2002111495A JP2000297839A JP2000297839A JP2002111495A JP 2002111495 A JP2002111495 A JP 2002111495A JP 2000297839 A JP2000297839 A JP 2000297839A JP 2000297839 A JP2000297839 A JP 2000297839A JP 2002111495 A JP2002111495 A JP 2002111495A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- signal
- digital
- mode
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 オーバーフローによる変換精度の劣化がない
ＤＡ変換回路を提供する。 【解決手段】 設定モードでは、固定データＦＤがＤＡ
Ｃ１２でアナログ電圧ＡＶ１に変換され、制御部１６か
ら順次増加して与えられる測定値ＣＡＬがＤＡＣ１７で
アナログ電圧ＡＶ２に変換されてアナログ加算器１３で
加算される。そして、アナログ加算器１３のアナログ信
号ＯＵＴが基準電圧ＶＣに一致するように、補正値ＣＡ
Ｌが設定される。変換モードでは、ディジタル信号ＩＮ
がＤＡＣ１２でアナログ電圧ＡＶ１に変換され、制御部
１６から与えられる補正値ＣＡＬがＤＡＣ１７でアナロ
グ電圧ＡＶ２に変換されてアナログ加算器１３で加算さ
れる。これにより、ディジタル信号ＩＮと同じビット数
のＤＡＣ１２を用いて変換精度を劣化させずに、オフセ
ットキャンセルを行うことができる。
ＤＡ変換回路を提供する。 【解決手段】 設定モードでは、固定データＦＤがＤＡ
Ｃ１２でアナログ電圧ＡＶ１に変換され、制御部１６か
ら順次増加して与えられる測定値ＣＡＬがＤＡＣ１７で
アナログ電圧ＡＶ２に変換されてアナログ加算器１３で
加算される。そして、アナログ加算器１３のアナログ信
号ＯＵＴが基準電圧ＶＣに一致するように、補正値ＣＡ
Ｌが設定される。変換モードでは、ディジタル信号ＩＮ
がＤＡＣ１２でアナログ電圧ＡＶ１に変換され、制御部
１６から与えられる補正値ＣＡＬがＤＡＣ１７でアナロ
グ電圧ＡＶ２に変換されてアナログ加算器１３で加算さ
れる。これにより、ディジタル信号ＩＮと同じビット数
のＤＡＣ１２を用いて変換精度を劣化させずに、オフセ
ットキャンセルを行うことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル・アナ
ログ変換回路（以下、「ＤＡ変換回路」という）、特に
オフセットキャンセル機能を有するＤＡ変換回路に関す
るものである。
ログ変換回路（以下、「ＤＡ変換回路」という）、特に
オフセットキャンセル機能を有するＤＡ変換回路に関す
るものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば次のような文献に記載されるものがあった。 文献：特開平１１−２３４１３０号公報
例えば次のような文献に記載されるものがあった。 文献：特開平１１−２３４１３０号公報
【０００３】図２は、前記文献に開示された従来のＤＡ
変換回路の構成図である。このＤＡ変換回路は、変換対
象のディジタル信号ＩＮと固定データＦＤを、モード信
号ＭＯＤに従って切り替えて出力するセレクタ（ＳＥ
Ｌ）１を有し、このセレクタ１の出力側が、ディジタル
加算器（ＡＤＤ）２の第１の入力側に接続されている。
ディジタル加算器２の出力側はディジタル・アナログ変
換器（以下、「ＤＡＣ」という）３の入力側に接続さ
れ、このＤＡＣ３の出力側がバッファ回路を構成する演
算増幅器（ＡＭＰ）４の非反転入力端子に接続されてい
る。演算増幅器４の出力側は反転入力端子にフィードバ
ックされ、この演算増幅器４の出力側からアナログ信号
ＯＵＴが出力されるようになっている。
変換回路の構成図である。このＤＡ変換回路は、変換対
象のディジタル信号ＩＮと固定データＦＤを、モード信
号ＭＯＤに従って切り替えて出力するセレクタ（ＳＥ
Ｌ）１を有し、このセレクタ１の出力側が、ディジタル
加算器（ＡＤＤ）２の第１の入力側に接続されている。
ディジタル加算器２の出力側はディジタル・アナログ変
換器（以下、「ＤＡＣ」という）３の入力側に接続さ
れ、このＤＡＣ３の出力側がバッファ回路を構成する演
算増幅器（ＡＭＰ）４の非反転入力端子に接続されてい
る。演算増幅器４の出力側は反転入力端子にフィードバ
ックされ、この演算増幅器４の出力側からアナログ信号
ＯＵＴが出力されるようになっている。
【０００４】アナログ信号ＯＵＴは、更に比較器（ＣＭ
Ｐ）５の第１の入力側に与えられるようになっている。
比較器５の第２の入力側には、基準電圧ＶＣが与えら
れ、この比較器５の出力側がカウンタ（ＣＮＴ）６とレ
ジスタラッチ（ＲＥＧ）７の入力側に接続されている。
カウンタ６は、一定の間隔でカウントアップするオフセ
ット推測値を出力するものである。レジスタラッチ７
は、カウンタ６の値をディジタル加算器２の第２の入力
側に与えると共に、比較器５の比較結果が反転した時の
カウンタ６の値をオフセット値として保持記憶するもの
ある。
Ｐ）５の第１の入力側に与えられるようになっている。
比較器５の第２の入力側には、基準電圧ＶＣが与えら
れ、この比較器５の出力側がカウンタ（ＣＮＴ）６とレ
ジスタラッチ（ＲＥＧ）７の入力側に接続されている。
カウンタ６は、一定の間隔でカウントアップするオフセ
ット推測値を出力するものである。レジスタラッチ７
は、カウンタ６の値をディジタル加算器２の第２の入力
側に与えると共に、比較器５の比較結果が反転した時の
カウンタ６の値をオフセット値として保持記憶するもの
ある。
【０００５】このＤＡ変換回路では、次のような動作が
行われる。まず、モード信号ＭＯＤによってオフセット
値測定モードが設定され、セレクタ１によって固定デー
タＦＤ（例えば、８０ｈ、但しｈは１６進表示を意味す
る）が選択されてディジタル加算器２の第１の入力側に
与えられる。また、カウンタ６から、オフセット推測値
の初期値として−８０ｈが出力され、レジスタラッチ７
にそのオフセット推測値が記憶される。
行われる。まず、モード信号ＭＯＤによってオフセット
値測定モードが設定され、セレクタ１によって固定デー
タＦＤ（例えば、８０ｈ、但しｈは１６進表示を意味す
る）が選択されてディジタル加算器２の第１の入力側に
与えられる。また、カウンタ６から、オフセット推測値
の初期値として−８０ｈが出力され、レジスタラッチ７
にそのオフセット推測値が記憶される。
【０００６】オフセット推測値は、レジスタラッチ７か
らディジタル加算器２の第２の入力側に与えられ、この
ディジタル加算器２によって固定データＦＤと加算され
る。加算結果はＤＡＣ３によってアナログ電圧に変換さ
れ、演算増幅器４からアナログ信号ＯＵＴとして出力さ
れる。アナログ信号ＯＵＴは、更に比較器５によって基
準電圧ＶＣ（例えば、電源電圧の１／２）と比較され、
その比較結果が、カウンタ６とレジスタラッチ７に与え
られる。
らディジタル加算器２の第２の入力側に与えられ、この
ディジタル加算器２によって固定データＦＤと加算され
る。加算結果はＤＡＣ３によってアナログ電圧に変換さ
れ、演算増幅器４からアナログ信号ＯＵＴとして出力さ
れる。アナログ信号ＯＵＴは、更に比較器５によって基
準電圧ＶＣ（例えば、電源電圧の１／２）と比較され、
その比較結果が、カウンタ６とレジスタラッチ７に与え
られる。
【０００７】その後、カウンタ６から出力されるオフセ
ット推測値は、一定の時間間隔で最大８０ｈまで１ずつ
カントアップされる。これに伴ってアナログ信号ＯＵＴ
が上昇し、このアナログ信号ＯＵＴが基準電圧ＶＣを超
えると、比較器５の比較結果が反転する。比較器５の比
較結果が反転したときのカウンタ６の値は、レジスタラ
ッチ７によってオフセット値として記憶保持される。
ット推測値は、一定の時間間隔で最大８０ｈまで１ずつ
カントアップされる。これに伴ってアナログ信号ＯＵＴ
が上昇し、このアナログ信号ＯＵＴが基準電圧ＶＣを超
えると、比較器５の比較結果が反転する。比較器５の比
較結果が反転したときのカウンタ６の値は、レジスタラ
ッチ７によってオフセット値として記憶保持される。
【０００８】次に、モード信号ＭＯＤによってＤＡ変換
モードが設定されると、セレクタ１によって変換対象の
ディジタル信号ＩＮが選択されてディジタル加算器２の
第１の入力側に与えられる。また、レジスタラッチ７か
ら、オフセット値測定モードで測定されたオフセット値
が出力される。ディジタル信号ＩＮは、オフセット値と
加算された後、ＤＡＣ３でアナログ電圧に変換され、演
算増幅器４からアナログ信号ＯＵＴとして出力される。
モードが設定されると、セレクタ１によって変換対象の
ディジタル信号ＩＮが選択されてディジタル加算器２の
第１の入力側に与えられる。また、レジスタラッチ７か
ら、オフセット値測定モードで測定されたオフセット値
が出力される。ディジタル信号ＩＮは、オフセット値と
加算された後、ＤＡＣ３でアナログ電圧に変換され、演
算増幅器４からアナログ信号ＯＵＴとして出力される。
【０００９】このように、図２のＤＡ変換回路は、オフ
セット値測定モードにおいて、８０ｈのディジタル信号
に対して、基準電圧ＶＣのアナログ電圧が出力されるよ
うに、オフセット値を測定してレジスタラッチ７に記憶
保持するようにしている。従って、ＤＡＣ３と演算増幅
器４のオフセットをキャンセルすることができる。
セット値測定モードにおいて、８０ｈのディジタル信号
に対して、基準電圧ＶＣのアナログ電圧が出力されるよ
うに、オフセット値を測定してレジスタラッチ７に記憶
保持するようにしている。従って、ＤＡＣ３と演算増幅
器４のオフセットをキャンセルすることができる。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
ＤＡ変換回路では、次のような課題があった。即ち、デ
ィジタル信号ＩＮとオフセット値とを加算するディジタ
ル加算器２と、このディジタル加算器２の加算結果をア
ナログ電圧に変換するＤＡＣ３を用いている。このよう
な構成では、例えば変換対象のディジタル信号ＩＮが８
ビットの場合、ディジタル加算器２の加算結果は、１桁
繰り上がって９ビットになる場合がある。このため、Ｄ
ＡＣ３に変換対象のディジタル信号ＩＮと同じ桁数の変
換器を用いると、オーバーフローによって変換精度が劣
化するという課題があった。
ＤＡ変換回路では、次のような課題があった。即ち、デ
ィジタル信号ＩＮとオフセット値とを加算するディジタ
ル加算器２と、このディジタル加算器２の加算結果をア
ナログ電圧に変換するＤＡＣ３を用いている。このよう
な構成では、例えば変換対象のディジタル信号ＩＮが８
ビットの場合、ディジタル加算器２の加算結果は、１桁
繰り上がって９ビットになる場合がある。このため、Ｄ
ＡＣ３に変換対象のディジタル信号ＩＮと同じ桁数の変
換器を用いると、オーバーフローによって変換精度が劣
化するという課題があった。
【００１１】本発明は、前記従来技術が持っていた課題
を解決し、オーバーフローによる変換精度の劣化のおそ
れがないＤＡ変換回路を提供するものである。
を解決し、オーバーフローによる変換精度の劣化のおそ
れがないＤＡ変換回路を提供するものである。
【００１２】
【課題を解決するための手段】前記課題を解決するため
に、本発明の内の第１の発明は、ＤＡ変換回路におい
て、モード信号で設定モードが指定されたときに一定の
固定データを選択し、該モード信号で変換モードが指定
されたときに変換対象のディジタル信号を選択して出力
するセレクタと、前記セレクタの出力信号を第１のアナ
ログ電圧に変換する第１のＤＡＣと、測定値または補正
値を第２のアナログ電圧に変換する第２のＤＡＣと、前
記第１及び第２のアナログ電圧を加算してアナログ信号
を出力するアナログ加算器と、前記アナログ信号を所定
の電圧と比較する比較器と、前記比較器の比較結果を保
持するレジスタと、次のような制御部とを備えている。
に、本発明の内の第１の発明は、ＤＡ変換回路におい
て、モード信号で設定モードが指定されたときに一定の
固定データを選択し、該モード信号で変換モードが指定
されたときに変換対象のディジタル信号を選択して出力
するセレクタと、前記セレクタの出力信号を第１のアナ
ログ電圧に変換する第１のＤＡＣと、測定値または補正
値を第２のアナログ電圧に変換する第２のＤＡＣと、前
記第１及び第２のアナログ電圧を加算してアナログ信号
を出力するアナログ加算器と、前記アナログ信号を所定
の電圧と比較する比較器と、前記比較器の比較結果を保
持するレジスタと、次のような制御部とを備えている。
【００１３】即ち、制御部は、前記設定モードが指定さ
れたときに、前記測定値を一定範囲で順次増加または減
少させて前記第２のＤＡＣに与えると共に、前記レジス
タに保持された比較結果に基づいて該測定値の中から前
記補正値を選択し、前記変換モードが指定されたとき
に、該補正値を該第２のＤＡＣに与えるものである。
れたときに、前記測定値を一定範囲で順次増加または減
少させて前記第２のＤＡＣに与えると共に、前記レジス
タに保持された比較結果に基づいて該測定値の中から前
記補正値を選択し、前記変換モードが指定されたとき
に、該補正値を該第２のＤＡＣに与えるものである。
【００１４】第１の発明によれば、以上のようにＤＡ変
換回路を構成したので、次のような作用が行われる。
換回路を構成したので、次のような作用が行われる。
【００１５】設定モードでは、固定データをアナログに
変換して出力されるアナログ電圧が、所定の電圧に一致
するように補正値が設定される。変換モードでは、変換
対象のディジタル信号をアナログに変換して生成された
第１のアナログ電圧に、補正値をアナログに変換して生
成された第２のアナログ電圧が加算され、アナログ信号
として出力される。
変換して出力されるアナログ電圧が、所定の電圧に一致
するように補正値が設定される。変換モードでは、変換
対象のディジタル信号をアナログに変換して生成された
第１のアナログ電圧に、補正値をアナログに変換して生
成された第２のアナログ電圧が加算され、アナログ信号
として出力される。
【００１６】第２の発明は、ＤＡ変換回路において、第
１の発明と同様の第１のセレクタ、第１のＤＡＣ、アナ
ログ加算器、比較器、及びレジスタと、次のような第２
のセレクタ、第２のＤＡＣ、及び制御部を備えている。
１の発明と同様の第１のセレクタ、第１のＤＡＣ、アナ
ログ加算器、比較器、及びレジスタと、次のような第２
のセレクタ、第２のＤＡＣ、及び制御部を備えている。
【００１７】即ち、第２のセレクタは、制御信号で外部
制御モードが指定されたときに外部データを選択し、内
部制御モードが指定されたときに測定値または補正値を
選択するものである。第２のＤＡＣは、前記第２のセレ
クタの出力データを第２のアナログ電圧に変換するもの
である。制御部は、前記設定モードが指定されたとき
に、前記測定値を一定範囲で順次増加または減少させて
前記第２のセレクタに与えると共に、前記レジスタに保
持された比較結果に基づいて該測定値の中から前記補正
値を選択し、前記変換モードが指定されたときに、該補
正値を該第２のセレクタに与えるものである。
制御モードが指定されたときに外部データを選択し、内
部制御モードが指定されたときに測定値または補正値を
選択するものである。第２のＤＡＣは、前記第２のセレ
クタの出力データを第２のアナログ電圧に変換するもの
である。制御部は、前記設定モードが指定されたとき
に、前記測定値を一定範囲で順次増加または減少させて
前記第２のセレクタに与えると共に、前記レジスタに保
持された比較結果に基づいて該測定値の中から前記補正
値を選択し、前記変換モードが指定されたときに、該補
正値を該第２のセレクタに与えるものである。
【００１８】第２の発明によれば、次のような作用が行
われる。設定モードでは、固定データをアナログに変換
して出力されるアナログ電圧が、所定の電圧に一致する
ように補正値が設定される。内部制御モードの変換モー
ドでは、変換対象のディジタル信号をアナログに変換し
て生成された第１のアナログ電圧に、補正値をアナログ
に変換して生成された第２のアナログ電圧が加算され、
アナログ信号として出力される。更に、外部制御モード
の変換モードでは、変換対象のディジタル信号をアナロ
グに変換して生成された第１のアナログ電圧に、外部デ
ータをアナログに変換して生成された第２のアナログ電
圧が加算され、アナログ信号として出力される。
われる。設定モードでは、固定データをアナログに変換
して出力されるアナログ電圧が、所定の電圧に一致する
ように補正値が設定される。内部制御モードの変換モー
ドでは、変換対象のディジタル信号をアナログに変換し
て生成された第１のアナログ電圧に、補正値をアナログ
に変換して生成された第２のアナログ電圧が加算され、
アナログ信号として出力される。更に、外部制御モード
の変換モードでは、変換対象のディジタル信号をアナロ
グに変換して生成された第１のアナログ電圧に、外部デ
ータをアナログに変換して生成された第２のアナログ電
圧が加算され、アナログ信号として出力される。
【００１９】第３の発明は、ＤＡ変換回路において、モ
ード信号で設定モードが指定されたときに一定の固定デ
ータを選択し、該モード信号で変換モードが指定された
ときに変換対象のディジタル信号を選択して出力する第
１のセレクタと、前記第１のセレクタの出力信号を第１
のアナログ電圧に変換する第１のＤＡＣと、制御信号で
外部制御モードが指定されたときに外部データを選択
し、内部制御モードが指定されたときに一定の固定値を
選択する第２のセレクタと、測定値または補正値と前記
第２のセレクタで選択されたデータを加算するディジタ
ル加算器と、前記ディジタル加算器の出力データを第２
のアナログ電圧に変換する第２のＤＡＣを備えている。
ード信号で設定モードが指定されたときに一定の固定デ
ータを選択し、該モード信号で変換モードが指定された
ときに変換対象のディジタル信号を選択して出力する第
１のセレクタと、前記第１のセレクタの出力信号を第１
のアナログ電圧に変換する第１のＤＡＣと、制御信号で
外部制御モードが指定されたときに外部データを選択
し、内部制御モードが指定されたときに一定の固定値を
選択する第２のセレクタと、測定値または補正値と前記
第２のセレクタで選択されたデータを加算するディジタ
ル加算器と、前記ディジタル加算器の出力データを第２
のアナログ電圧に変換する第２のＤＡＣを備えている。
【００２０】更にこのＤＡ変換回路は、前記第１及び第
２のアナログ電圧を加算してアナログ信号を出力するア
ナログ加算器と、前記アナログ信号を所定の電圧と比較
する比較器と、前記比較器の比較結果を保持するレジス
タと、前記設定モードが指定されたときに、前記測定値
を一定範囲で順次増加または減少させて前記ディジタル
加算器に与えると共に、前記レジスタに保持された比較
結果に基づいて該測定値の中から前記補正値を選択し、
前記変換モードが指定されたときに、該補正値を該ディ
ジタル加算器に与える制御部を備えている。
２のアナログ電圧を加算してアナログ信号を出力するア
ナログ加算器と、前記アナログ信号を所定の電圧と比較
する比較器と、前記比較器の比較結果を保持するレジス
タと、前記設定モードが指定されたときに、前記測定値
を一定範囲で順次増加または減少させて前記ディジタル
加算器に与えると共に、前記レジスタに保持された比較
結果に基づいて該測定値の中から前記補正値を選択し、
前記変換モードが指定されたときに、該補正値を該ディ
ジタル加算器に与える制御部を備えている。
【００２１】第３の発明によれば、次のような作用が行
われる。設定モードでは、固定データをアナログに変換
して出力されるアナログ電圧が、所定の電圧に一致する
ように補正値が設定される。内部制御モードの変換モー
ドでは、変換対象のディジタル信号をアナログに変換し
て生成された第１のアナログ電圧に、補正値をアナログ
に変換して生成された第２のアナログ電圧が加算され、
アナログ信号として出力される。更に、外部制御モード
の変換モードでは、変換対象のディジタル信号をアナロ
グに変換して生成された第１のアナログ電圧に、補正値
と外部データの合計をアナログに変換して生成された第
２のアナログ電圧が加算され、アナログ信号として出力
される。
われる。設定モードでは、固定データをアナログに変換
して出力されるアナログ電圧が、所定の電圧に一致する
ように補正値が設定される。内部制御モードの変換モー
ドでは、変換対象のディジタル信号をアナログに変換し
て生成された第１のアナログ電圧に、補正値をアナログ
に変換して生成された第２のアナログ電圧が加算され、
アナログ信号として出力される。更に、外部制御モード
の変換モードでは、変換対象のディジタル信号をアナロ
グに変換して生成された第１のアナログ電圧に、補正値
と外部データの合計をアナログに変換して生成された第
２のアナログ電圧が加算され、アナログ信号として出力
される。
【００２２】第４の発明は、第１〜第３の発明中のアナ
ログ加算器を、第１及び第２のアナログ電圧を加算して
アナログ信号を出力すると共に、該アナログ信号の極性
を反転した反転アナログ信号を出力するように構成して
いる。また、比較器は、記アナログ信号を反転アナログ
信号と比較するように構成している。
ログ加算器を、第１及び第２のアナログ電圧を加算して
アナログ信号を出力すると共に、該アナログ信号の極性
を反転した反転アナログ信号を出力するように構成して
いる。また、比較器は、記アナログ信号を反転アナログ
信号と比較するように構成している。
【００２３】
【発明の実施の形態】（第１の実施形態）図１は、本発
明の第１の実施形態を示すＤＡ変換回路の構成図であ
る。このＤＡ変換回路は、オフセットキャンセル機能を
有するもので、変換対象の８ビットのディジタル信号Ｉ
Ｎと固定データＦＤ（例えば、８０ｈ）を、モード信号
ＭＯＤに従って切り替えて出力するセレクタ１１を備え
ている。セレクタ１１の出力側は、ＤＡＣ１２の入力側
に接続されている。ＤＡＣ１２は、８ビットのディジタ
ル信号ＩＮを、その０から２５５までの値に応じて２５
６レベルのアナログ電圧ＡＶ１に変換して出力するもの
である。
明の第１の実施形態を示すＤＡ変換回路の構成図であ
る。このＤＡ変換回路は、オフセットキャンセル機能を
有するもので、変換対象の８ビットのディジタル信号Ｉ
Ｎと固定データＦＤ（例えば、８０ｈ）を、モード信号
ＭＯＤに従って切り替えて出力するセレクタ１１を備え
ている。セレクタ１１の出力側は、ＤＡＣ１２の入力側
に接続されている。ＤＡＣ１２は、８ビットのディジタ
ル信号ＩＮを、その０から２５５までの値に応じて２５
６レベルのアナログ電圧ＡＶ１に変換して出力するもの
である。
【００２４】ＤＡＣ１２の出力側は、アナログ加算器１
３の第１の入力側に接続されている。アナログ加算器１
３は、例えば演算増幅器等で構成され、第１及び第２の
入力側に与えられる電圧の合計電圧を、アナログ信号Ｏ
ＵＴとして出力するものである。アナログ信号ＯＵＴ
は、更に比較器１４の第１の入力側に与えられるように
なっている。
３の第１の入力側に接続されている。アナログ加算器１
３は、例えば演算増幅器等で構成され、第１及び第２の
入力側に与えられる電圧の合計電圧を、アナログ信号Ｏ
ＵＴとして出力するものである。アナログ信号ＯＵＴ
は、更に比較器１４の第１の入力側に与えられるように
なっている。
【００２５】比較器１４は、第１と第２の入力側の電圧
を比較するもので、第１の入力側の電圧が第２の入力側
の電圧よりも低いときにレベル“Ｌ”、その逆の時にレ
ベル“Ｈ”の比較結果の信号を出力するようになってい
る。比較器１４の第２の入力側には、基準電圧ＶＣ（例
えば、電源電圧ＶＣＣの１／２）が与えられ、この比較
器１４の出力側がレジスタ（ＲＥＧ）１５の入力側に接
続されている。
を比較するもので、第１の入力側の電圧が第２の入力側
の電圧よりも低いときにレベル“Ｌ”、その逆の時にレ
ベル“Ｈ”の比較結果の信号を出力するようになってい
る。比較器１４の第２の入力側には、基準電圧ＶＣ（例
えば、電源電圧ＶＣＣの１／２）が与えられ、この比較
器１４の出力側がレジスタ（ＲＥＧ）１５の入力側に接
続されている。
【００２６】レジスタ１５は、比較器１４の比較結果の
信号を保持するものである。レジスタ１５の出力側に
は、制御部（ＣＮＴ）１６が接続されている。制御部１
６は、レジスタ１５に保持されている比較結果の信号に
基づいて、アナログ信号ＯＵＴと基準電圧ＶＣに対する
オフセット値を計算し、適切な補正値ＣＡＬを生成して
出力するものである。制御部１６の出力側には、ＤＡＣ
１７が接続されている。ＤＡＣ１７はＤＡＣ１２と同様
に８ビットのもので、この出力側がアナログ加算器１３
の第２の入力側に接続されている。
信号を保持するものである。レジスタ１５の出力側に
は、制御部（ＣＮＴ）１６が接続されている。制御部１
６は、レジスタ１５に保持されている比較結果の信号に
基づいて、アナログ信号ＯＵＴと基準電圧ＶＣに対する
オフセット値を計算し、適切な補正値ＣＡＬを生成して
出力するものである。制御部１６の出力側には、ＤＡＣ
１７が接続されている。ＤＡＣ１７はＤＡＣ１２と同様
に８ビットのもので、この出力側がアナログ加算器１３
の第２の入力側に接続されている。
【００２７】次に、図１の動作を、設定モード（１）、
及び変換モード（２）に分けて説明する。
及び変換モード（２）に分けて説明する。
【００２８】（１） 設定モード 設定モードは、変換対象のディジタル信号ＩＮに対する
ＤＡ変換に先立って、補正電圧を生成するＤＡＣ１７に
対する補正値ＣＡＬを設定するものである。
ＤＡ変換に先立って、補正電圧を生成するＤＡＣ１７に
対する補正値ＣＡＬを設定するものである。
【００２９】まず、モード信号ＭＯＤが設定モードに設
定され、セレクタ１によって固定データＦＤ（８０ｈ）
が選択されてＤＡＣ１２の入力側に与えられる。これに
より、ＤＡＣ１２からフルスケールの１／２、即ち、電
源電圧ＶＣＣの約１／２のアナログ電圧ＡＶ１が出力さ
れる。
定され、セレクタ１によって固定データＦＤ（８０ｈ）
が選択されてＤＡＣ１２の入力側に与えられる。これに
より、ＤＡＣ１２からフルスケールの１／２、即ち、電
源電圧ＶＣＣの約１／２のアナログ電圧ＡＶ１が出力さ
れる。
【００３０】一方、制御部１６からＤＡＣ１７に対し
て、−８０ｈから７Ｆｈまで順次１ずつカウントアップ
する測定値ＣＡＬが与えられる。これにより、ＤＡＣ１
７から出力されるアナログ電圧ＡＶ２は、測定値ＣＡＬ
に従って、−ＶＣＣ／２からＶＣＣ／２まで２５６段階
で順次上昇する。
て、−８０ｈから７Ｆｈまで順次１ずつカウントアップ
する測定値ＣＡＬが与えられる。これにより、ＤＡＣ１
７から出力されるアナログ電圧ＡＶ２は、測定値ＣＡＬ
に従って、−ＶＣＣ／２からＶＣＣ／２まで２５６段階
で順次上昇する。
【００３１】ＤＡＣ１２のアナログ電圧ＡＶ１とＤＡＣ
１７のアナログ電圧ＡＶ２は、アナログ加算器１３で加
算される。これにより、アナログ加算器１３から出力さ
れるアナログ信号ＯＵＴは、制御部１６から出力される
測定値ＣＡＬに従って、０からＶＣＣまで２５６段階で
順次上昇する。
１７のアナログ電圧ＡＶ２は、アナログ加算器１３で加
算される。これにより、アナログ加算器１３から出力さ
れるアナログ信号ＯＵＴは、制御部１６から出力される
測定値ＣＡＬに従って、０からＶＣＣまで２５６段階で
順次上昇する。
【００３２】比較器１４では、アナログ信号ＯＵＴと基
準電圧ＶＣが比較され、その比較結果の信号が出力され
る。比較器１４から出力された比較結果の信号は、制御
部１６から出力される測定値ＣＡＬに対応して、レジス
タ１５に順次シフトして保持される。設定動作の開始直
後は、アナログ信号ＯＵＴは０に近い値となっているの
で、比較器１４から出力される比較結果の信号は“Ｌ”
である。アナログ信号ＯＵＴが順次上昇して基準電圧Ｖ
Ｃに達すると、比較結果の信号は“Ｈ”に変化し、その
後、アナログ信号ＯＵＴが上昇しても比較結果の信号は
“Ｈ”のままの状態となる。このようにして、０から２
５５の測定値ＣＡＬに対応して、２５６個の比較結果の
信号がレジスタ１５に保持される。
準電圧ＶＣが比較され、その比較結果の信号が出力され
る。比較器１４から出力された比較結果の信号は、制御
部１６から出力される測定値ＣＡＬに対応して、レジス
タ１５に順次シフトして保持される。設定動作の開始直
後は、アナログ信号ＯＵＴは０に近い値となっているの
で、比較器１４から出力される比較結果の信号は“Ｌ”
である。アナログ信号ＯＵＴが順次上昇して基準電圧Ｖ
Ｃに達すると、比較結果の信号は“Ｈ”に変化し、その
後、アナログ信号ＯＵＴが上昇しても比較結果の信号は
“Ｈ”のままの状態となる。このようにして、０から２
５５の測定値ＣＡＬに対応して、２５６個の比較結果の
信号がレジスタ１５に保持される。
【００３３】２５６個の比較結果の信号がレジスタ１５
に保持されると、このレジスタ１５の内容が制御部１６
によって読み出され、比較結果の信号が“Ｌ”から
“Ｈ”へ変化する点が検出される。更に、制御部１６に
よって検出された変化点に対応する測定値ＣＡＬが算出
され、オフセット補正用の補正値ＣＡＬとしてＤＡＣ１
７に与えられる。
に保持されると、このレジスタ１５の内容が制御部１６
によって読み出され、比較結果の信号が“Ｌ”から
“Ｈ”へ変化する点が検出される。更に、制御部１６に
よって検出された変化点に対応する測定値ＣＡＬが算出
され、オフセット補正用の補正値ＣＡＬとしてＤＡＣ１
７に与えられる。
【００３４】（２） 変換モード 変換モードは、設定モードにおいてオフセット補正値用
の補正値ＣＡＬが設定された後、変換対象のディジタル
信号ＩＮをアナログ信号ＯＵＴに変換するものである。
の補正値ＣＡＬが設定された後、変換対象のディジタル
信号ＩＮをアナログ信号ＯＵＴに変換するものである。
【００３５】モード信号ＭＯＤによってセレクタ１１が
ディジタル信号ＩＮ側に切り替えられ、変換対象のディ
ジタル信号ＩＮがＤＡＣ１２の入力側に与えられる。デ
ィジタル信号ＩＮは、ＤＡＣ１２によってその値に応じ
たアナログ電圧ＡＶ１に変換されてアナログ加算器１３
の第１の入力側に与えられる。
ディジタル信号ＩＮ側に切り替えられ、変換対象のディ
ジタル信号ＩＮがＤＡＣ１２の入力側に与えられる。デ
ィジタル信号ＩＮは、ＤＡＣ１２によってその値に応じ
たアナログ電圧ＡＶ１に変換されてアナログ加算器１３
の第１の入力側に与えられる。
【００３６】一方、制御部１６からＤＡＣ１７に補正値
ＣＡＬが与えられ、この補正値ＣＡＬに対応したアナロ
グ電圧ＡＶ２が生成されてアナログ加算器１３の第２の
入力側に与えられる。
ＣＡＬが与えられ、この補正値ＣＡＬに対応したアナロ
グ電圧ＡＶ２が生成されてアナログ加算器１３の第２の
入力側に与えられる。
【００３７】ＤＡＣ１２から出力される変換対象のディ
ジタル信号ＩＮに対応したアナログ電圧ＡＶ１と、ＤＡ
Ｃ１７から出力される補正値ＣＡＬに対応したアナログ
電圧ＡＶ２は、アナログ加算器１３で加算される。これ
により、アナログ加算器１３から、オフセットが補正さ
れたアナログ信号ＯＵＴが出力される。
ジタル信号ＩＮに対応したアナログ電圧ＡＶ１と、ＤＡ
Ｃ１７から出力される補正値ＣＡＬに対応したアナログ
電圧ＡＶ２は、アナログ加算器１３で加算される。これ
により、アナログ加算器１３から、オフセットが補正さ
れたアナログ信号ＯＵＴが出力される。
【００３８】以上のように、この第１の実施形態のＤＡ
変換回路は、変換対象のディジタル信号ＩＮ用のＤＡＣ
１２に加えて、オフセット補正用のＤＡＣ１７を有して
いる。これにより、ディジタル信号ＩＮと同じ桁数のＤ
ＡＣ１２を用いて、オーバーフローによる変換精度の劣
化のおそれなしに、オフセットをキャンセルすることが
できるという利点がある。
変換回路は、変換対象のディジタル信号ＩＮ用のＤＡＣ
１２に加えて、オフセット補正用のＤＡＣ１７を有して
いる。これにより、ディジタル信号ＩＮと同じ桁数のＤ
ＡＣ１２を用いて、オーバーフローによる変換精度の劣
化のおそれなしに、オフセットをキャンセルすることが
できるという利点がある。
【００３９】（第２の実施形態）図３は、本発明の第２
の実施形態を示すＤＡ変換回路の構成図であり、図１中
の要素と共通の要素には共通の符号が付されている。
の実施形態を示すＤＡ変換回路の構成図であり、図１中
の要素と共通の要素には共通の符号が付されている。
【００４０】このＤＡ変換回路では、図１のＤＡ変換回
路における制御部１６の出力側とＤＡＣ１７の入力側の
間に、セレクタ１８を設けている。
路における制御部１６の出力側とＤＡＣ１７の入力側の
間に、セレクタ１８を設けている。
【００４１】セレクタ１８は、制御信号ＣＯＮに従っ
て、制御部１６から出力されるオフセット補正用の補正
値ＣＡＬ、または外部から与えられる外部データＤＴＯ
のいずれか一方を選択してＤＡＣ１７に与えるものであ
る。その他の構成は、図１と同様である。
て、制御部１６から出力されるオフセット補正用の補正
値ＣＡＬ、または外部から与えられる外部データＤＴＯ
のいずれか一方を選択してＤＡＣ１７に与えるものであ
る。その他の構成は、図１と同様である。
【００４２】このＤＡ変換回路は、図１と同様の設定モ
ード（１）と変換モード（２）に加えて、外部制御モー
ド（３）を有している。
ード（１）と変換モード（２）に加えて、外部制御モー
ド（３）を有している。
【００４３】設定モード（１）の動作は、セレクタ１１
で固定データＦＤを選択し、セレクタ１８で補正値ＣＡ
Ｌを選択することにより、図１のＤＡ変換回路と同様に
行われる。また、変換モード（２）の動作は、セレクタ
１１でディジタル信号ＩＮを選択し、セレクタ１８で補
正値ＣＡＬを選択することにより、図１のＤＡ変換回路
と同様に行われる。
で固定データＦＤを選択し、セレクタ１８で補正値ＣＡ
Ｌを選択することにより、図１のＤＡ変換回路と同様に
行われる。また、変換モード（２）の動作は、セレクタ
１１でディジタル信号ＩＮを選択し、セレクタ１８で補
正値ＣＡＬを選択することにより、図１のＤＡ変換回路
と同様に行われる。
【００４４】一方、外部制御モード（３）の動作は、セ
レクタ１１でディジタル信号ＩＮを選択し、セレクタ１
８で外部データＤＴＯを選択することによって、次のよ
うに行われる。
レクタ１１でディジタル信号ＩＮを選択し、セレクタ１
８で外部データＤＴＯを選択することによって、次のよ
うに行われる。
【００４５】即ち、変換対象のディジタル信号ＩＮがセ
レクタ１１を介してＤＡＣ１２の入力側に与えられ、そ
の値に応じたアナログ電圧ＡＶ１に変換されてアナログ
加算器１３の第１の入力側に与えられる。一方、セレク
タ１８からＤＡＣ１７に外部データＤＴＯが与えられ、
この外部データＤＴＯに対応したアナログ電圧ＡＶ２が
アナログ加算器１３の第２の入力側に与えられる。アナ
ログ電圧ＡＶ１，ＡＶ２は、アナログ加算器１３で加算
され、このアナログ加算器１３から、外部データＤＴＯ
で補正されたアナログ信号ＯＵＴが出力される。
レクタ１１を介してＤＡＣ１２の入力側に与えられ、そ
の値に応じたアナログ電圧ＡＶ１に変換されてアナログ
加算器１３の第１の入力側に与えられる。一方、セレク
タ１８からＤＡＣ１７に外部データＤＴＯが与えられ、
この外部データＤＴＯに対応したアナログ電圧ＡＶ２が
アナログ加算器１３の第２の入力側に与えられる。アナ
ログ電圧ＡＶ１，ＡＶ２は、アナログ加算器１３で加算
され、このアナログ加算器１３から、外部データＤＴＯ
で補正されたアナログ信号ＯＵＴが出力される。
【００４６】以上のように、この第２の実施形態のＤＡ
変換回路は、補正値ＣＡＬと外部データＤＴＯを切り替
えてＤＡＣ１７へ与えるセレクタ１８を有している。こ
れにより、第１の実施形態と同様の利点に加えて、外部
のオフセット制御用のプロセッサ等から与えられる外部
データＤＴＯに従って、オフセットをキャンセルするこ
とができるという利点がある。
変換回路は、補正値ＣＡＬと外部データＤＴＯを切り替
えてＤＡＣ１７へ与えるセレクタ１８を有している。こ
れにより、第１の実施形態と同様の利点に加えて、外部
のオフセット制御用のプロセッサ等から与えられる外部
データＤＴＯに従って、オフセットをキャンセルするこ
とができるという利点がある。
【００４７】（第３の実施形態）図４は、本発明の第３
の実施形態を示すＤＡ変換回路の構成図であり、図１中
の要素と共通の要素には共通の符号が付されている。こ
のＤＡ変換回路では、図１のＤＡ変換回路における制御
部１６の出力側とＤＡＣ１７の入力側の間に、ディジタ
ル加算器１９を設けると共に、固定値ＦＸと外部データ
ＤＴＯを切り替えてこの加算器１９に与えるセレクタ２
０を設けている。
の実施形態を示すＤＡ変換回路の構成図であり、図１中
の要素と共通の要素には共通の符号が付されている。こ
のＤＡ変換回路では、図１のＤＡ変換回路における制御
部１６の出力側とＤＡＣ１７の入力側の間に、ディジタ
ル加算器１９を設けると共に、固定値ＦＸと外部データ
ＤＴＯを切り替えてこの加算器１９に与えるセレクタ２
０を設けている。
【００４８】セレクタ２０は、制御信号ＣＯＮに従っ
て、固定値ＦＸ（例えば、０）または外部から与えられ
る外部データＤＴＯのいずれか一方を選択して出力する
ものである。セレクタ２０の出力側は、ディジタル加算
器１９の第１の入力側に接続されている。ディジタル加
算器１９の第２の入力側には、制御部１６からオフセッ
ト補正用の補正値ＣＡＬが与えられるようになってい
る。また、ディジタル加算器１９の出力側は、ＤＡＣ１
７の入力側に接続されている。その他の構成は、図１と
同様である。
て、固定値ＦＸ（例えば、０）または外部から与えられ
る外部データＤＴＯのいずれか一方を選択して出力する
ものである。セレクタ２０の出力側は、ディジタル加算
器１９の第１の入力側に接続されている。ディジタル加
算器１９の第２の入力側には、制御部１６からオフセッ
ト補正用の補正値ＣＡＬが与えられるようになってい
る。また、ディジタル加算器１９の出力側は、ＤＡＣ１
７の入力側に接続されている。その他の構成は、図１と
同様である。
【００４９】このＤＡ変換回路は、設定モード（１）、
及び変換モード（２）に加えて、外部制御モード（３）
を有している。
及び変換モード（２）に加えて、外部制御モード（３）
を有している。
【００５０】設定モード（１）の動作は、セレクタ１１
で固定データＦＤを選択し、セレクタ２０で固定値ＦＸ
を選択することにより行われる。制御部１６から出力さ
れるオフセット設定用の測定値ＣＡＬは、ディジタル加
算器１９において固定値ＦＸと加算され、その加算結果
がＤＡＣ１７へ与えられる。その他の動作は、図１にお
ける設定モード（１）の動作と同様である。
で固定データＦＤを選択し、セレクタ２０で固定値ＦＸ
を選択することにより行われる。制御部１６から出力さ
れるオフセット設定用の測定値ＣＡＬは、ディジタル加
算器１９において固定値ＦＸと加算され、その加算結果
がＤＡＣ１７へ与えられる。その他の動作は、図１にお
ける設定モード（１）の動作と同様である。
【００５１】また、変換モード（２）の動作は、セレク
タ１１でディジタル信号ＩＮを選択し、セレクタ２０で
固定値ＦＸを選択することにより行われる。この場合の
動作は、制御部１６から出力される補正値ＣＡＬに固定
値ＦＸが加算される他は、図１のＤＡ変換回路と同様で
ある。
タ１１でディジタル信号ＩＮを選択し、セレクタ２０で
固定値ＦＸを選択することにより行われる。この場合の
動作は、制御部１６から出力される補正値ＣＡＬに固定
値ＦＸが加算される他は、図１のＤＡ変換回路と同様で
ある。
【００５２】一方、外部制御モード（３）の動作は、セ
レクタ１１でディジタル信号ＩＮを選択し、セレクタ２
０で外部データＤＴＯを選択することによって行われ
る。この場合の動作は、制御部１６から出力される補正
値ＣＡＬに、外部データＤＴＯが加算されて、ＤＡＣ１
７へ与えられる。従ってＤＡＣ１７から出力されるオフ
セット補正用のアナログ電圧ＡＶ２は、予め設定モード
で設定された補正値ＣＡＬに加えて、外部のオフセット
制御用のプロセッサ等から与えられる外部データＤＴＯ
に従って制御される。
レクタ１１でディジタル信号ＩＮを選択し、セレクタ２
０で外部データＤＴＯを選択することによって行われ
る。この場合の動作は、制御部１６から出力される補正
値ＣＡＬに、外部データＤＴＯが加算されて、ＤＡＣ１
７へ与えられる。従ってＤＡＣ１７から出力されるオフ
セット補正用のアナログ電圧ＡＶ２は、予め設定モード
で設定された補正値ＣＡＬに加えて、外部のオフセット
制御用のプロセッサ等から与えられる外部データＤＴＯ
に従って制御される。
【００５３】以上のように、この第３の実施形態のＤＡ
変換回路は、補正値ＣＡＬと外部データＤＴＯを加算し
てＤＡＣ１７へ与えるディジタル加算器１９を有してい
る。これにより、第１の実施形態と同様の利点に加え
て、外部のオフセット制御用のプロセッサ等から与えら
れる外部データＤＴＯに従って、オフセットをキャンセ
ルすることができるという利点がある。
変換回路は、補正値ＣＡＬと外部データＤＴＯを加算し
てＤＡＣ１７へ与えるディジタル加算器１９を有してい
る。これにより、第１の実施形態と同様の利点に加え
て、外部のオフセット制御用のプロセッサ等から与えら
れる外部データＤＴＯに従って、オフセットをキャンセ
ルすることができるという利点がある。
【００５４】（第４の実施形態）図５は、本発明の第４
の実施形態を示すＤＡ変換回路の構成図であり、図１中
の要素と共通の要素には共通の符号が付されている。
の実施形態を示すＤＡ変換回路の構成図であり、図１中
の要素と共通の要素には共通の符号が付されている。
【００５５】このＤＡ変換回路では、図１のＤＡ変換回
路におけるアナログ加算器１３に変えて、差動出力を有
するアナログ加算器１３Ａを設けている。アナログ加算
器１３Ａは、第１及び第２の入力側に与えられる２つの
アナログ電圧ＡＶ１，ＡＶ２を加算した合計電圧ＡＶを
出力すると共に、この合計電圧ＡＶの極性を反転した合
計電圧／ＡＶを出力するものである。合計電圧ＡＶ，／
ＡＶは、アナログ信号ＯＵＴとして出力されると共に、
比較器１４の第１及び第２の入力側に与えられるように
なっている。その他の構成は、図１と同様である。
路におけるアナログ加算器１３に変えて、差動出力を有
するアナログ加算器１３Ａを設けている。アナログ加算
器１３Ａは、第１及び第２の入力側に与えられる２つの
アナログ電圧ＡＶ１，ＡＶ２を加算した合計電圧ＡＶを
出力すると共に、この合計電圧ＡＶの極性を反転した合
計電圧／ＡＶを出力するものである。合計電圧ＡＶ，／
ＡＶは、アナログ信号ＯＵＴとして出力されると共に、
比較器１４の第１及び第２の入力側に与えられるように
なっている。その他の構成は、図１と同様である。
【００５６】このようなＤＡ変換回路の動作は、図１の
動作とほぼ同様である。但し、設定モード（１）の動作
では、オフセット設定用の測定値ＣＡＬを順次増加させ
る過程で、アナログ加算器１３Ａから出力される合計電
圧ＡＶ，／ＡＶ（即ち、アナログ信号ＯＵＴ）の極性が
反転したときに、比較器１４から出力される比較結果の
信号が変化する。これにより、ゼロ点の検出が容易にな
り、正確な補正値ＣＡＬを設定することができる。その
他の動作は図１の動作と同様である。
動作とほぼ同様である。但し、設定モード（１）の動作
では、オフセット設定用の測定値ＣＡＬを順次増加させ
る過程で、アナログ加算器１３Ａから出力される合計電
圧ＡＶ，／ＡＶ（即ち、アナログ信号ＯＵＴ）の極性が
反転したときに、比較器１４から出力される比較結果の
信号が変化する。これにより、ゼロ点の検出が容易にな
り、正確な補正値ＣＡＬを設定することができる。その
他の動作は図１の動作と同様である。
【００５７】以上のように、この第４の実施形態のＤＡ
変換回路は、第１の実施形態と同様の利点に加えて、よ
り正確な補正値ＣＡＬを設定することができるという利
点がある。
変換回路は、第１の実施形態と同様の利点に加えて、よ
り正確な補正値ＣＡＬを設定することができるという利
点がある。
【００５８】なお、本発明は、上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次の（ａ）〜（ｃ）のようなものがある。
ず、種々の変形が可能である。この変形例としては、例
えば、次の（ａ）〜（ｃ）のようなものがある。
【００５９】（ａ） 図３及び図４のＤＡ変換回路のア
ナログ加算器１３を、図５と同様の差動出力を有するア
ナログ加算器１３Ａに変えても良い。
ナログ加算器１３を、図５と同様の差動出力を有するア
ナログ加算器１３Ａに変えても良い。
【００６０】（ｂ） ＤＡＣ１２，１７のビット数、固
定データＦＤの値、固定値ＦＸの値及び基準電圧ＶＣの
値等は、例示したものに限定されない。
定データＦＤの値、固定値ＦＸの値及び基準電圧ＶＣの
値等は、例示したものに限定されない。
【００６１】（ｃ） 設定モードにおいて、制御部１６
は測定値ＣＡＬを０から順次増加させて出力している
が、２５５から順次減少させて出力する用にしても良
い。
は測定値ＣＡＬを０から順次増加させて出力している
が、２５５から順次減少させて出力する用にしても良
い。
【００６２】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、補正値を第２のアナログ電圧に変換する第２
のＤＡＣと、第１及び第２のアナログ電圧を加算してア
ナログ電圧を出力するアナログ加算器を有している。こ
れにより、オーバーフローによる変換精度の劣化のおそ
れを排除することができる。
によれば、補正値を第２のアナログ電圧に変換する第２
のＤＡＣと、第１及び第２のアナログ電圧を加算してア
ナログ電圧を出力するアナログ加算器を有している。こ
れにより、オーバーフローによる変換精度の劣化のおそ
れを排除することができる。
【００６３】第２の発明によれば、補正値と外部データ
を切り替えて第２のアナログ電圧に変換するための第２
のセレクタを有している。これにより、第１の発明の効
果に加えて、外部のオフセット補償用のプロセッサ等か
らオフセット制御を行うことができる。
を切り替えて第２のアナログ電圧に変換するための第２
のセレクタを有している。これにより、第１の発明の効
果に加えて、外部のオフセット補償用のプロセッサ等か
らオフセット制御を行うことができる。
【００６４】第３の発明によれば、補正値と外部データ
を加算して第２のアナログ電圧に変換するためのディジ
タル加算器を有している。これにより、第２の発明と同
様の効果がある。
を加算して第２のアナログ電圧に変換するためのディジ
タル加算器を有している。これにより、第２の発明と同
様の効果がある。
【００６５】第４の発明によれば、アナログ加算器を、
アナログ信号と反転したアナログ信号を出力するように
構成している。これにより、ゼロ点の検出が容易にな
り、正確なオフセット補正値を設定することができる。
アナログ信号と反転したアナログ信号を出力するように
構成している。これにより、ゼロ点の検出が容易にな
り、正確なオフセット補正値を設定することができる。
【図１】本発明の第１の実施形態を示すＤＡ変換回路の
構成図である。
構成図である。
【図２】従来のＤＡ変換回路の構成図である。
【図３】本発明の第２の実施形態を示すＤＡ変換回路の
構成図である。
構成図である。
【図４】本発明の第３の実施形態を示すＤＡ変換回路の
構成図である。
構成図である。
【図５】本発明の第４の実施形態を示すＤＡ変換回路の
構成図である。
構成図である。
１１，１８，２０ セレクタ １２，１７ ＤＡＣ（ディジタル・アナログ変換器） １３ アナログ加算器 １４ 比較器 １５ レジスタ １６ 制御部 １９ ディジタル加算器
Claims (4)
- 【請求項１】 モード信号で設定モードが指定されたと
きに一定の固定データを選択し、該モード信号で変換モ
ードが指定されたときに変換対象のディジタル信号を選
択して出力するセレクタと、 前記セレクタの出力信号を第１のアナログ電圧に変換す
る第１のディジタル・アナログ変換器と、 測定値または補正値を第２のアナログ電圧に変換する第
２のディジタル・アナログ変換器と、 前記第１及び第２のアナログ電圧を加算してアナログ信
号を出力するアナログ加算器と、 前記アナログ信号を所定の電圧と比較する比較器と、 前記比較器の比較結果を保持するレジスタと、 前記設定モードが指定されたときに、前記測定値を一定
範囲で順次増加または減少させて前記第２のディジタル
・アナログ変換器に与えると共に、前記レジスタに保持
された比較結果に基づいて該測定値の中から前記補正値
を選択し、前記変換モードが指定されたときに、該補正
値を該第２のディジタル・アナログ変換器に与える制御
部とを、 備えたことを特徴とするディジタル・アナログ変換回
路。 - 【請求項２】 モード信号で設定モードが指定されたと
きに一定の固定データを選択し、該モード信号で変換モ
ードが指定されたときに変換対象のディジタル信号を選
択して出力する第１のセレクタと、 前記第１のセレクタの出力信号を第１のアナログ電圧に
変換する第１のディジタル・アナログ変換器と、 制御信号で外部制御モードが指定されたときに外部デー
タを選択し、内部制御モードが指定されたときに測定値
または補正値を選択する第２のセレクタと、 前記第２のセレクタの出力データを第２のアナログ電圧
に変換する第２のディジタル・アナログ変換器と、 前記第１及び第２のアナログ電圧を加算してアナログ信
号を出力するアナログ加算器と、 前記アナログ信号を所定の電圧と比較する比較器と、 前記比較器の比較結果を保持するレジスタと、 前記設定モードが指定されたときに、前記測定値を一定
範囲で順次増加または減少させて前記第２のセレクタに
与えると共に、前記レジスタに保持された比較結果に基
づいて該測定値の中から前記補正値を選択し、前記変換
モードが指定されたときに、該補正値を該第２のセレク
タに与える制御部とを、 備えたことを特徴とするディジタル・アナログ変換回
路。 - 【請求項３】 モード信号で設定モードが指定されたと
きに一定の固定データを選択し、該モード信号で変換モ
ードが指定されたときに変換対象のディジタル信号を選
択して出力する第１のセレクタと、 前記第１のセレクタの出力信号を第１のアナログ電圧に
変換する第１のディジタル・アナログ変換器と、 制御信号で外部制御モードが指定されたときに外部デー
タを選択し、内部制御モードが指定されたときに一定の
固定値を選択する第２のセレクタと、 測定値または補正値と前記第２のセレクタで選択された
データを加算するディジタル加算器と、 前記ディジタル加算器の出力データを第２のアナログ電
圧に変換する第２のディジタル・アナログ変換器と、 前記第１及び第２のアナログ電圧を加算してアナログ信
号を出力するアナログ加算器と、 前記アナログ信号を所定の電圧と比較する比較器と、 前記比較器の比較結果を保持するレジスタと、 前記設定モードが指定されたときに、前記測定値を一定
範囲で順次増加または減少させて前記ディジタル加算器
に与えると共に、前記レジスタに保持された比較結果に
基づいて該測定値の中から前記補正値を選択し、前記変
換モードが指定されたときに、該補正値を該ディジタル
加算器に与える制御部とを、 備えたことを特徴とするディジタル・アナログ変換回
路。 - 【請求項４】 前記アナログ加算器は、前記第１及び第
２のアナログ電圧を加算してアナログ信号を出力すると
共に、該アナログ信号の極性を反転した反転アナログ信
号を出力するように構成し、 前記比較器は、前記アナログ信号を前記反転アナログ信
号と比較するように構成したことを特徴とする請求項
１、２または３記載のディジタル・アナログ変換回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297839A JP3515747B2 (ja) | 2000-09-29 | 2000-09-29 | ディジタル・アナログ変換回路 |
| US09/871,825 US6597300B2 (en) | 2000-09-29 | 2001-06-04 | Digital-analog converting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297839A JP3515747B2 (ja) | 2000-09-29 | 2000-09-29 | ディジタル・アナログ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002111495A true JP2002111495A (ja) | 2002-04-12 |
| JP3515747B2 JP3515747B2 (ja) | 2004-04-05 |
Family
ID=18779887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000297839A Expired - Fee Related JP3515747B2 (ja) | 2000-09-29 | 2000-09-29 | ディジタル・アナログ変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6597300B2 (ja) |
| JP (1) | JP3515747B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007028090A (ja) * | 2005-07-14 | 2007-02-01 | Asahi Kasei Microsystems Kk | 自動オフセットキャンセル回路 |
| WO2007122950A1 (ja) * | 2006-03-23 | 2007-11-01 | Matsushita Electric Industrial Co., Ltd. | 半導体装置、半導体試験装置、及び半導体装置の試験方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005005873A (ja) * | 2003-06-10 | 2005-01-06 | Matsushita Electric Ind Co Ltd | オフセット補償機能付きｄ／ａ変換装置およびｄ／ａ変換装置のオフセット補償方法 |
| US6856174B1 (en) * | 2003-10-01 | 2005-02-15 | Texas Instruments Incorporated | Versatile system for high resolution device calibration |
| JP2006025365A (ja) * | 2004-07-09 | 2006-01-26 | Matsushita Electric Ind Co Ltd | オフセット補償機能付きｄ／ａ変換装置およびｄ／ａ変換装置のオフセット補償方法 |
| DE602004012266D1 (de) * | 2004-09-29 | 2008-04-17 | St Microelectronics Srl | Gerät zur Digital/Analogwandlung eines Signals |
| JP4839139B2 (ja) * | 2006-06-21 | 2011-12-21 | オンセミコンダクター・トレーディング・リミテッド | Ａｄ／ｄａ変換兼用装置 |
| US8681026B2 (en) * | 2012-02-29 | 2014-03-25 | Silicon Laboratories Inc. | Digital to analog converter |
| US8692700B2 (en) * | 2012-05-02 | 2014-04-08 | Honeywell International Inc. | Sigma-delta digital-to-analog converter |
| US9800254B2 (en) | 2015-04-16 | 2017-10-24 | Maxlinear, Inc. | Digital-to-analog converter (DAC) with partial constant switching |
| US9692435B2 (en) * | 2015-04-16 | 2017-06-27 | Maxlinear, Inc. | Digital-to-analog converter (DAC) with digital offsets |
| JP2022115310A (ja) * | 2021-01-28 | 2022-08-09 | セイコーエプソン株式会社 | 集積回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975699A (en) * | 1989-12-01 | 1990-12-04 | Hughes Aircraft Company | Error reduction method and apparatus for a direct digital synthesizer |
| US5894280A (en) * | 1997-02-05 | 1999-04-13 | Vlsi Technology, Inc. | Digital to analog converter offset autocalibration system in a digital synthesizer integrated circuit |
| JPH11234130A (ja) | 1998-02-16 | 1999-08-27 | Rohm Co Ltd | オフセットキャンセル機能を有するｄ／ａ変換器 |
| US6154158A (en) * | 1998-06-30 | 2000-11-28 | Qualcomm Incorporated | Digital-to-analog converter D.C. offset correction comparing converter input and output signals |
| US6281818B1 (en) * | 1999-05-14 | 2001-08-28 | Diamond Systems Corporation | Automatic auto-calibration system |
| US6313769B1 (en) * | 2000-05-03 | 2001-11-06 | Agere Systems Guardian Corp. | Baseband digital offset correction |
-
2000
- 2000-09-29 JP JP2000297839A patent/JP3515747B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-04 US US09/871,825 patent/US6597300B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007028090A (ja) * | 2005-07-14 | 2007-02-01 | Asahi Kasei Microsystems Kk | 自動オフセットキャンセル回路 |
| JP4693533B2 (ja) * | 2005-07-14 | 2011-06-01 | 旭化成エレクトロニクス株式会社 | 自動オフセットキャンセル回路 |
| WO2007122950A1 (ja) * | 2006-03-23 | 2007-11-01 | Matsushita Electric Industrial Co., Ltd. | 半導体装置、半導体試験装置、及び半導体装置の試験方法 |
| US7791519B2 (en) | 2006-03-23 | 2010-09-07 | Panasonic Corporation | Semiconductor device, semiconductor device testing apparatus, and semiconductor device testing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3515747B2 (ja) | 2004-04-05 |
| US6597300B2 (en) | 2003-07-22 |
| US20020039075A1 (en) | 2002-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6563349B2 (ja) | Ａｄｃにおけるｄａｃのミスマッチエラーの検出と補正のための回路及び方法 | |
| JP3523639B2 (ja) | アナログ／デジタルコンバータの校正方法及び校正装置 | |
| JP4532808B2 (ja) | Ａ／ｄコンバータの較正 | |
| US5510789A (en) | Algorithmic A/D converter with digitally calibrated output | |
| JP3515747B2 (ja) | ディジタル・アナログ変換回路 | |
| JPH077913B2 (ja) | 多段アナログ・デジタル変換器 | |
| JP2014533469A (ja) | パイプライン式アナログデジタル変換器における中間ステージ利得誤差および非線形性を減少させるための相関に基づくバックグラウンド較正 | |
| JP2924373B2 (ja) | Ａ／ｄ変換回路 | |
| JP4947899B2 (ja) | デジタル補正集積回路およびデジタルアナログコンバータ（ｄａｃ） | |
| TW201840137A (zh) | 數位類比轉換器及其執行方法 | |
| US8223049B2 (en) | Charge injection mechanism for analog-to-digital converters | |
| JPH01131918A (ja) | Ａｄ変換器 | |
| KR20070050654A (ko) | Ｄ／ａ 컨버터와 ａ／ｄ 컨버터 간 출력 교정방법 및 그아날로그 인코딩 장치 | |
| US5955979A (en) | System and method for compensating for glitch errors in a D/A converter | |
| JP2001339303A (ja) | Ａ／ｄ変換回路 | |
| JPH118557A (ja) | Ａ／ｄ変換器 | |
| KR101175230B1 (ko) | 아날로그 디지탈 변환 장치 | |
| JPH09148931A (ja) | Ｄ／ａコンバータの補正回路 | |
| JPH05160727A (ja) | Ａ／ｄ変換器 | |
| JP3750757B2 (ja) | デジタル・アナログ変換方法およびデジタル・アナログ変換器 | |
| KR100280495B1 (ko) | 연속적 근접 레지스터형 아날로그/디지털 변환기 | |
| JPH0145254B2 (ja) | ||
| JPH0388504A (ja) | 任意波形発生器 | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 | |
| KR20010063488A (ko) | 아날로그-디지털 변환 시간을 최적화한 아날로그-디지털변환 장치 및 그 변환 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040116 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |