JPH06266424A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH06266424A JPH06266424A JP5414493A JP5414493A JPH06266424A JP H06266424 A JPH06266424 A JP H06266424A JP 5414493 A JP5414493 A JP 5414493A JP 5414493 A JP5414493 A JP 5414493A JP H06266424 A JPH06266424 A JP H06266424A
- Authority
- JP
- Japan
- Prior art keywords
- value
- stored
- prom
- analog
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 ユーザプログラムによる値の変換処理をPC
自体が代りに行うようにして、ユーザプログラムによる
変換処理を不要にしてユーザの負担を軽減することを可
能にしたPCを提供する。 【構成】 外部からアナログ信号を入力し、その入力し
たアナログ信号をデジタル値に変換するA/D変換器2
5と、最小値及び最大値が格納されるE2 PROM23
と、アナログ−デジタル変換器の出力とE2 PROMに
格納された最小値及び最大値とに基いて変換値を求める
ためのプログラムが格納されるROM22と、ROMに
格納されたプログラムに基いて、アナログ−デジタル変
換器の出力とE2 PROMに格納された最小値及び最大
値を読み込んで変換値をを求めてRAMに格納するCP
U21とを有する。
自体が代りに行うようにして、ユーザプログラムによる
変換処理を不要にしてユーザの負担を軽減することを可
能にしたPCを提供する。 【構成】 外部からアナログ信号を入力し、その入力し
たアナログ信号をデジタル値に変換するA/D変換器2
5と、最小値及び最大値が格納されるE2 PROM23
と、アナログ−デジタル変換器の出力とE2 PROMに
格納された最小値及び最大値とに基いて変換値を求める
ためのプログラムが格納されるROM22と、ROMに
格納されたプログラムに基いて、アナログ−デジタル変
換器の出力とE2 PROMに格納された最小値及び最大
値を読み込んで変換値をを求めてRAMに格納するCP
U21とを有する。
Description
【0001】
【産業上の利用分野】本発明はプログラマブルコントロ
ーラ(以下PCという)、特にそのアナログ信号の入力
に関する。
ーラ(以下PCという)、特にそのアナログ信号の入力
に関する。
【0002】
【従来の技術】図4は従来のPCのアナログ信号の処理
の流れを示した説明図である。PCは、アナログデータ
(ボリューム等のアナログ信号)を処理する場合には図
4に示される処理を行う。可変抵抗10によりその出力
電圧が調整されそのアナログ入力電圧ViがA/D変換
器11に入力され、そこでn(256)段階のデジタル
値に変換される。CPU12は、A/D変換器11から
デジタル値を読み出し、RAM上にあるレジスタRYY
Y13に格納する。この一連の処理は逐次行なわれる。
の流れを示した説明図である。PCは、アナログデータ
(ボリューム等のアナログ信号)を処理する場合には図
4に示される処理を行う。可変抵抗10によりその出力
電圧が調整されそのアナログ入力電圧ViがA/D変換
器11に入力され、そこでn(256)段階のデジタル
値に変換される。CPU12は、A/D変換器11から
デジタル値を読み出し、RAM上にあるレジスタRYY
Y13に格納する。この一連の処理は逐次行なわれる。
【0003】
【発明が解決しようとする課題】図5は従来のPCの演
算処理の手順を示したフローチャートである。PCにお
いては、入力転送、ユーザプログラムの演算処理及び出
力転送がサイクリックに繰り返される。一般に、ユーザ
ーアプリケーションにおいては変換されたデジタル値を
そのまま使うのではなく、変換されたデジタル値をユー
ザの必要とする数値に置き替える。図4のRYYYのデ
ジタル値はユーザプログラムにより変換する必要があ
り、ユーザはアプリケーションに合ったプログラムを作
成しなければならない。例えば0〜255の範囲にある
デジタル値を20〜25の範囲の数値に置き換える場合
のユーザプログラムは次のように構成される。 RYYYのデジタル値を読み出す(0〜255の範
囲)。 このデジタル値と(最大値−最小値)とを乗算する。 で求めた値を分解度256で除算する。 で求めた値に最小値20を加算する。
算処理の手順を示したフローチャートである。PCにお
いては、入力転送、ユーザプログラムの演算処理及び出
力転送がサイクリックに繰り返される。一般に、ユーザ
ーアプリケーションにおいては変換されたデジタル値を
そのまま使うのではなく、変換されたデジタル値をユー
ザの必要とする数値に置き替える。図4のRYYYのデ
ジタル値はユーザプログラムにより変換する必要があ
り、ユーザはアプリケーションに合ったプログラムを作
成しなければならない。例えば0〜255の範囲にある
デジタル値を20〜25の範囲の数値に置き換える場合
のユーザプログラムは次のように構成される。 RYYYのデジタル値を読み出す(0〜255の範
囲)。 このデジタル値と(最大値−最小値)とを乗算する。 で求めた値を分解度256で除算する。 で求めた値に最小値20を加算する。
【0004】例えばRYYYのデジタル値が「128」
の時の変換値は次式により得られる。 変換値=128×(25−20)/256+20 =22.5 以上のようにして、可変抵抗10のボリュ−ムを最大に
した時には「25」、最小にした時には「20」という
数値が得られる。従って、従来のPCにおいてはユーザ
がアプリケーションに応じたプログラムを作成しなけれ
ばならず、ユーザの負担が大きいという問題点があっ
た。
の時の変換値は次式により得られる。 変換値=128×(25−20)/256+20 =22.5 以上のようにして、可変抵抗10のボリュ−ムを最大に
した時には「25」、最小にした時には「20」という
数値が得られる。従って、従来のPCにおいてはユーザ
がアプリケーションに応じたプログラムを作成しなけれ
ばならず、ユーザの負担が大きいという問題点があっ
た。
【0005】本発明は、このような問題点を解決するた
めになされたものであり、ユーザプログラムによる値の
変換処理をPC自体が代りに行うようにして、ユーザプ
ログラムによる変換処理を不要にしてユーザの負担を軽
減することを可能にしたPCを提供することを目的とす
る。
めになされたものであり、ユーザプログラムによる値の
変換処理をPC自体が代りに行うようにして、ユーザプ
ログラムによる変換処理を不要にしてユーザの負担を軽
減することを可能にしたPCを提供することを目的とす
る。
【0006】
【課題を解決するための手段】本発明に係るPCは、外
部からアナログ信号を入力し、その入力したアナログ信
号をデジタル値に変換するアナログ−デジタル変換器
と、最小値及び最大値が格納されるE2 PROMと、ア
ナログ−デジタル変換器の出力とE2 PROMに格納さ
れた最小値及び最大値とに基いて変換値を求めるめのプ
ログラムが格納されたROMと、ROMに格納されらプ
ログラムに基いて、アナログ−デジタル変換器の出力と
E2 PROMに格納された最小値及び最大値を読み込ん
で変換値を求めてRAMに格納する演算手段とを有す
る。
部からアナログ信号を入力し、その入力したアナログ信
号をデジタル値に変換するアナログ−デジタル変換器
と、最小値及び最大値が格納されるE2 PROMと、ア
ナログ−デジタル変換器の出力とE2 PROMに格納さ
れた最小値及び最大値とに基いて変換値を求めるめのプ
ログラムが格納されたROMと、ROMに格納されらプ
ログラムに基いて、アナログ−デジタル変換器の出力と
E2 PROMに格納された最小値及び最大値を読み込ん
で変換値を求めてRAMに格納する演算手段とを有す
る。
【0007】
【作用】本発明において、ユーザは最小値及び最大値を
E2 PROMに格納するだけでよく、これらの値がE2
PROMに格納されると、演算手段がアナログ−デジタ
ル変換器の出力とE2 PROMに格納された最小値及び
最大値とに基いて変換値を自動的に求めてRAMに格納
する。従って、変換のためのユーザプログラムを作成す
る必要がなくなり、ユーザの負荷が軽減される。
E2 PROMに格納するだけでよく、これらの値がE2
PROMに格納されると、演算手段がアナログ−デジタ
ル変換器の出力とE2 PROMに格納された最小値及び
最大値とに基いて変換値を自動的に求めてRAMに格納
する。従って、変換のためのユーザプログラムを作成す
る必要がなくなり、ユーザの負荷が軽減される。
【0008】
【実施例】図1は本発明の一実施例に係るPCのハード
構成を示すブロック図である。PC20は、図示のよう
に、CPU21、ROM22、E2 PROM23、RA
M24、及びA/D変換器25から構成されている。C
PU21はROM22に格納されているシステムプログ
ラムに基いて演算処理を行う。E2 PROM23は不揮
発性の記憶素子であり、最大値及び最小値が格納され
る。RAM24にはユーザプログラム、変換値等が格納
される。A/D変換器25はアナログ回路と接続されて
おり、アナログ信号をデジタル信号に変換する。この実
施例においてはA/D変換器25は可変抵抗26と接続
される。
構成を示すブロック図である。PC20は、図示のよう
に、CPU21、ROM22、E2 PROM23、RA
M24、及びA/D変換器25から構成されている。C
PU21はROM22に格納されているシステムプログ
ラムに基いて演算処理を行う。E2 PROM23は不揮
発性の記憶素子であり、最大値及び最小値が格納され
る。RAM24にはユーザプログラム、変換値等が格納
される。A/D変換器25はアナログ回路と接続されて
おり、アナログ信号をデジタル信号に変換する。この実
施例においてはA/D変換器25は可変抵抗26と接続
される。
【0009】図2は図1の回路におけるデータの流れを
示した説明図である。可変抵抗26が変化すると、それ
に比例してA/D変換器25のアナログ入力値Viも変
化する。A/D変換器25はアナログ入力値Viを逐次
n分解して、デジタル値に変換する。この変換されたデ
ジタル値は図5の入力転送時に一旦RAM24に格納さ
れる。その後、図4の入力転送が終了し、ユーザプログ
ラムの演算処理が始まる前に、CPU21はRAM24
に格納されたデジタル値とE2 PROM23に格納され
ている最大値及び最小値とに基いて変換処理を行う。こ
の変換処理のプログラムはROM22にシステムプログ
ラムの一部として格納されているが、この変換処理の内
容自体は、従来ユーザプログラムで行われていた図4の
処理と基本的には同じである。E2 PROM23に格納
される最大値及び最小値は、ボリューム等の可変抵抗2
6を最大にした時の値と最小にした時の値に基いて決め
られ、ユーザによりE2 PROM23に予め格納され
る。
示した説明図である。可変抵抗26が変化すると、それ
に比例してA/D変換器25のアナログ入力値Viも変
化する。A/D変換器25はアナログ入力値Viを逐次
n分解して、デジタル値に変換する。この変換されたデ
ジタル値は図5の入力転送時に一旦RAM24に格納さ
れる。その後、図4の入力転送が終了し、ユーザプログ
ラムの演算処理が始まる前に、CPU21はRAM24
に格納されたデジタル値とE2 PROM23に格納され
ている最大値及び最小値とに基いて変換処理を行う。こ
の変換処理のプログラムはROM22にシステムプログ
ラムの一部として格納されているが、この変換処理の内
容自体は、従来ユーザプログラムで行われていた図4の
処理と基本的には同じである。E2 PROM23に格納
される最大値及び最小値は、ボリューム等の可変抵抗2
6を最大にした時の値と最小にした時の値に基いて決め
られ、ユーザによりE2 PROM23に予め格納され
る。
【0010】A/D変換器25によりn分解されたデジ
タル値は、その範囲が0〜(n−1)であるため、E2
PROM23に格納されている最小値と最大値のとの範
囲内の値となるように、CPU21は、下記(1)式に
より変換処理を行う。 変換値=デジタル値×(最大値−最小値)/n分解……(1) 例として、A/D変換器25が256分解、デジタル値
が「128」、最小値が「20」、最大値が「25」と
すると、変換値は128×(25−20)/256で、
「22.5」に変換される。この変換値はRAM24の
レジスタRXXXに記憶される。
タル値は、その範囲が0〜(n−1)であるため、E2
PROM23に格納されている最小値と最大値のとの範
囲内の値となるように、CPU21は、下記(1)式に
より変換処理を行う。 変換値=デジタル値×(最大値−最小値)/n分解……(1) 例として、A/D変換器25が256分解、デジタル値
が「128」、最小値が「20」、最大値が「25」と
すると、変換値は128×(25−20)/256で、
「22.5」に変換される。この変換値はRAM24の
レジスタRXXXに記憶される。
【0011】図3は上述の実施例において、最大値を
「25」、最小値を「20」とした場合のRXXXの変
換範囲を示した図であり、アナログ入力値Viは最大値
「25」と最小値「20」の範囲内に自動的に変換され
る。このときのユーザの作業は、最大値「25」と「最
小値「20」をE2 PROM23に格納するだけであ
り、その負担は軽減されたものとなっている。
「25」、最小値を「20」とした場合のRXXXの変
換範囲を示した図であり、アナログ入力値Viは最大値
「25」と最小値「20」の範囲内に自動的に変換され
る。このときのユーザの作業は、最大値「25」と「最
小値「20」をE2 PROM23に格納するだけであ
り、その負担は軽減されたものとなっている。
【0012】
【発明の効果】以上のように、従来はユーザプログラム
によりA/D変換器のデジタル値をユーザの利用したい
値に変換していたが、本発明によれば、E2 ROMに変
換範囲の最小値及び最大値を設定してPC内部で変換す
るようにしたので、ユーザプログラムを作成する必要が
なく、ユーザの負担が軽減される。また、チャネルが複
数あり、変換範囲も個々に違う場合でも、最小値及び最
大値をチャネル数分だけ用意するだけで済む。
によりA/D変換器のデジタル値をユーザの利用したい
値に変換していたが、本発明によれば、E2 ROMに変
換範囲の最小値及び最大値を設定してPC内部で変換す
るようにしたので、ユーザプログラムを作成する必要が
なく、ユーザの負担が軽減される。また、チャネルが複
数あり、変換範囲も個々に違う場合でも、最小値及び最
大値をチャネル数分だけ用意するだけで済む。
【図1】本発明の一実施例に係るPCのハード構成を示
すブロック図である。
すブロック図である。
【図2】図1の回路におけるデータの流れを示した説明
図である。
図である。
【図3】上述の実施例のRXXXの変換範囲を示した図
である。
である。
【図4】従来のPCのアナログ信号の処理の流れを示し
た説明図である。
た説明図である。
【図5】PCの演算処理の手順を示したフローチャート
である。
である。
Claims (1)
- 【請求項1】 外部からアナログ信号を入力し、その入
力したアナログ信号をデジタル値に変換するアナログ−
デジタル変換器と、 最小値及び最大値が格納されるE2 PROMと、 前記アナログ−デジタル変換器の出力と前記E2 PRO
Mに格納された最小値及び最大値とに基いて変換値を求
めるためのプログラムが格納されるROMと、 前記ROMに格納されたプログラムに基いて、前記アナ
ログ−デジタル変換器の出力と前記E2 PROMに格納
された最小値及び最大値を読み込んで変換値をを求めて
RAMに格納する演算手段とを有することを特徴とする
プログラマブルコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5414493A JPH06266424A (ja) | 1993-03-15 | 1993-03-15 | プログラマブルコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5414493A JPH06266424A (ja) | 1993-03-15 | 1993-03-15 | プログラマブルコントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06266424A true JPH06266424A (ja) | 1994-09-22 |
Family
ID=12962371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5414493A Pending JPH06266424A (ja) | 1993-03-15 | 1993-03-15 | プログラマブルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06266424A (ja) |
-
1993
- 1993-03-15 JP JP5414493A patent/JPH06266424A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4149256A (en) | Analog signal processing system | |
US4752902A (en) | Digital frequency synthesizer | |
JPS6360569B2 (ja) | ||
JPH06266424A (ja) | プログラマブルコントローラ | |
JPS6132685B2 (ja) | ||
SE444730B (sv) | Ljudsyntetisator | |
JPS58186841A (ja) | 対数変換装置 | |
JPH0637644A (ja) | データ変換回路及びデータ変換方法 | |
JPS5935529B2 (ja) | アナログ・デイジタル変換器 | |
SU1068934A1 (ru) | Генератор случайных чисел | |
JP3307223B2 (ja) | 交流電気量のデジタル演算方法及び演算装置 | |
JPS5835671A (ja) | アナログ信号処理装置 | |
JPH0221304A (ja) | 多変数関数ユニット | |
JPS5919487B2 (ja) | アナログ・デイジタル変換器 | |
JPS60195597A (ja) | 音声信号処理システム | |
JPH0128438B2 (ja) | ||
JPS62276619A (ja) | アナログ入出力信号の処理方式 | |
JP2624738B2 (ja) | 丸め処理方式 | |
JPH05165608A (ja) | ディジタル信号プロセッサ | |
JPH05268076A (ja) | デジタルpll装置 | |
JPS6336574B2 (ja) | ||
JPH0728220B2 (ja) | デ−タ変換処理回路 | |
JPH0284818A (ja) | A/d変換回路 | |
JPH0340864B2 (ja) | ||
JPH05165607A (ja) | ディジタル信号プロセッサ |