JPH0728220B2 - デ−タ変換処理回路 - Google Patents
デ−タ変換処理回路Info
- Publication number
- JPH0728220B2 JPH0728220B2 JP59109071A JP10907184A JPH0728220B2 JP H0728220 B2 JPH0728220 B2 JP H0728220B2 JP 59109071 A JP59109071 A JP 59109071A JP 10907184 A JP10907184 A JP 10907184A JP H0728220 B2 JPH0728220 B2 JP H0728220B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- address
- register
- converted
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はディジタル信号処理におけるデータ変換（主と
してデータ符号化）の処理を行う回路に係り、特にハー
ドウェアマクロとテーブルを用いた一連の処理によって
所要の変換を行うデータ変換処理回路に関するものであ
る。
してデータ符号化）の処理を行う回路に係り、特にハー
ドウェアマクロとテーブルを用いた一連の処理によって
所要の変換を行うデータ変換処理回路に関するものであ
る。
［従来の技術］ ディジタル信号処理装置（DSP）等においては、ディジ
タルデータを符号化する等のデータ変換を行う処理がし
ばしば必要となる。このようなデータ変換を行うための
方式としては、従来、すべての入力パターンに対応する
出力のテーブルを用意しておいて、このテーブルを参照
して変換を行うテーブル参照方式がある。テーブル参照
方式の場合は、例えば入力データをアドレスとして対応
する出力データを読出すことができるリードオンリメモ
リ（ROM）等からなるテーブルを用意することによって
容易に行うことができるが、入力のビット数が多いとき
はテーブルサイズが著しく大きくなって実用的でないと
いう問題点がある。
タルデータを符号化する等のデータ変換を行う処理がし
ばしば必要となる。このようなデータ変換を行うための
方式としては、従来、すべての入力パターンに対応する
出力のテーブルを用意しておいて、このテーブルを参照
して変換を行うテーブル参照方式がある。テーブル参照
方式の場合は、例えば入力データをアドレスとして対応
する出力データを読出すことができるリードオンリメモ
リ（ROM）等からなるテーブルを用意することによって
容易に行うことができるが、入力のビット数が多いとき
はテーブルサイズが著しく大きくなって実用的でないと
いう問題点がある。
これに対して、ソフトウェア的に処理を行ってデータ変
換を行う方式がある。この方式は、例えば入力ビットの
ある値の範囲ごとに出力値が一定になるような変換に用
いることができる。このような変換は、ソフトウェア的
に処理して行うことができるが、入力ビット数が多いと
きは多くの命令ステップ数を必要とするため信号処理装
置の主演算系における信号処理全体の処理速度に影響を
与えるという問題点がある。
換を行う方式がある。この方式は、例えば入力ビットの
ある値の範囲ごとに出力値が一定になるような変換に用
いることができる。このような変換は、ソフトウェア的
に処理して行うことができるが、入力ビット数が多いと
きは多くの命令ステップ数を必要とするため信号処理装
置の主演算系における信号処理全体の処理速度に影響を
与えるという問題点がある。
［発明が解決しようとする課題］ 本発明はこのような従来技術の問題点を解決しようとす
るものであって、その目的は、データ変換処理を行う装
置において、ハードウェアからなる簡単な専用回路を付
加することによって、従来信号処理回路の主演算系を用
いてソフトウェア的に処理を行っていたデータ変換処理
を本体と切離して行い、これによって信号処理回路にお
ける処理速度低下を防止することができるデータ変換処
理回路を提供することにある。
るものであって、その目的は、データ変換処理を行う装
置において、ハードウェアからなる簡単な専用回路を付
加することによって、従来信号処理回路の主演算系を用
いてソフトウェア的に処理を行っていたデータ変換処理
を本体と切離して行い、これによって信号処理回路にお
ける処理速度低下を防止することができるデータ変換処
理回路を提供することにある。
［課題を解決するための手段］ 本発明のデータ変換処理回路は、各変換領域の境界値を
格納するテーブル（１）と、このテーブル（１）に対す
る参照アドレスを発生するアドレスレジスタ（８）と、
テーブルの先頭アドレスを格納するテーブル先頭アドレ
スレジスタ（３）と、該テーブル全領域のほぼ半分に相
当するアドレス値を格納する逐次比較回数レジスタ
（４）と、テーブルより求められた境界値と被変換値と
を比較して大小を判定する比較回路（５）と、この大小
判定結果に応じてテーブルの現アドレスに１を加算した
アドレスまたは現アドレスに逐次比較回数レジスタ
（４）の値を加算したアドレスを選択してアドレスレジ
スタ（８）に書込むとともに逐次比較回数レジスタ
（４）の値を該テーブル（１）の値と該被変換値の比較
により所定値に更新するアドレス制御回路（２〜８）と
を設け、テーブルの先頭アドレスに格納された境界値か
らテーブル参照レジスタのアドレスに応じて各境界値と
被変換値とを逐次比較することによって被変換値の属す
る領域を決定するようにしたものである。
格納するテーブル（１）と、このテーブル（１）に対す
る参照アドレスを発生するアドレスレジスタ（８）と、
テーブルの先頭アドレスを格納するテーブル先頭アドレ
スレジスタ（３）と、該テーブル全領域のほぼ半分に相
当するアドレス値を格納する逐次比較回数レジスタ
（４）と、テーブルより求められた境界値と被変換値と
を比較して大小を判定する比較回路（５）と、この大小
判定結果に応じてテーブルの現アドレスに１を加算した
アドレスまたは現アドレスに逐次比較回数レジスタ
（４）の値を加算したアドレスを選択してアドレスレジ
スタ（８）に書込むとともに逐次比較回数レジスタ
（４）の値を該テーブル（１）の値と該被変換値の比較
により所定値に更新するアドレス制御回路（２〜８）と
を設け、テーブルの先頭アドレスに格納された境界値か
らテーブル参照レジスタのアドレスに応じて各境界値と
被変換値とを逐次比較することによって被変換値の属す
る領域を決定するようにしたものである。
従って、本発明の構成は以下に示す通りである。即ち、
被変換値をそれが属するそれぞれ異なる値を有する2N個
の複数の領域の１つを示すデータに変換するデータ変換
処理回路（第２図）において、 被変換値を格納する被変換値レジスタ（２）と、 １回目の被変換値と境界値との大小比較で使用される境
界値 をａ番地に格納したとき、ｋ（２≦ｋ≦Ｎ）回目の被変
換値と境界値との大小比較で使用される2k-1個の境界値 ただしδ（ｋ）はｋ回目に被変換値が境界値より小なら
０、大なら１の値をとり、 γ（ｋ）はδ（ｋ）が０のとき−１の値、δ（ｋ）が１
のとき１の値をとる、に格納する如くした各変換領域の
境界値を格納するテーブル（１）と、 前記テーブル（１）の先頭アドレスを格納するテーブル
先頭アドレスレジスタ（３）と、 初回のみ該テーブル先頭アドレスレジスタ（３）のアド
レス値を、次回から加算器（７）の出力であるアドレス
値を発生するアドレスレジスタ（８）と、 前記アドレスレジスタ（８）から読出されたアドレス値
を加算して前記アドレスレジスタ（８）に送ってその値
を更新する加算器（７）と、 前記テーブル（１）より求められた境界値と被変換値と
を比較して大小を判定する比較回路（５）と、 該テーブル全領域のほぼ半分に相当するアドレス値（2
N-1）を格納する逐次比較回路レジスタ（４）と 前記逐次比較回数レジスタ（４）の逐次比較回数レジス
タの値を選択して加算器（７）に入力するセレクタ
（６）とから構成され、 変換の開始に際して、変換する入力信号を被変換値レジ
スタ（２）に、また、変換領域の数2Nを逐次比較回数レ
ジスタ（４）に置数した後、該先頭アドレスレジスタ
（３）から該テーブル（１）の先頭のアドレスを該アド
レスレジスタ（８）に転送することにより、この値を用
いて該テーブル（１）の先頭に格納されている第一回目
に使用する境界値を読み出して、該比較回路（５）によ
りこの境界値と該被変換値レジスタ（２）にある入力値
と比較し、第一回目の境界値との大小関係を判定し、そ
の後第二回目を開始し、まず、該逐次比較回路レジスタ
（４）の値を1/2倍し、第一回目の処理の判定結果によ
り、この該逐次比較回数レジスタ（４）の値か定数１か
を該セレクタ（６）にて選択して該加算器（７）に入力
し、該アドレスレジスタ（８）の値と加算した結果を該
アドレスレジスタ（８）に新たに格納し、この値をアド
レスとして該テーブル（１）より第二回目に使用する境
界値を読み出し、第一回目と同様の処理で第二回目の大
小判定を行ない、以下同様の処理を繰り返すことによ
り、テーブル（１）の先頭アドレス以降に格納された境
界値からアドレスレジスタ（８）のアドレスに応じて各
境界値と被変換値とを逐次比較することによって被変換
値の属する領域を決定することを特徴とするデータ変換
処理回路（第２図）としての構成を有する。
被変換値をそれが属するそれぞれ異なる値を有する2N個
の複数の領域の１つを示すデータに変換するデータ変換
処理回路（第２図）において、 被変換値を格納する被変換値レジスタ（２）と、 １回目の被変換値と境界値との大小比較で使用される境
界値 をａ番地に格納したとき、ｋ（２≦ｋ≦Ｎ）回目の被変
換値と境界値との大小比較で使用される2k-1個の境界値 ただしδ（ｋ）はｋ回目に被変換値が境界値より小なら
０、大なら１の値をとり、 γ（ｋ）はδ（ｋ）が０のとき−１の値、δ（ｋ）が１
のとき１の値をとる、に格納する如くした各変換領域の
境界値を格納するテーブル（１）と、 前記テーブル（１）の先頭アドレスを格納するテーブル
先頭アドレスレジスタ（３）と、 初回のみ該テーブル先頭アドレスレジスタ（３）のアド
レス値を、次回から加算器（７）の出力であるアドレス
値を発生するアドレスレジスタ（８）と、 前記アドレスレジスタ（８）から読出されたアドレス値
を加算して前記アドレスレジスタ（８）に送ってその値
を更新する加算器（７）と、 前記テーブル（１）より求められた境界値と被変換値と
を比較して大小を判定する比較回路（５）と、 該テーブル全領域のほぼ半分に相当するアドレス値（2
N-1）を格納する逐次比較回路レジスタ（４）と 前記逐次比較回数レジスタ（４）の逐次比較回数レジス
タの値を選択して加算器（７）に入力するセレクタ
（６）とから構成され、 変換の開始に際して、変換する入力信号を被変換値レジ
スタ（２）に、また、変換領域の数2Nを逐次比較回数レ
ジスタ（４）に置数した後、該先頭アドレスレジスタ
（３）から該テーブル（１）の先頭のアドレスを該アド
レスレジスタ（８）に転送することにより、この値を用
いて該テーブル（１）の先頭に格納されている第一回目
に使用する境界値を読み出して、該比較回路（５）によ
りこの境界値と該被変換値レジスタ（２）にある入力値
と比較し、第一回目の境界値との大小関係を判定し、そ
の後第二回目を開始し、まず、該逐次比較回路レジスタ
（４）の値を1/2倍し、第一回目の処理の判定結果によ
り、この該逐次比較回数レジスタ（４）の値か定数１か
を該セレクタ（６）にて選択して該加算器（７）に入力
し、該アドレスレジスタ（８）の値と加算した結果を該
アドレスレジスタ（８）に新たに格納し、この値をアド
レスとして該テーブル（１）より第二回目に使用する境
界値を読み出し、第一回目と同様の処理で第二回目の大
小判定を行ない、以下同様の処理を繰り返すことによ
り、テーブル（１）の先頭アドレス以降に格納された境
界値からアドレスレジスタ（８）のアドレスに応じて各
境界値と被変換値とを逐次比較することによって被変換
値の属する領域を決定することを特徴とするデータ変換
処理回路（第２図）としての構成を有する。
［実施例］ 第１図は本発明が対象とするデータ変換を原理的に例示
したものである。第１図においては全領域が〜の16
個の領域に分割され、各領域の境界の値に対応して境界
値０〜15が定められている。この場合、例えば、最初入
力データを中央の境界値８と比較してこれよりも大きい
か小さいかを判定する。いま境界値８よりも大きけれ
ば、入力データは領域〜中にあるので、次にこの領
域〜の中央の境界値12と比較する。境界値12よりも
小さければ、入力データは領域〜中にあるので、次
にこの領域の中央の境界値10と比較する。このような手
順を繰返えすことによって、入力データがどの領域に属
する信号であるかを示す出力に変換する符号化（データ
変換）が行われる。この場合、入力データがどの領域に
属するかを入力データの値から簡単な論理で識別するこ
とができる場合には、命令の組合わせにより効率のよい
変換処理を行うことができるが、一般的にはそのような
論理関係は期待できず、命令のステップ数が増大する。
そのため、小規模の回路で信号処理回路全体の処理を遅
らせることなく、データ変換を行うことは困難であっ
た。本発明のデータ変換処理回路は、このような問題点
を解決するために、専用のハードウェアマクロを設けて
データ変換処理を信号処理装置における処理と切離して
行うことができる回路を提案するものである。以下、本
発明のデータ変換処理回路、第１図に示されたごとき入
力データを16個の領域に変換する場合を例として説明す
る。
したものである。第１図においては全領域が〜の16
個の領域に分割され、各領域の境界の値に対応して境界
値０〜15が定められている。この場合、例えば、最初入
力データを中央の境界値８と比較してこれよりも大きい
か小さいかを判定する。いま境界値８よりも大きけれ
ば、入力データは領域〜中にあるので、次にこの領
域〜の中央の境界値12と比較する。境界値12よりも
小さければ、入力データは領域〜中にあるので、次
にこの領域の中央の境界値10と比較する。このような手
順を繰返えすことによって、入力データがどの領域に属
する信号であるかを示す出力に変換する符号化（データ
変換）が行われる。この場合、入力データがどの領域に
属するかを入力データの値から簡単な論理で識別するこ
とができる場合には、命令の組合わせにより効率のよい
変換処理を行うことができるが、一般的にはそのような
論理関係は期待できず、命令のステップ数が増大する。
そのため、小規模の回路で信号処理回路全体の処理を遅
らせることなく、データ変換を行うことは困難であっ
た。本発明のデータ変換処理回路は、このような問題点
を解決するために、専用のハードウェアマクロを設けて
データ変換処理を信号処理装置における処理と切離して
行うことができる回路を提案するものである。以下、本
発明のデータ変換処理回路、第１図に示されたごとき入
力データを16個の領域に変換する場合を例として説明す
る。
第２図は本発明のデータ変換処理回路の一実施例の構成
を示したものである。第２図において、１は境界値を格
納するテーブル、２は被変換値を格納する被変換値レジ
スタ、３はテーブル先頭アドレスを格納するテーブル先
頭アドレスレジスタ、４は逐次比較回数を格納する逐次
比較回路レジスタ、５は比較回路、６はセレクタ、７は
加算器、８はアドレスレジスタである。
を示したものである。第２図において、１は境界値を格
納するテーブル、２は被変換値を格納する被変換値レジ
スタ、３はテーブル先頭アドレスを格納するテーブル先
頭アドレスレジスタ、４は逐次比較回数を格納する逐次
比較回路レジスタ、５は比較回路、６はセレクタ、７は
加算器、８はアドレスレジスタである。
また第３図は、第２図に示されたテーブル１における境
界値アドレス及び境界値の格納順序を示し、本発明のデ
ータ変換処理回路においては、このような順序で境界値
を格納することによって、マクロハードの規模を削減す
ることを可能にしている。即ち、大小比較関係をすべて
テーブルにしたり（この場合には、テーブルの入力パタ
ン数は入力値のとりうる値の範囲そのもの，出力値は変
換コードのとりうる全値の数になる）または、大小比較
処理をすべて組み合わせ論理回路で実施（これは変換関
係により、規模はさまざまになるが、いずれにしても、
一般的には第２図でいう回路より大幅に大きくなる。）
するよりよい。なおマイクロコンピュータやディジタル
信号処理装置（DSP）は通常、定数テーブル領域を持っ
ているので、その一部をこのようなテーブル１として用
いることもできる。
界値アドレス及び境界値の格納順序を示し、本発明のデ
ータ変換処理回路においては、このような順序で境界値
を格納することによって、マクロハードの規模を削減す
ることを可能にしている。即ち、大小比較関係をすべて
テーブルにしたり（この場合には、テーブルの入力パタ
ン数は入力値のとりうる値の範囲そのもの，出力値は変
換コードのとりうる全値の数になる）または、大小比較
処理をすべて組み合わせ論理回路で実施（これは変換関
係により、規模はさまざまになるが、いずれにしても、
一般的には第２図でいう回路より大幅に大きくなる。）
するよりよい。なおマイクロコンピュータやディジタル
信号処理装置（DSP）は通常、定数テーブル領域を持っ
ているので、その一部をこのようなテーブル１として用
いることもできる。
第２図において、テーブル１には、第３図に示されるご
とく境界値及び境界値アドレスを格納し、次に被変換
値，テーブルの先頭アドレス，および該テーブル全領域
のほぼ半分に相当するアドレス値2N-1をそれぞれ被変換
値レジスタ2,テーブル先頭アドレスレジスタ3,及び逐次
比較回数レジスタ４に格納する。該テーブル全領域のほ
ぼ半分に相当するアドレス値2N-1は、16＝24であるか
ら、８（＝24-1）である。
とく境界値及び境界値アドレスを格納し、次に被変換
値，テーブルの先頭アドレス，および該テーブル全領域
のほぼ半分に相当するアドレス値2N-1をそれぞれ被変換
値レジスタ2,テーブル先頭アドレスレジスタ3,及び逐次
比較回数レジスタ４に格納する。該テーブル全領域のほ
ぼ半分に相当するアドレス値2N-1は、16＝24であるか
ら、８（＝24-1）である。
アドレスレジスタ８には最初テーブル先頭アドレスレジ
スタ３からテーブル１の先頭アドレスが格納されてい
る。この先頭アドレスを読出してテーブル１に与えるこ
とによって、テーブル１から第３図に示された第１番目
のアドレスａの境界値すなわち境界値８を読出す。この
値と被変換値レジスタ２から読出された被変換値とを比
較回路５に加えて、その大小を比較する。その結果、被
変換値が第１番目の境界値よりも大きいかまたは小さい
かによって、被変換値が領域〜にあるかまたは領域
〜にあるかが判断される。
スタ３からテーブル１の先頭アドレスが格納されてい
る。この先頭アドレスを読出してテーブル１に与えるこ
とによって、テーブル１から第３図に示された第１番目
のアドレスａの境界値すなわち境界値８を読出す。この
値と被変換値レジスタ２から読出された被変換値とを比
較回路５に加えて、その大小を比較する。その結果、被
変換値が第１番目の境界値よりも大きいかまたは小さい
かによって、被変換値が領域〜にあるかまたは領域
〜にあるかが判断される。
いま被変換値が第１番目のアドレスａの境界値８より大
きく領域〜にあると判断されたときは、セレクタ６
は逐次比較回数レジスタ４の逐次比較回数レジスタの値
“8"を選択して加算器７に入力し、加算器７ではアドレ
スレジスタ８から読出されたアドレスに“8"を加算して
アドレスレジスタ８に送ってその値を更新する。これと
同時に逐次比較回数レジスタ４の逐次比較回数は“4"に
される。この逐次比較レジスタ４の値の更新は、同じレ
ジスタの値を右へ１ビットシフトすることによって行わ
れる。これによってアドレスレジスタ８から第９番目の
境界値12のアドレス（ａ＋８）が出力されてテーブル１
に与えられ、テーブル１から第９番目のアドレス（ａ＋
８）の境界値すなわち12の値が読出されて、この境界値
12と被変換値とが比較回路５において比較され、被変換
値が第９番目の境界値12より大きいかまたは小さいかに
よって、被変換値が領域〜にあるかまたは領域〜
にあるかが判断される。
きく領域〜にあると判断されたときは、セレクタ６
は逐次比較回数レジスタ４の逐次比較回数レジスタの値
“8"を選択して加算器７に入力し、加算器７ではアドレ
スレジスタ８から読出されたアドレスに“8"を加算して
アドレスレジスタ８に送ってその値を更新する。これと
同時に逐次比較回数レジスタ４の逐次比較回数は“4"に
される。この逐次比較レジスタ４の値の更新は、同じレ
ジスタの値を右へ１ビットシフトすることによって行わ
れる。これによってアドレスレジスタ８から第９番目の
境界値12のアドレス（ａ＋８）が出力されてテーブル１
に与えられ、テーブル１から第９番目のアドレス（ａ＋
８）の境界値すなわち12の値が読出されて、この境界値
12と被変換値とが比較回路５において比較され、被変換
値が第９番目の境界値12より大きいかまたは小さいかに
よって、被変換値が領域〜にあるかまたは領域〜
にあるかが判断される。
被変換値が第９番目の境界値12より大きく領域〜に
あると判断されたときは、セレクタ６は逐次比較回数レ
ジスタ４の逐次比較回数すなわち“4"を選んで加算器７
に入力し、加算器７はアドレスレジスタ８から読出され
たアドレスに“4"を加算して、アドレスレジスタ８に送
ってその値を更新する。これと同時に逐次比較回路レジ
スタ４の逐次比較回数は“2"にされる。これによってア
ドレスレジスタ８から第13番目の境界値14のアドレス
（ａ＋12）が出力されてテーブル１に与えられ、テーブ
ル１から第13番目の境界値すなわち境界値14が読出され
て、この境界値14と被変換値とが比較回路５において比
較され、被変換値が第13番目の境界値14より大きいかま
たは小さいかによって、被変換値が領域〜にあるか
または領域〜にあるかが判断される。
あると判断されたときは、セレクタ６は逐次比較回数レ
ジスタ４の逐次比較回数すなわち“4"を選んで加算器７
に入力し、加算器７はアドレスレジスタ８から読出され
たアドレスに“4"を加算して、アドレスレジスタ８に送
ってその値を更新する。これと同時に逐次比較回路レジ
スタ４の逐次比較回数は“2"にされる。これによってア
ドレスレジスタ８から第13番目の境界値14のアドレス
（ａ＋12）が出力されてテーブル１に与えられ、テーブ
ル１から第13番目の境界値すなわち境界値14が読出され
て、この境界値14と被変換値とが比較回路５において比
較され、被変換値が第13番目の境界値14より大きいかま
たは小さいかによって、被変換値が領域〜にあるか
または領域〜にあるかが判断される。
また被変換値が第９番目の境界値12より小さく領域〜
にあると判断されたときは、セレクタ６は“1"を選択
して加算器７に入力し、加算器７はアドレスレジスタ８
から読出されたアドレスに“1"を加算して、アドレスレ
ジスタ８に送ってその値を更新する。これによってアド
レスレジスタ８から第10番目の境界値10のアドレス（ａ
＋９）が出力されてテーブル１に与えられ、テーブル１
から第10番目の境界値すなわち境界値10が読出され、こ
の境界値10と被変換値とが比較回路５において比較さ
れ、被変換値が第10番目の境界値10より大きいかまたは
小さいかによって、被変換値が領域〜にあるか、ま
たは領域〜にあるかが判断される。
にあると判断されたときは、セレクタ６は“1"を選択
して加算器７に入力し、加算器７はアドレスレジスタ８
から読出されたアドレスに“1"を加算して、アドレスレ
ジスタ８に送ってその値を更新する。これによってアド
レスレジスタ８から第10番目の境界値10のアドレス（ａ
＋９）が出力されてテーブル１に与えられ、テーブル１
から第10番目の境界値すなわち境界値10が読出され、こ
の境界値10と被変換値とが比較回路５において比較さ
れ、被変換値が第10番目の境界値10より大きいかまたは
小さいかによって、被変換値が領域〜にあるか、ま
たは領域〜にあるかが判断される。
一方、被変換値が第１番目の境界値８より小さく領域
〜にあると判断されたときは、セレクタ６は“1"を選
んで加算器７に入力し、加算器７はアドレスレジスタ８
から読出されたアドレスに“1"を加算してアドレスレジ
スタ８に送ってその値を更新する。これによってアドレ
スレジスタ８から第２番目の境界値４のアドレス（ａ＋
１）が出力されてテーブル１に送られ、テーブル１から
第２番目の境界値４が読出されて、この境界値４と被変
換値とが比較回路５において比較され、被変換値が第２
番目の境界値４より大きいかまたは小さいかによって、
被変換値が領域〜にあるかまたは領域〜にある
かが判断される。
〜にあると判断されたときは、セレクタ６は“1"を選
んで加算器７に入力し、加算器７はアドレスレジスタ８
から読出されたアドレスに“1"を加算してアドレスレジ
スタ８に送ってその値を更新する。これによってアドレ
スレジスタ８から第２番目の境界値４のアドレス（ａ＋
１）が出力されてテーブル１に送られ、テーブル１から
第２番目の境界値４が読出されて、この境界値４と被変
換値とが比較回路５において比較され、被変換値が第２
番目の境界値４より大きいかまたは小さいかによって、
被変換値が領域〜にあるかまたは領域〜にある
かが判断される。
被変換値が第２番目のアドレス（ａ＋１）の境界値４よ
り大きく領域〜にあると判断されたときは、セレク
タ６は逐次比較回数レジスタ４の逐次比較回数すなわち
“4"を選んで加算器７に入力し、加算器７はアドレスレ
ジスタ８から読出されたアドレスに“4"を加算して、ア
ドレスレジスタ８に送ってその値を更新する。これと同
時に逐次比較回数レジスタ４の逐次比較回数は“2"にさ
れる。これによってアドレスレジスタ８から第６番目の
境界値６のアドレス（ａ＋５）が出力されてテーブル１
に与えられ、テーブル１から第６番目の境界値６が読出
されて、この境界値６と被変換値とが比較回路５におい
て比較され、被変換値が第６番目の境界値６より大きい
かまたは小さいかによって、被変換値が領域〜にあ
るか、または〜にあるかが判断される。
り大きく領域〜にあると判断されたときは、セレク
タ６は逐次比較回数レジスタ４の逐次比較回数すなわち
“4"を選んで加算器７に入力し、加算器７はアドレスレ
ジスタ８から読出されたアドレスに“4"を加算して、ア
ドレスレジスタ８に送ってその値を更新する。これと同
時に逐次比較回数レジスタ４の逐次比較回数は“2"にさ
れる。これによってアドレスレジスタ８から第６番目の
境界値６のアドレス（ａ＋５）が出力されてテーブル１
に与えられ、テーブル１から第６番目の境界値６が読出
されて、この境界値６と被変換値とが比較回路５におい
て比較され、被変換値が第６番目の境界値６より大きい
かまたは小さいかによって、被変換値が領域〜にあ
るか、または〜にあるかが判断される。
また被変換値が第２番目の境界値４より小さい領域〜
にあると判断されたときは、セレクタ６は“1"を選択
して加算器７に入力し、加算器７はアドレスレジスタ８
から読出されたアドレスに“1"を加算して、アドレスレ
ジスタ８に送ってその値を更新する。これによってアド
レスレジスタ８から第３番目の境界値２のアドレス（ａ
＋２）が出力されてテーブル１に与えられ、テーブル１
から第３番目の境界値２が読出されて、この境界値２と
被変換値とが比較回路５において比較され、被変換値が
第３番目の境界値２より大きいかまたは小さいかによっ
て、被変換値が領域〜にあるか、または領域〜
にあるかが判断される。
にあると判断されたときは、セレクタ６は“1"を選択
して加算器７に入力し、加算器７はアドレスレジスタ８
から読出されたアドレスに“1"を加算して、アドレスレ
ジスタ８に送ってその値を更新する。これによってアド
レスレジスタ８から第３番目の境界値２のアドレス（ａ
＋２）が出力されてテーブル１に与えられ、テーブル１
から第３番目の境界値２が読出されて、この境界値２と
被変換値とが比較回路５において比較され、被変換値が
第３番目の境界値２より大きいかまたは小さいかによっ
て、被変換値が領域〜にあるか、または領域〜
にあるかが判断される。
以下同様の手順を逐次比較回数レジスタ４の値が“0"に
なるまで行う。上記の例では４回の処理を行うことによ
って領域の判定が完了する。
なるまで行う。上記の例では４回の処理を行うことによ
って領域の判定が完了する。
このようにして、被変換値がどの領域に属するかの順番
がわかる。応用によってはその値をある値に変換する必
要があるが、その値は例えば各領域の中央の値とすれば
よく、この値は領域の境界値等から簡易な処理で求めら
れる場合が多い。
がわかる。応用によってはその値をある値に変換する必
要があるが、その値は例えば各領域の中央の値とすれば
よく、この値は領域の境界値等から簡易な処理で求めら
れる場合が多い。
なお実施例においては、16個の領域について識別を行う
場合について説明したが、領域の数はこれに限らないこ
とは言うまでもなく、一般的には2N個の領域の識別をＮ
回の大小比較によって行うことができる。この場合の各
変換領域の境界値を格納するテーブルは、第一回目に使
用される境界値は 第二回目に使用される境界値は すなわち第１回目の大小比較で使用される境界値 をａ番地に格納してあるとき、ｋ（２≦ｋ≦Ｎ）回目の
大小比較で使用される2k-1個の境界値 を、次の番地に格納するようにすればよい。
場合について説明したが、領域の数はこれに限らないこ
とは言うまでもなく、一般的には2N個の領域の識別をＮ
回の大小比較によって行うことができる。この場合の各
変換領域の境界値を格納するテーブルは、第一回目に使
用される境界値は 第二回目に使用される境界値は すなわち第１回目の大小比較で使用される境界値 をａ番地に格納してあるとき、ｋ（２≦ｋ≦Ｎ）回目の
大小比較で使用される2k-1個の境界値 を、次の番地に格納するようにすればよい。
〔ａ＋２（Ｎ−１）δ（１）＋２（Ｎ−２）δ（２）＋
… ＋２｛Ｎ−（ｋ−１）｝δ（ｋ−１）〕番地 …（２） ただし（１），（２）式において δ（ｋ）はｋ回目の大小比較において、例えば、被変換
値の方が境界値より小なら０、大なら１の値をとり、 γ（ｋ）はδ（ｋ）が０のとき−１の値、δ（ｋ）が１
のとき１の値をとる。
… ＋２｛Ｎ−（ｋ−１）｝δ（ｋ−１）〕番地 …（２） ただし（１），（２）式において δ（ｋ）はｋ回目の大小比較において、例えば、被変換
値の方が境界値より小なら０、大なら１の値をとり、 γ（ｋ）はδ（ｋ）が０のとき−１の値、δ（ｋ）が１
のとき１の値をとる。
もちろん、δ（ｋ）やγ（ｋ）の値と、大小関係の判定
結果とは、テーブルの配置によって逆に定めてもよく、
定め方の如何に係わらず本発明の範囲である。
結果とは、テーブルの配置によって逆に定めてもよく、
定め方の如何に係わらず本発明の範囲である。
Ｎ＝４の例の場合についてテーブルの定め方を示す。ま
ずテーブルの先頭アドレスをａとする第一回目の判定に
使用する境界値T8をアドレスａに置く、次に判定が被変
換値の方が小さかった場合の第二回目に使用する境界値
T4を次の番地ａ＋１に、大きかった場合の境界値T12を
全テーブル領域の後半の先頭であるａ＋24-1番地すなわ
ちａ＋８番地に置く。第三回目の判定に使用する境界値
T2,T6,T10,T14を同様の方法でそれぞれａ＋2,a＋6,a＋1
0,a＋14番地に置く。以下同様にしてテーブルの配置を
定めることができる。もちろん、大小関係を逆にして、
T4をａ＋８番地,T12をａ＋１番地に置くというような方
法も考えられる。この場合セレクタ６の選択を合わせて
逆にすることになる。
ずテーブルの先頭アドレスをａとする第一回目の判定に
使用する境界値T8をアドレスａに置く、次に判定が被変
換値の方が小さかった場合の第二回目に使用する境界値
T4を次の番地ａ＋１に、大きかった場合の境界値T12を
全テーブル領域の後半の先頭であるａ＋24-1番地すなわ
ちａ＋８番地に置く。第三回目の判定に使用する境界値
T2,T6,T10,T14を同様の方法でそれぞれａ＋2,a＋6,a＋1
0,a＋14番地に置く。以下同様にしてテーブルの配置を
定めることができる。もちろん、大小関係を逆にして、
T4をａ＋８番地,T12をａ＋１番地に置くというような方
法も考えられる。この場合セレクタ６の選択を合わせて
逆にすることになる。
また実施例において、テーブル先頭アドレスレジスタ３
と境界値格納用のテーブル１とは、説明を明白にするた
め分けて示されているが、実際には同一のものでよい。
と境界値格納用のテーブル１とは、説明を明白にするた
め分けて示されているが、実際には同一のものでよい。
本発明のデータ変換処理回路におけるハードウェアの構
成、テーブルアドレスの付与方法等には種々のやり方が
考えられるが、基本的に本発明の考え方を用いているも
のはすべて本発明の範囲に含まれる。
成、テーブルアドレスの付与方法等には種々のやり方が
考えられるが、基本的に本発明の考え方を用いているも
のはすべて本発明の範囲に含まれる。
また領域の数は２のべき乗個の場合が最も好都合である
（一般的にはこのような応用が多い）が、そうでない場
合には領域数より大きい最小の２のべき乗数個として、
テーブルにダミー領域を設ければよい。
（一般的にはこのような応用が多い）が、そうでない場
合には領域数より大きい最小の２のべき乗数個として、
テーブルにダミー領域を設ければよい。
［発明の効果］ 以上説明したように本発明によれば、小さな規模のハー
ドウエアを用いることによりデータ変換ができる。これ
により、テーブル参照方式においては入力ビット数に対
応するテーブルサイズが必要なのに対し、領域数に対応
するテーブルサイズだけあればよいことになりハードウ
エアを小型化することができる。また、変換処理をプロ
セッサの主演算器を利用して行なうソフトウエア処理に
比べて、別回路処理のため、プロセッサの処理サイクル
を必要とせず、また変換の処理時間自体も短縮化するこ
とができる。
ドウエアを用いることによりデータ変換ができる。これ
により、テーブル参照方式においては入力ビット数に対
応するテーブルサイズが必要なのに対し、領域数に対応
するテーブルサイズだけあればよいことになりハードウ
エアを小型化することができる。また、変換処理をプロ
セッサの主演算器を利用して行なうソフトウエア処理に
比べて、別回路処理のため、プロセッサの処理サイクル
を必要とせず、また変換の処理時間自体も短縮化するこ
とができる。
第１図は本発明が対象とするデータ変換を例示する図、
第２図は本発明のデータ変換処理回路の一実施例の構成
図、第３図はテーブルにおける境界値アドレス及び境界
値の格納順序を示す図である。 １……テーブル ２……被変換値レジスタ ３……テーブル先頭アドレスレジスタ ４……逐次比較回数レジスタ ５……比較回路 ６……セレクタ ７……加算器 ８……アドレスレジスタ
第２図は本発明のデータ変換処理回路の一実施例の構成
図、第３図はテーブルにおける境界値アドレス及び境界
値の格納順序を示す図である。 １……テーブル ２……被変換値レジスタ ３……テーブル先頭アドレスレジスタ ４……逐次比較回数レジスタ ５……比較回路 ６……セレクタ ７……加算器 ８……アドレスレジスタ
Claims (1)
- 【請求項１】被変換値をそれが属するそれぞれ異なる値
を有する2N個の複数の領域の１つを示すデータに変換す
るデータ変換処理回路において、 該被変換値を格納する被変換値レジスタと、 １回目の被変換値と境界値との大小比較で使用される境
界値 をａ番地に格納したときｋ（２≦ｋ≦Ｎ）回目の被変換
値と境界値との大小比較で使用される2k-1個の境界値 ただしδ（ｋ）はｋ回目に被変換値が境界値より小なら
０、大なら１の値をとり、 γ（ｋ）はδ（ｋ）が０のとき−１の値、δ（ｋ）が１
のとき１の値をとる、に格納する如くした各変換領域の
境界値を格納するテーブルと、 前記テーブルの先頭アドレスを格納するテーブル先頭ア
ドレスレジスタと、 初回のみ該テーブル先頭アドレスレジスタのアドレス値
を、次回から加算器の出力であるアドレス値を発生する
アドレスレジスタと、 前記アドレスレジスタから読出されたアドレス値を加算
して前記アドレスレジスタに送ってその値を更新する加
算器と、 前記テーブルより求められた境界値と被変換値とを比較
して大小を判定する比較回路と、 該テーブル全領域のほぼ半分に相当するアドレス値（2
N-1）を格納する逐次比較回数レジスタと、 前記逐次比較回数レジスタの逐次比較回数レジスタの値
を選択して加算器に入力するセレクタとから構成され、 変換の開始に際して、変換する入力信号を被変換値レジ
スタに、また、変換領域の数2Nを該逐次比較回数レジス
タに置数した後、該先頭アドレスレジスタから該テーブ
ルの先頭のアドレスを該アドレスレジスタに転送するこ
とにより、この値を用いて該テーブルの先頭に格納され
ている第一回目に使用する境界値を読み出して、該比較
回路によりこの境界値と該被変換値レジスタにある入力
値と比較し、第一回目の境界値との大小関係を判定し、
その後第二回目を開始し、まず、該逐次比較回数レジス
タの値を1/2倍し、第一回目の処理の判定結果により、
この該逐次比較回数レジスタの値か定数１かを該レセク
タにて選択して該加算器に入力し、該アドレスレジスタ
の値と加算した結果を該アドレスレジスタに新たに格納
し、この値をアドレスとして該テーブルより第二回目に
使用する境界値を読み出し、第一回目と同様の処理で第
二回目の大小判定を行ない、以下同様の処理を繰り返す
ことにより、テーブルの先頭アドレス以降に格納された
境界値からアドレスレジスタのアドレスに応じて各境界
値と被変換値とを逐次比較することによって被変換値の
属する領域を決定することを特徴とするデータ変換処理
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109071A JPH0728220B2 (ja) | 1984-05-29 | 1984-05-29 | デ−タ変換処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109071A JPH0728220B2 (ja) | 1984-05-29 | 1984-05-29 | デ−タ変換処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS615628A JPS615628A (ja) | 1986-01-11 |
| JPH0728220B2 true JPH0728220B2 (ja) | 1995-03-29 |
Family
ID=14500861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59109071A Expired - Lifetime JPH0728220B2 (ja) | 1984-05-29 | 1984-05-29 | デ−タ変換処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728220B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09231051A (ja) * | 1996-02-26 | 1997-09-05 | Namco Ltd | ルックアップテーブル装置及び信号変換方法 |
| JPH10320524A (ja) | 1997-05-21 | 1998-12-04 | Namco Ltd | ルックアップテーブル装置及び画像生成装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52135636A (en) * | 1976-05-10 | 1977-11-12 | Toshiba Corp | Data transfer unit |
| JPS5939049B2 (ja) * | 1980-02-29 | 1984-09-20 | 富士通株式会社 | コ−ド変換方式 |
-
1984
- 1984-05-29 JP JP59109071A patent/JPH0728220B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS615628A (ja) | 1986-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027970B2 (ja) | デイジタル信号プロセツサメモリ管理ユニツトおよびその方法 | |
| US5136662A (en) | Image processor for sequential processing of successive regions of an image | |
| JP3188467B2 (ja) | 最小値・最大値検索装置 | |
| JPH0728220B2 (ja) | デ−タ変換処理回路 | |
| US5974436A (en) | Execution processor for carrying out power calculation | |
| JPH1166695A (ja) | ディスクドライブ装置、サーボ制御装置及び制御装置 | |
| JPS6260755B2 (ja) | ||
| JP3560596B2 (ja) | 演算装置及びデータの読出方法 | |
| JP2513219B2 (ja) | デ−タ処理用プロセツサ | |
| US4936179A (en) | Electronic musical instrument | |
| JP2589884B2 (ja) | ビットサーチ回路 | |
| JPH06123757A (ja) | 試験装置 | |
| JPS61224039A (ja) | デイジタル対数変換回路 | |
| JPH0523013Y2 (ja) | ||
| JP3548949B2 (ja) | ビタビ復号器 | |
| JP3182497B2 (ja) | 演算処理装置および命令変換装置 | |
| JPH0291768A (ja) | データ検索装置 | |
| JPH0799545B2 (ja) | パイプラインヒストグラム算出回路 | |
| JPH0370028A (ja) | シリアルデータの論理演算回路 | |
| JP2000250737A (ja) | 半導体集積回路 | |
| JPH0566922A (ja) | １０進演算回路 | |
| JPH0477349B2 (ja) | ||
| JPH0447439B2 (ja) | ||
| JPH03242724A (ja) | デジタル演算処理装置 | |
| JPS60146339A (ja) | スキヤンイン・アウト方式 |