JPH06303061A - 電子機器の調整装置 - Google Patents
電子機器の調整装置Info
- Publication number
- JPH06303061A JPH06303061A JP11243793A JP11243793A JPH06303061A JP H06303061 A JPH06303061 A JP H06303061A JP 11243793 A JP11243793 A JP 11243793A JP 11243793 A JP11243793 A JP 11243793A JP H06303061 A JPH06303061 A JP H06303061A
- Authority
- JP
- Japan
- Prior art keywords
- output
- adjusting
- voltage
- control signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 調整を半固定抵抗等を用いず能動素子を利用
して自動化することで製造効率や信頼性の向上、コスト
ダウンを計る。 【構成】 トラッキングバランス調整装置、出力電源調
整装置として、可変抵抗部位についてＦＥＴ又はトラン
ジスタを用い、そのゲート電圧に対するドレイン・ソー
ス間の抵抗の特性、もしくはベース電流に対するコレク
タ電流の特性を用いて、可変抵抗手段として構成する。
そして、これらの可変抵抗手段に対しては出力（トラッ
キングサーボ信号、出力電圧）に基づいてＰＷＭ信号を
生成し、これを制御信号として用いる。
して自動化することで製造効率や信頼性の向上、コスト
ダウンを計る。 【構成】 トラッキングバランス調整装置、出力電源調
整装置として、可変抵抗部位についてＦＥＴ又はトラン
ジスタを用い、そのゲート電圧に対するドレイン・ソー
ス間の抵抗の特性、もしくはベース電流に対するコレク
タ電流の特性を用いて、可変抵抗手段として構成する。
そして、これらの可変抵抗手段に対しては出力（トラッ
キングサーボ信号、出力電圧）に基づいてＰＷＭ信号を
生成し、これを制御信号として用いる。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器の調整装置に
関し、例えばトラッキングバランス調整や電源回路部の
出力電圧調整など、所定の調整が必要な回路部に適用で
きるものである。
関し、例えばトラッキングバランス調整や電源回路部の
出力電圧調整など、所定の調整が必要な回路部に適用で
きるものである。
【０００２】
【従来の技術】電子機器においては、例えば製造後の調
整工程で各種調整を行なう必要がある。例えばＣＤ（コ
ンパクトディスク）やＭＤ（ミニディスク）などに対す
るプレーヤなどではトラッキングバランス調整が必要で
あったり、その他の各種電子機器も含めて電源回路部に
おけるＤＣ−ＤＣコンバータの出力電圧の調整等が必要
とされている。このトラッキングバランスの調整及び出
力電圧調整について従来の方式を説明する。
整工程で各種調整を行なう必要がある。例えばＣＤ（コ
ンパクトディスク）やＭＤ（ミニディスク）などに対す
るプレーヤなどではトラッキングバランス調整が必要で
あったり、その他の各種電子機器も含めて電源回路部に
おけるＤＣ−ＤＣコンバータの出力電圧の調整等が必要
とされている。このトラッキングバランスの調整及び出
力電圧調整について従来の方式を説明する。
【０００３】光ディスクの記録／再生装置において採用
されているトラッキングサーボ方式において、トラッキ
ング誤差信号を検出するためにサイドスポット用いた方
式が広く知られている。例えば３スポット方式やＤＰＰ
（差動プッシュプル）方式が存在する。ここでは、３ス
ポット方式の場合を例にあげてトラッキングバランスの
調整について説明する。
されているトラッキングサーボ方式において、トラッキ
ング誤差信号を検出するためにサイドスポット用いた方
式が広く知られている。例えば３スポット方式やＤＰＰ
（差動プッシュプル）方式が存在する。ここでは、３ス
ポット方式の場合を例にあげてトラッキングバランスの
調整について説明する。
【０００４】図１１は３スポット方式を採用したＣＤプ
レーヤの一般的な光学ピックアップ装置の構成を示した
ものである。１はレーザ光源となる半導体レーザ素子
（レーザダイオード）、２はレーザダイオード１からの
出射されたレーザ光を０次、＋１次、−次ビームに分割
する回析格子、３は偏向ビームスプリッタ、４はレーザ
光を平行ビームにするコリメータレンズ、５は１／４波
長板、６は対物レンズである。また、７は凹レンズ、８
はシリンドリカルレンズ、９はディテクタ部を示し、メ
インスポット用とされ４分割とされるディテクタ９Ａ〜
９Ｄと、サイドスポット用のディテクタ９Ｅ，９Ｆが設
けられている。
レーヤの一般的な光学ピックアップ装置の構成を示した
ものである。１はレーザ光源となる半導体レーザ素子
（レーザダイオード）、２はレーザダイオード１からの
出射されたレーザ光を０次、＋１次、−次ビームに分割
する回析格子、３は偏向ビームスプリッタ、４はレーザ
光を平行ビームにするコリメータレンズ、５は１／４波
長板、６は対物レンズである。また、７は凹レンズ、８
はシリンドリカルレンズ、９はディテクタ部を示し、メ
インスポット用とされ４分割とされるディテクタ９Ａ〜
９Ｄと、サイドスポット用のディテクタ９Ｅ，９Ｆが設
けられている。
【０００５】レーザダイオード１から出射され回析格子
２で０次、＋１次、−次ビームに分割されたレーザ光
は、偏向ビームスプリッタ３、コリメータレンズ４を通
過した後、１／４波長板５で偏光面が４５°回転され、
対物レンズ６を介して光ディスク１７に、メインスポッ
ト及び一対のサイドスポットとして照射される。
２で０次、＋１次、−次ビームに分割されたレーザ光
は、偏向ビームスプリッタ３、コリメータレンズ４を通
過した後、１／４波長板５で偏光面が４５°回転され、
対物レンズ６を介して光ディスク１７に、メインスポッ
ト及び一対のサイドスポットとして照射される。
【０００６】光ディスク１７から反射された光成分は対
物レンズ６を通った後１／４波長板５で偏光面がさらに
４５°回転され、コリメータレンズ４を介して偏向ビー
ムスプリッタ３に入射される。そして偏向ビームスプリ
ッタ３によって９０°偏向されて凹レンズ７、シリンド
リカルレンズ８を介して、光検出部に入射される。ここ
で、メインスポットにかかる反射光成分は４分割光ディ
テクタ９Ａ〜９Ｄによって受光され、サイドスポットに
かかる反射光成分は光ディテクタ９Ｅ，９Ｆによって受
光される。
物レンズ６を通った後１／４波長板５で偏光面がさらに
４５°回転され、コリメータレンズ４を介して偏向ビー
ムスプリッタ３に入射される。そして偏向ビームスプリ
ッタ３によって９０°偏向されて凹レンズ７、シリンド
リカルレンズ８を介して、光検出部に入射される。ここ
で、メインスポットにかかる反射光成分は４分割光ディ
テクタ９Ａ〜９Ｄによって受光され、サイドスポットに
かかる反射光成分は光ディテクタ９Ｅ，９Ｆによって受
光される。
【０００７】各ディテクタ９Ａ〜９Ｆにおいて受光光量
に応じた電流値として得られる信号Ａ〜ＦはそれぞれＲ
Ｆアンプ１０に供給される。そして、ＲＦアンプ１０は
信号Ａ〜Ｆに対して所定の演算処理を行なって再生情報
としてのＲＦ信号を得、これを後段のデコーダに出力す
る。またＲＦアンプ１０はサーボ情報としてのトラッキ
ングエラー信号ＴＥ、フォーカスエラー信号ＦＥを生成
し、サーボ回路１１に供給する。サーボ回路１１はトラ
ッキングエラー信号ＴＥ、フォーカスエラー信号ＦＥに
応じて各サーボドライブ信号ＤTE，ＤFEを生成し、対物
レンズ６をトラッキング方向及びフォーカス方向に駆動
する２軸機構（図示せず）におけるトラッキングコイ
ル、フォーカスコイルに印加する。これにより、レーザ
走査が適正なトラッキング及びフォーカス状態に制御さ
れる。
に応じた電流値として得られる信号Ａ〜ＦはそれぞれＲ
Ｆアンプ１０に供給される。そして、ＲＦアンプ１０は
信号Ａ〜Ｆに対して所定の演算処理を行なって再生情報
としてのＲＦ信号を得、これを後段のデコーダに出力す
る。またＲＦアンプ１０はサーボ情報としてのトラッキ
ングエラー信号ＴＥ、フォーカスエラー信号ＦＥを生成
し、サーボ回路１１に供給する。サーボ回路１１はトラ
ッキングエラー信号ＴＥ、フォーカスエラー信号ＦＥに
応じて各サーボドライブ信号ＤTE，ＤFEを生成し、対物
レンズ６をトラッキング方向及びフォーカス方向に駆動
する２軸機構（図示せず）におけるトラッキングコイ
ル、フォーカスコイルに印加する。これにより、レーザ
走査が適正なトラッキング及びフォーカス状態に制御さ
れる。
【０００８】なお、ＲＦアンプ１０においては、ディテ
クタ部９の出力について、Ａ＋Ｂ＋Ｃ＋Ｄの演算により
ＲＦ信号を生成し、（Ａ＋Ｄ）−（Ｂ＋Ｄ）の演算によ
りフォーカスエラー信号ＦＥを生成する。また、Ｅ−Ｆ
の演算によりトラッキングエラー信号ＴＥを生成する。
クタ部９の出力について、Ａ＋Ｂ＋Ｃ＋Ｄの演算により
ＲＦ信号を生成し、（Ａ＋Ｄ）−（Ｂ＋Ｄ）の演算によ
りフォーカスエラー信号ＦＥを生成する。また、Ｅ−Ｆ
の演算によりトラッキングエラー信号ＴＥを生成する。
【０００９】ここで、ＲＦアンプにおけトラッキングエ
ラー信号ＴＥの生成回路部分及びサーボ回路１１におけ
るトラッキングサーボ回路部分を図１２に示す。ＲＦア
ンプ１０においてＡ1 はディテクタ９Ｆからの信号Ｆを
増幅するアンプであり、抵抗Ｒ1 ，Ｒ2 ，Ｒ3 によりゲ
インが設定される。またＡ2 はディテクタ９Ｅからの信
号Ｅを増幅するアンプであり、抵抗Ｒ4 ，Ｒ5 によりゲ
インが設定される。ただし、抵抗Ｒ5 は半固定抵抗とさ
れ調整時に可変される。
ラー信号ＴＥの生成回路部分及びサーボ回路１１におけ
るトラッキングサーボ回路部分を図１２に示す。ＲＦア
ンプ１０においてＡ1 はディテクタ９Ｆからの信号Ｆを
増幅するアンプであり、抵抗Ｒ1 ，Ｒ2 ，Ｒ3 によりゲ
インが設定される。またＡ2 はディテクタ９Ｅからの信
号Ｅを増幅するアンプであり、抵抗Ｒ4 ，Ｒ5 によりゲ
インが設定される。ただし、抵抗Ｒ5 は半固定抵抗とさ
れ調整時に可変される。
【００１０】アンプＡ1 の出力は抵抗Ｒ6 及び帰還抵抗
Ｒ8 を介して差動アンプＡ3 に供給され、またアンプＡ
2 の出力は抵抗Ｒ7 及び接地抵抗Ｒ9 を介して、差動ア
ンプＡ3 に供給される。差動アンプＡ3 ではアンプＡ2
で増幅された信号ＥからアンプＡ1 で増幅された信号Ｆ
を減算して出力することになり、即ち差動アンプＡ3の
出力がトラッキングエラー信号ＴＥとなる。
Ｒ8 を介して差動アンプＡ3 に供給され、またアンプＡ
2 の出力は抵抗Ｒ7 及び接地抵抗Ｒ9 を介して、差動ア
ンプＡ3 に供給される。差動アンプＡ3 ではアンプＡ2
で増幅された信号ＥからアンプＡ1 で増幅された信号Ｆ
を減算して出力することになり、即ち差動アンプＡ3の
出力がトラッキングエラー信号ＴＥとなる。
【００１１】このトラッキングエラー信号ＴＥはサーボ
回路１１に供給されると、まずＡ／Ｄ変換器１２でデジ
タルデータ化され、さらにデジタルプロセッサとしての
サーボデータ生成回路１３で位相補償、サーボゲイン調
整等がなされてＰＷＭ回路１４に供給される。ＰＷＭ回
路１４では供給されたサーボデータに基づいてパルス幅
変調信号を出力する。このＰＷＭ信号はローパスフィル
タ１５により高周波カットがなされた後、トラッキング
ドライバ１６で所定の増幅処理がなされてトラッキング
ドライブ信号ＤTEとされ、２軸機構におけるトラッキン
グコイルＴＣに印加される。
回路１１に供給されると、まずＡ／Ｄ変換器１２でデジ
タルデータ化され、さらにデジタルプロセッサとしての
サーボデータ生成回路１３で位相補償、サーボゲイン調
整等がなされてＰＷＭ回路１４に供給される。ＰＷＭ回
路１４では供給されたサーボデータに基づいてパルス幅
変調信号を出力する。このＰＷＭ信号はローパスフィル
タ１５により高周波カットがなされた後、トラッキング
ドライバ１６で所定の増幅処理がなされてトラッキング
ドライブ信号ＤTEとされ、２軸機構におけるトラッキン
グコイルＴＣに印加される。
【００１２】ここで、トラッキングが適正に保たれたジ
ャストトラッキング状態ではトラッキングエラー信号Ｔ
Ｅはゼロレベルとなるものであるが、これは、ディテク
タ９Ｅ，９Ｆで検出される受光量が等しくなることに起
因する。ところが、実際にはディテクタ９Ｅ，９Ｆの特
性上の差異や、光学系アライメントのずれなどにより、
ジャストトラッキング状態においても信号Ｅ，Ｆのレベ
ルが異なることが発生する。つまり、トラッキングエラ
ー信号ＴＥとしてはある程度のオフセットがのってしま
うことになる。
ャストトラッキング状態ではトラッキングエラー信号Ｔ
Ｅはゼロレベルとなるものであるが、これは、ディテク
タ９Ｅ，９Ｆで検出される受光量が等しくなることに起
因する。ところが、実際にはディテクタ９Ｅ，９Ｆの特
性上の差異や、光学系アライメントのずれなどにより、
ジャストトラッキング状態においても信号Ｅ，Ｆのレベ
ルが異なることが発生する。つまり、トラッキングエラ
ー信号ＴＥとしてはある程度のオフセットがのってしま
うことになる。
【００１３】このため、従来は例えば信号Ｅ又は信号Ｆ
に対応するアンプのゲイン調整を行なって、Ｅ信号とＦ
信号のバランスを計る（即ちトラッキングバランスを得
る）ことが行なわれている。そして、上記した回路例で
は信号Ｅに対応するアンプＡ 2 においてゲイン調整を行
なうことができるようになされている。即ち、抵抗Ｒ5
は半固定抵抗であり、Ｒa ，Ｒb の抵抗値が可変される
ようになされている。
に対応するアンプのゲイン調整を行なって、Ｅ信号とＦ
信号のバランスを計る（即ちトラッキングバランスを得
る）ことが行なわれている。そして、上記した回路例で
は信号Ｅに対応するアンプＡ 2 においてゲイン調整を行
なうことができるようになされている。即ち、抵抗Ｒ5
は半固定抵抗であり、Ｒa ，Ｒb の抵抗値が可変される
ようになされている。
【００１４】そして、アンプＡ2 のゲインＧA2は、 ＧA2＝（１／Ｒg ）｛（（Ｒ4 ・Ｒb ）／（Ｒ4 ＋Ｒb ））＋Ｒa ）｝ となるため、半固定抵抗Ｒ5 を調整工程で調整すること
により、アンプＡ2 のゲインが調整される。そしてこの
調整によるゲイン設定でアンプＡ1 とアンプＡ2 の出力
バランスをとり、ジャストトラッキング状態で０レベル
のトラッキングエラー信号ＴＥが得られるようにしてい
た。すなわち、トラッキングバランスを取るようにして
いた。
により、アンプＡ2 のゲインが調整される。そしてこの
調整によるゲイン設定でアンプＡ1 とアンプＡ2 の出力
バランスをとり、ジャストトラッキング状態で０レベル
のトラッキングエラー信号ＴＥが得られるようにしてい
た。すなわち、トラッキングバランスを取るようにして
いた。
【００１５】次に、電源回路部におけるＤＣ−ＤＣコン
バータの出力電圧調整のための構成を図１３で説明す
る。２０はＤＣ−ＤＣコンバータであり、非安定の入力
電圧Ｄ1 から電源電圧としてレギュレートされた電圧Ｖ
0 を出力するたため、例えばスイッチング素子及びスイ
ッチング素子のオン／オフ制御を行なうＰＷＭ方式のス
イッチング制御回路が設けられている。
バータの出力電圧調整のための構成を図１３で説明す
る。２０はＤＣ−ＤＣコンバータであり、非安定の入力
電圧Ｄ1 から電源電圧としてレギュレートされた電圧Ｖ
0 を出力するたため、例えばスイッチング素子及びスイ
ッチング素子のオン／オフ制御を行なうＰＷＭ方式のス
イッチング制御回路が設けられている。
【００１６】ここで、出力電圧Ｖ0 が抵抗Ｒ10，Ｒ11，
Ｒ12を介して取り出されており、この抵抗Ｒ11は半固定
抵抗とされている。そして半固定抵抗Ｒ11上の接点から
取り出された電圧はエラーアンプ（比較器）２１に供給
され、またエラーアンプ２１には比較基準として基準電
圧Ｖref が供給されている。
Ｒ12を介して取り出されており、この抵抗Ｒ11は半固定
抵抗とされている。そして半固定抵抗Ｒ11上の接点から
取り出された電圧はエラーアンプ（比較器）２１に供給
され、またエラーアンプ２１には比較基準として基準電
圧Ｖref が供給されている。
【００１７】この場合、半固定抵抗から取り出される、
出力電圧Ｖ0 を分圧した電圧Ｖｒについて、Ｖｒ＜Ｖ
ref であるとエラーアンプ２１の出力ＶE がＨレベルと
なる。すると、出力ＶE が供給されるＤＣ−ＤＣコンバ
ータ２０におけるスイッチング制御回路は、出力電圧Ｖ
0 が上昇するようにスイッチング素子を制御する。つま
りスイッチング制御信号としてのＰＷＭ変調信号のデュ
ーティを変化させる。一方、Ｖｒ＝Ｖref であって出力
ＶE ＝０であれば、その出力電圧状態が保たれ、また、
Ｖｒ＞Ｖref であって出力ＶE がＬレベルとなったら、
ＤＣ−ＤＣコンバータ２０におけるスイッチング制御回
路は、出力電圧Ｖ0 が降下するようにスイッチング素子
を制御する。
出力電圧Ｖ0 を分圧した電圧Ｖｒについて、Ｖｒ＜Ｖ
ref であるとエラーアンプ２１の出力ＶE がＨレベルと
なる。すると、出力ＶE が供給されるＤＣ−ＤＣコンバ
ータ２０におけるスイッチング制御回路は、出力電圧Ｖ
0 が上昇するようにスイッチング素子を制御する。つま
りスイッチング制御信号としてのＰＷＭ変調信号のデュ
ーティを変化させる。一方、Ｖｒ＝Ｖref であって出力
ＶE ＝０であれば、その出力電圧状態が保たれ、また、
Ｖｒ＞Ｖref であって出力ＶE がＬレベルとなったら、
ＤＣ−ＤＣコンバータ２０におけるスイッチング制御回
路は、出力電圧Ｖ0 が降下するようにスイッチング素子
を制御する。
【００１８】即ち、エラーアンプ２１の出力ＶｒとＤＣ
−ＤＣコンバータ２０の出力電圧Ｖ0 の関係は、図１４
に示すようになる。従って、電源電圧調整を行なうため
には、例えば製造後の調整工程において半固定抵抗Ｒ11
を調整し、所望の電源電圧状態を得ることになる。
−ＤＣコンバータ２０の出力電圧Ｖ0 の関係は、図１４
に示すようになる。従って、電源電圧調整を行なうため
には、例えば製造後の調整工程において半固定抵抗Ｒ11
を調整し、所望の電源電圧状態を得ることになる。
【００１９】
【発明が解決しようとする課題】ところが、このように
半固定抵抗を用いたトラッキングバランスや出力電圧の
調整方式では、当然その調整工程が必要となり、製造工
程数が増加してしまい、製造効率の低下やコストアップ
という点で大きな問題となっている。さらに、半固定抵
抗という可動部品を使用するため、個体毎のばらつきや
経時変化による信頼性の低下という問題も生じている。
半固定抵抗を用いたトラッキングバランスや出力電圧の
調整方式では、当然その調整工程が必要となり、製造工
程数が増加してしまい、製造効率の低下やコストアップ
という点で大きな問題となっている。さらに、半固定抵
抗という可動部品を使用するため、個体毎のばらつきや
経時変化による信頼性の低下という問題も生じている。
【００２０】なお、例えばトラッキングバランスについ
ては、半固定抵抗を用いない自動調整を実現する技術が
先に本出願人により提案されている（特開平４−１２１
８３２号公報参照）。
ては、半固定抵抗を用いない自動調整を実現する技術が
先に本出願人により提案されている（特開平４−１２１
８３２号公報参照）。
【００２１】これは、図１５に示すようにアンプＡ2 に
対するゲイン調整部として、抵抗Ｒ21〜Ｒ24をそれぞれ
トランジスタＱ1 〜Ｑ4 に接続し、制御部としてのマイ
コン１７によりトランジスタＱ1 〜Ｑ4 をそれぞれスイ
ッチングすることで抵抗値が選択されるようになされて
いる。マイコン１７に対してはトラッキングエラー信号
ＴＥをローパスフィルタ１８に供給してオフセット成分
を抽出した信号が供給されており、マイコン１７はその
オフセット値に応じてトランジスタＱ1 〜Ｑ4のオン／
オフ状態を設定している。抵抗Ｒ21，Ｒ22，Ｒ23，Ｒ24
の抵抗値は例えば１：２：４：８に設定されており、こ
れらによる合成抵抗値は８段階に可変制御される。そし
て、この合成抵抗値の可変に応じてアンプＡ2 のゲイン
が調整されることになる。
対するゲイン調整部として、抵抗Ｒ21〜Ｒ24をそれぞれ
トランジスタＱ1 〜Ｑ4 に接続し、制御部としてのマイ
コン１７によりトランジスタＱ1 〜Ｑ4 をそれぞれスイ
ッチングすることで抵抗値が選択されるようになされて
いる。マイコン１７に対してはトラッキングエラー信号
ＴＥをローパスフィルタ１８に供給してオフセット成分
を抽出した信号が供給されており、マイコン１７はその
オフセット値に応じてトランジスタＱ1 〜Ｑ4のオン／
オフ状態を設定している。抵抗Ｒ21，Ｒ22，Ｒ23，Ｒ24
の抵抗値は例えば１：２：４：８に設定されており、こ
れらによる合成抵抗値は８段階に可変制御される。そし
て、この合成抵抗値の可変に応じてアンプＡ2 のゲイン
が調整されることになる。
【００２２】ところが、このようにトランジスタＱ1 〜
Ｑ4 を各抵抗に対応するスイッチング素子として使用す
ることにより、トランジスタが多数必要であり、またト
ランジスタと同数のマイコンポートも必要となる。特に
マイコンポートが多数（この場合４個）占有されてしま
うことはシステム設計上好ましくないという問題があ
る。
Ｑ4 を各抵抗に対応するスイッチング素子として使用す
ることにより、トランジスタが多数必要であり、またト
ランジスタと同数のマイコンポートも必要となる。特に
マイコンポートが多数（この場合４個）占有されてしま
うことはシステム設計上好ましくないという問題があ
る。
【００２３】
【課題を解決するための手段】本発明はこのような問題
点に鑑みてなされたもので、従来、半固定抵抗を用いて
いた調整を半固定抵抗を用いづに自動化することで製造
効率や信頼性の向上、コストダウンを計るとともに、例
えば自動調整動作の制御部として機能するマイコンにお
いて多数のポート数を占有することもない調整装置を提
供することを目的とする。そして、これを特にトラッキ
ングバランス調整装置、出力電源調整装置として実現す
る。
点に鑑みてなされたもので、従来、半固定抵抗を用いて
いた調整を半固定抵抗を用いづに自動化することで製造
効率や信頼性の向上、コストダウンを計るとともに、例
えば自動調整動作の制御部として機能するマイコンにお
いて多数のポート数を占有することもない調整装置を提
供することを目的とする。そして、これを特にトラッキ
ングバランス調整装置、出力電源調整装置として実現す
る。
【００２４】まずトラッキングバランス調整装置として
は次のように構成する。即ち、複数の受光素子の出力の
演算処理によりディスク状記録媒体に対するレーザ走査
のためのサーボ情報を生成するために、それぞれ所定の
受光素子からの信号を増幅する複数の増幅手段と、各増
幅手段の出力を演算してサーボ情報を生成する演算手段
とを備えた電子機器における、各増幅手段の出力の間の
オフセットを調整する調整装置として、演算手段から出
力されるサーボ情報からオフセット成分を抽出してこれ
をデジタル値化し、さらにそのデジタル値に応じてＰＷ
Ｍ制御信号を出力する制御手段と、増幅手段の一方又は
両方に対して設けられ、ＰＷＭ制御信号がベースに供給
されてＰＷＭ制御信号電流に応じてコレクタ電流が可変
されるトランジスタを備え、このコレクタ電流に応じて
対応する増幅手段におけるゲインを可変設定することの
できるゲイン調整手段とを備えて構成されるようにす
る。
は次のように構成する。即ち、複数の受光素子の出力の
演算処理によりディスク状記録媒体に対するレーザ走査
のためのサーボ情報を生成するために、それぞれ所定の
受光素子からの信号を増幅する複数の増幅手段と、各増
幅手段の出力を演算してサーボ情報を生成する演算手段
とを備えた電子機器における、各増幅手段の出力の間の
オフセットを調整する調整装置として、演算手段から出
力されるサーボ情報からオフセット成分を抽出してこれ
をデジタル値化し、さらにそのデジタル値に応じてＰＷ
Ｍ制御信号を出力する制御手段と、増幅手段の一方又は
両方に対して設けられ、ＰＷＭ制御信号がベースに供給
されてＰＷＭ制御信号電流に応じてコレクタ電流が可変
されるトランジスタを備え、このコレクタ電流に応じて
対応する増幅手段におけるゲインを可変設定することの
できるゲイン調整手段とを備えて構成されるようにす
る。
【００２５】また、他のトラッキングバランス調整装置
として、上記同様に各増幅手段の出力の間のオフセット
バランスを調整する調整装置として、演算手段から出力
されるサーボ情報からオフセット成分を抽出してこれを
デジタル値化し、さらにそのデジタル値に応じてＰＷＭ
制御信号を出力する制御手段と、増幅手段の一方又は両
方に対して設けられ、ＰＷＭ制御信号がゲートに供給さ
れてＰＷＭ制御信号電圧に応じてドレイン・ソース間の
抵抗値が可変されるＦＥＴを備え、このドレイン・ソー
ス間の抵抗値に応じて対応する増幅手段におけるゲイン
を可変設定することのできるゲイン調整手段とを備えて
構成されるようにする。
として、上記同様に各増幅手段の出力の間のオフセット
バランスを調整する調整装置として、演算手段から出力
されるサーボ情報からオフセット成分を抽出してこれを
デジタル値化し、さらにそのデジタル値に応じてＰＷＭ
制御信号を出力する制御手段と、増幅手段の一方又は両
方に対して設けられ、ＰＷＭ制御信号がゲートに供給さ
れてＰＷＭ制御信号電圧に応じてドレイン・ソース間の
抵抗値が可変されるＦＥＴを備え、このドレイン・ソー
ス間の抵抗値に応じて対応する増幅手段におけるゲイン
を可変設定することのできるゲイン調整手段とを備えて
構成されるようにする。
【００２６】次に、ＤＣ−ＤＣコンバータを備えた電子
機器におけるＤＣ−ＤＣコンバータの出力電圧を調整す
る調整装置としては、ＤＣ−ＤＣコンバータから出力さ
れる電圧値をデジタル値化し、さらにそのデジタル値に
応じてＰＷＭ制御信号を出力する制御手段と、ＤＣ−Ｄ
Ｃコンバータにおけるスイッチング素子に対して設けら
れ、制御手段からのＰＷＭ制御信号がベースに供給され
てＰＷＭ制御信号電流に応じてコレクタ電流が可変され
るトランジスタを備え、このコレクタ電流に基づいてエ
ラー情報を生成し、スイッチング素子の動作状態を可変
設定することのできる出力電圧調整手段とを備えて構成
されるようにする。
機器におけるＤＣ−ＤＣコンバータの出力電圧を調整す
る調整装置としては、ＤＣ−ＤＣコンバータから出力さ
れる電圧値をデジタル値化し、さらにそのデジタル値に
応じてＰＷＭ制御信号を出力する制御手段と、ＤＣ−Ｄ
Ｃコンバータにおけるスイッチング素子に対して設けら
れ、制御手段からのＰＷＭ制御信号がベースに供給され
てＰＷＭ制御信号電流に応じてコレクタ電流が可変され
るトランジスタを備え、このコレクタ電流に基づいてエ
ラー情報を生成し、スイッチング素子の動作状態を可変
設定することのできる出力電圧調整手段とを備えて構成
されるようにする。
【００２７】また同じくＤＣ−ＤＣコンバータを備えた
電子機器におけるＤＣ−ＤＣコンバータの出力電圧を調
整する調整装置として、ＤＣ−ＤＣコンバータから出力
される電圧値をデジタル値化し、さらにそのデジタル値
に応じてＰＷＭ制御信号を出力する制御手段と、ＤＣ−
ＤＣコンバータにおけるスイッチング素子に対して設け
られ、制御手段からのＰＷＭ制御信号がゲートに供給さ
れてＰＷＭ制御信号電圧に応じてドレイン・ソース間の
抵抗値が可変されるＦＥＴを備え、このドレイン・ソー
ス間の抵抗値に基づいてエラー情報を生成し、スイッチ
ング素子の動作状態を可変設定することのできる出力電
圧調整手段とを備えて構成されるようにする。
電子機器におけるＤＣ−ＤＣコンバータの出力電圧を調
整する調整装置として、ＤＣ−ＤＣコンバータから出力
される電圧値をデジタル値化し、さらにそのデジタル値
に応じてＰＷＭ制御信号を出力する制御手段と、ＤＣ−
ＤＣコンバータにおけるスイッチング素子に対して設け
られ、制御手段からのＰＷＭ制御信号がゲートに供給さ
れてＰＷＭ制御信号電圧に応じてドレイン・ソース間の
抵抗値が可変されるＦＥＴを備え、このドレイン・ソー
ス間の抵抗値に基づいてエラー情報を生成し、スイッチ
ング素子の動作状態を可変設定することのできる出力電
圧調整手段とを備えて構成されるようにする。
【００２８】
【作用】上記構成の本発明では、即ち、トランジスタ又
はＦＥＴを可変抵抗素子として用いることになる。この
際の動作原理を図１〜図５で説明する。
はＦＥＴを可変抵抗素子として用いることになる。この
際の動作原理を図１〜図５で説明する。
【００２９】図１に概念図として示すようにアンプＡに
対してアンプゲインを設定することになる帰還回路４０
に、可変抵抗（半固定抵抗）の代りにＦＥＴ又はトラン
ジスタ等の制御素子を挿入する。そして、アンプＡの出
力Ａout を帰還回路４０を介してフィードバックする際
に、制御素子により帰還特性を自己コントロールするこ
とにより、このアンプＡを有する回路系の手動調整を不
要とする。そして、この帰還特性のコントロールのため
には、ＦＥＴ又はトランジスタに入力する電圧．電流に
よってアンプＡのゲインが線形関数的に変化するように
帰還回路４０を形成する。
対してアンプゲインを設定することになる帰還回路４０
に、可変抵抗（半固定抵抗）の代りにＦＥＴ又はトラン
ジスタ等の制御素子を挿入する。そして、アンプＡの出
力Ａout を帰還回路４０を介してフィードバックする際
に、制御素子により帰還特性を自己コントロールするこ
とにより、このアンプＡを有する回路系の手動調整を不
要とする。そして、この帰還特性のコントロールのため
には、ＦＥＴ又はトランジスタに入力する電圧．電流に
よってアンプＡのゲインが線形関数的に変化するように
帰還回路４０を形成する。
【００３０】制御素子としてＦＥＴを用いる場合は、図
２（ａ）に示すゲート・ソース間の電圧ＶGSに対するド
レイン・ソース間の抵抗値ＲDSの特性を用いる。即ち、
図２（ｂ）の特性図からわかるように、ゲート・ソース
間電圧ＶGSとドレイン・ソース間抵抗ＲDSの関係におけ
る線形領域を用いれば、ＦＥＴを制御素子として利用で
きる。
２（ａ）に示すゲート・ソース間の電圧ＶGSに対するド
レイン・ソース間の抵抗値ＲDSの特性を用いる。即ち、
図２（ｂ）の特性図からわかるように、ゲート・ソース
間電圧ＶGSとドレイン・ソース間抵抗ＲDSの関係におけ
る線形領域を用いれば、ＦＥＴを制御素子として利用で
きる。
【００３１】また制御素子としてトランジスタを用いる
場合は、図３（ａ）に示すベース電流ＩB に対するコレ
クタ電流ＩC の特性を用いる。図３（ｂ）はコレクタ抵
抗、エミッタ抵抗を各種変更した際のコレクタ・エミッ
タ間電圧ＶCEとコレクタ電流ＩC の特性を示したもので
あるが、この特性図においてベース電流ＩB とコレクタ
電流ＩC が、コレクタ・エミッタ間電圧ＶCEに関わら
ず、比例関係にある領域（飽和領域）において使用すれ
ば、トランジスタを制御素子として利用できる。
場合は、図３（ａ）に示すベース電流ＩB に対するコレ
クタ電流ＩC の特性を用いる。図３（ｂ）はコレクタ抵
抗、エミッタ抵抗を各種変更した際のコレクタ・エミッ
タ間電圧ＶCEとコレクタ電流ＩC の特性を示したもので
あるが、この特性図においてベース電流ＩB とコレクタ
電流ＩC が、コレクタ・エミッタ間電圧ＶCEに関わら
ず、比例関係にある領域（飽和領域）において使用すれ
ば、トランジスタを制御素子として利用できる。
【００３２】図４（ａ）にＦＥＴを上述の制御素子とし
て利用することのモデルとなる回路を示す。ＦＥＴ４１
のゲートに対して抵抗Ｒ42，Ｒ43及びコンデンサＣ40を
介して直流信号が入力される。また端子Ｔ1 とＦＥＴ４
１のドレインの間には抵抗Ｒ41が挿入されている。ここ
で、ＶC は1.5V、抵抗Ｒ41は 11KΩ、抵抗Ｒ42は120K
Ω、コンデンサＣ40は 0.068μＦとし、入力される直流
信号の電圧Ｖｉを０〜３Ｖまで変化させた際に端子Ｔ
1 ，Ｔ2 間にあらわれる抵抗値ＲL を測定したものが図
４（ｂ）である。なお、抵抗Ｒ43が 68KΩの場合と、12
0KΩの場合について測定した。
て利用することのモデルとなる回路を示す。ＦＥＴ４１
のゲートに対して抵抗Ｒ42，Ｒ43及びコンデンサＣ40を
介して直流信号が入力される。また端子Ｔ1 とＦＥＴ４
１のドレインの間には抵抗Ｒ41が挿入されている。ここ
で、ＶC は1.5V、抵抗Ｒ41は 11KΩ、抵抗Ｒ42は120K
Ω、コンデンサＣ40は 0.068μＦとし、入力される直流
信号の電圧Ｖｉを０〜３Ｖまで変化させた際に端子Ｔ
1 ，Ｔ2 間にあらわれる抵抗値ＲL を測定したものが図
４（ｂ）である。なお、抵抗Ｒ43が 68KΩの場合と、12
0KΩの場合について測定した。
【００３３】図からわかるように端子Ｔ1 ，Ｔ2 間にあ
らわれる抵抗値ＲL は、入力電圧Ｖｉに対して線形な領
域を得ることができる。つまり、この端子Ｔ1 ，Ｔ2 間
の抵抗値（ＦＥＴ４１のドレイン・ソース間抵抗ＲDS）
が上記図１の帰還回路４０における帰還抵抗となるよう
に構成することで、入力電圧Ｖｉを制御入力としてアン
プＡのゲイン調整を行なうことができる。
らわれる抵抗値ＲL は、入力電圧Ｖｉに対して線形な領
域を得ることができる。つまり、この端子Ｔ1 ，Ｔ2 間
の抵抗値（ＦＥＴ４１のドレイン・ソース間抵抗ＲDS）
が上記図１の帰還回路４０における帰還抵抗となるよう
に構成することで、入力電圧Ｖｉを制御入力としてアン
プＡのゲイン調整を行なうことができる。
【００３４】また、図５（ａ）にトランジスタを上述の
制御素子として利用することのモデルとなる回路を示
す。トランジスタ４２のベースに対して抵抗Ｒ46及びコ
ンデンサＣ41を介して直流信号が入力される。トランジ
スタ４２のエミッタには抵抗Ｒ44を介して電圧ＶCC（３
Ｖ）が印加される。端子Ｔ3 にはトランジスタ４２のコ
レクタ電流に応じて、抵抗Ｒ45により電圧Ｖ0ut が取り
出される。
制御素子として利用することのモデルとなる回路を示
す。トランジスタ４２のベースに対して抵抗Ｒ46及びコ
ンデンサＣ41を介して直流信号が入力される。トランジ
スタ４２のエミッタには抵抗Ｒ44を介して電圧ＶCC（３
Ｖ）が印加される。端子Ｔ3 にはトランジスタ４２のコ
レクタ電流に応じて、抵抗Ｒ45により電圧Ｖ0ut が取り
出される。
【００３５】ここで、抵抗Ｒ46は100KΩ、コンデンサＣ
41は 0.1μＦとし、入力される直流信号の電圧Ｖｉを０
〜 1.5Ｖまで変化させた際に端子Ｔ3 にあらわれる電圧
Ｖou t を測定したものが図５（ｂ）である。なお、抵抗
Ｒ44，Ｒ45が 22KΩ、5.1KΩの場合、 15KΩ、5.1KΩの
場合、及び 22KΩ、8.2KΩの各場合について測定した。
41は 0.1μＦとし、入力される直流信号の電圧Ｖｉを０
〜 1.5Ｖまで変化させた際に端子Ｔ3 にあらわれる電圧
Ｖou t を測定したものが図５（ｂ）である。なお、抵抗
Ｒ44，Ｒ45が 22KΩ、5.1KΩの場合、 15KΩ、5.1KΩの
場合、及び 22KΩ、8.2KΩの各場合について測定した。
【００３６】図からわかるように端子Ｔ3 −グランド間
にあらわれる電圧Ｖout は、入力電圧Ｖｉに対して線形
な領域を得ることができる。つまり、入力電圧Ｖｉに応
じてトランジスタ４２に印加されるベース電流により、
コレクタ電流ＩC が可変され、抵抗Ｒ45を介してコレク
タ電流ＩC に応じた電圧値が得られることになり、従っ
て、入力電圧Ｖｉを制御入力としてトランジスタ４２の
コレクタ電流ＩC に基づく帰還抵抗制御回路を構成する
ことで、入力電圧Ｖｉを制御入力としてアンプＡのゲイ
ン調整を行なうことができる。
にあらわれる電圧Ｖout は、入力電圧Ｖｉに対して線形
な領域を得ることができる。つまり、入力電圧Ｖｉに応
じてトランジスタ４２に印加されるベース電流により、
コレクタ電流ＩC が可変され、抵抗Ｒ45を介してコレク
タ電流ＩC に応じた電圧値が得られることになり、従っ
て、入力電圧Ｖｉを制御入力としてトランジスタ４２の
コレクタ電流ＩC に基づく帰還抵抗制御回路を構成する
ことで、入力電圧Ｖｉを制御入力としてアンプＡのゲイ
ン調整を行なうことができる。
【００３７】
【実施例】以下、本発明の各種実施例を図６〜図１０に
より説明する。なお、各図において前記図１１〜図１５
と同一部分は同一符合を付し、説明を省略する。図６は
前記図１２と同様にＲＦアンプにおけトラッキングエラ
ー信号ＴＥの生成回路部分及びサーボ回路１１における
トラッキングサーボ回路部分を示したものである。
より説明する。なお、各図において前記図１１〜図１５
と同一部分は同一符合を付し、説明を省略する。図６は
前記図１２と同様にＲＦアンプにおけトラッキングエラ
ー信号ＴＥの生成回路部分及びサーボ回路１１における
トラッキングサーボ回路部分を示したものである。
【００３８】この場合、前記図１２の回路における半固
定抵抗Ｒ5 に代えて、トランジスタ５１、抵抗Ｒ51，Ｒ
52による可変抵抗部５０が設けられている。また、差動
アンプＡ3 によって得られるトラッキングエラー信号Ｔ
Ｅはサーボ回路１１に供給されるほか、ローパスフィル
タ６０に供給される。このローパスフィルタ６０ではト
ラッキングエラー信号ＴＥからそのオフセット成分を抽
出しており、抽出されたオフセット成分は制御装置とし
てのマイコン６１におけるＡ／Ｄ入力部６１ａに入力さ
れる。
定抵抗Ｒ5 に代えて、トランジスタ５１、抵抗Ｒ51，Ｒ
52による可変抵抗部５０が設けられている。また、差動
アンプＡ3 によって得られるトラッキングエラー信号Ｔ
Ｅはサーボ回路１１に供給されるほか、ローパスフィル
タ６０に供給される。このローパスフィルタ６０ではト
ラッキングエラー信号ＴＥからそのオフセット成分を抽
出しており、抽出されたオフセット成分は制御装置とし
てのマイコン６１におけるＡ／Ｄ入力部６１ａに入力さ
れる。
【００３９】マイコン６１ではＡ／Ｄ入力部６１ａから
デジタルデータとして取り込んだオフセット値に応じて
ＰＷＭ出力部６１ｂからＰＷＭ変調信号を出力する。Ｐ
ＷＭ出力部６１ｂからＰＷＭ変調信号はローパスフィル
タ６２において積分処理され、その出力がトランジスタ
５１のベースに印加されるようになされている。 ロー
パスフィルタ６２における入出力、つまりＰＷＭ変調信
号のデューティと出力電圧の特性は図１０に示すように
なる。
デジタルデータとして取り込んだオフセット値に応じて
ＰＷＭ出力部６１ｂからＰＷＭ変調信号を出力する。Ｐ
ＷＭ出力部６１ｂからＰＷＭ変調信号はローパスフィル
タ６２において積分処理され、その出力がトランジスタ
５１のベースに印加されるようになされている。 ロー
パスフィルタ６２における入出力、つまりＰＷＭ変調信
号のデューティと出力電圧の特性は図１０に示すように
なる。
【００４０】この実施例では、上述した作用によりトラ
ンジスタ５１のコレクタ電流ＩC はローパスフィルタ６
２からの出力に基づくベース電流ＩB により可変制御さ
れ（もちろんトランジスタ５１は飽和領域で使用され
る）、これにより、アンプＡ2のゲインが制御されるこ
とになる。
ンジスタ５１のコレクタ電流ＩC はローパスフィルタ６
２からの出力に基づくベース電流ＩB により可変制御さ
れ（もちろんトランジスタ５１は飽和領域で使用され
る）、これにより、アンプＡ2のゲインが制御されるこ
とになる。
【００４１】つまり、抵抗Ｒ52及びトランジスタ５１に
よって得られる抵抗値をＲL とすると、アンプＡ2 のゲ
インＧA2は、 ＧA2＝（１／Ｒg ）｛（（Ｒ4 ・Ｒ51）／（Ｒ4 ＋Ｒ51））＋ＲL ）｝ となり、即ちゲインＧA2は、トランジスタ５１のベース
電流ＩB の関数となり、ベース電流ＩB に応じて調整さ
れる。そして、ベース電流ＩB はトラッキングエラー信
号ＴＥのオフセット成分に応じたＰＷＭ信号の積分値に
応じて与えられるため、トラッキングバランス自動調整
ループが形成されていることになる。
よって得られる抵抗値をＲL とすると、アンプＡ2 のゲ
インＧA2は、 ＧA2＝（１／Ｒg ）｛（（Ｒ4 ・Ｒ51）／（Ｒ4 ＋Ｒ51））＋ＲL ）｝ となり、即ちゲインＧA2は、トランジスタ５１のベース
電流ＩB の関数となり、ベース電流ＩB に応じて調整さ
れる。そして、ベース電流ＩB はトラッキングエラー信
号ＴＥのオフセット成分に応じたＰＷＭ信号の積分値に
応じて与えられるため、トラッキングバランス自動調整
ループが形成されていることになる。
【００４２】図７は同様にトラッキングバランスを自動
調整可能とした第２の実施例であり、この場合、可変抵
抗部５０はＦＥＴ５２及び抵抗Ｒ54，Ｒ55により形成さ
れている。そして上記図６と同様にローパスフィルタ６
０によって抽出されたトラッキングエラー信号ＴＥのオ
フセット成分に基づいてマイコン６１によってＰＷＭ変
調信号が出力される。そしてそのＰＷＭ変調信号がロー
パスフィルタ６２により積分処理され、その電圧値がＦ
ＥＴ５２のゲートに印加される。ＦＥＴ５２においては
上述したとおり印加されるゲート電圧に応じてドレイン
・ソース間の抵抗値ＲDSが可変されることになる。
調整可能とした第２の実施例であり、この場合、可変抵
抗部５０はＦＥＴ５２及び抵抗Ｒ54，Ｒ55により形成さ
れている。そして上記図６と同様にローパスフィルタ６
０によって抽出されたトラッキングエラー信号ＴＥのオ
フセット成分に基づいてマイコン６１によってＰＷＭ変
調信号が出力される。そしてそのＰＷＭ変調信号がロー
パスフィルタ６２により積分処理され、その電圧値がＦ
ＥＴ５２のゲートに印加される。ＦＥＴ５２においては
上述したとおり印加されるゲート電圧に応じてドレイン
・ソース間の抵抗値ＲDSが可変されることになる。
【００４３】この場合において、可変抵抗部５０の抵抗
値をＲV とすると、アンプＡ2 のゲインＧA2は、 ＧA2＝（１／Ｒg ）｛（（Ｒ4 ・ＲV ）／（Ｒ4 ＋ＲV ））＋Ｒ13）｝ となり、ここでＲV は、 ＲV ＝（ＲDS＋Ｒ55）／Ｒ54 となる。そして、ＦＥＴ５２のドレイン・ソース間の抵
抗値ＲDSはゲート電圧（ゲート・ソース間の電圧ＲGS）
の関数であるため、結局アンプＡ2 のゲインＧA2は、Ｆ
ＥＴ５２のゲート電圧（ＲGS）の関数となり、ゲート電
圧ＲGSに応じて調整される。
値をＲV とすると、アンプＡ2 のゲインＧA2は、 ＧA2＝（１／Ｒg ）｛（（Ｒ4 ・ＲV ）／（Ｒ4 ＋ＲV ））＋Ｒ13）｝ となり、ここでＲV は、 ＲV ＝（ＲDS＋Ｒ55）／Ｒ54 となる。そして、ＦＥＴ５２のドレイン・ソース間の抵
抗値ＲDSはゲート電圧（ゲート・ソース間の電圧ＲGS）
の関数であるため、結局アンプＡ2 のゲインＧA2は、Ｆ
ＥＴ５２のゲート電圧（ＲGS）の関数となり、ゲート電
圧ＲGSに応じて調整される。
【００４４】そして、ゲート電圧ＲGSはトラッキングエ
ラー信号ＴＥのオフセット成分に応じたＰＷＭ信号の積
分値に応じて与えられるため、トラッキングバランス自
動調整ループが形成されていることになる。
ラー信号ＴＥのオフセット成分に応じたＰＷＭ信号の積
分値に応じて与えられるため、トラッキングバランス自
動調整ループが形成されていることになる。
【００４５】以上のように図６、図７の実施例ではトラ
ッキングバランスを自動調整化することにより、半固定
抵抗による手動の調整作業を解消し、また自動化する場
合に、制御装置としてのマイコン６１はＰＷＭ信号の出
力を行なうポートのみが必要とされるだけで、上記図１
５のように多数のスイッチング素子の制御のためにマイ
コンのポートを多数割り当てるという必要も解消され
る。
ッキングバランスを自動調整化することにより、半固定
抵抗による手動の調整作業を解消し、また自動化する場
合に、制御装置としてのマイコン６１はＰＷＭ信号の出
力を行なうポートのみが必要とされるだけで、上記図１
５のように多数のスイッチング素子の制御のためにマイ
コンのポートを多数割り当てるという必要も解消され
る。
【００４６】図８は前記図１３と同様に電源回路部にお
けるＤＣ−ＤＣコンバータの出力電圧調整のための構成
を示すものである。ＤＣ−ＤＣコンバータ２０は非安定
の入力電圧Ｄ1 から電源電圧としてレギュレートされた
電圧Ｖ0 を出力するたため、例えばスイッチング素子及
びスイッチング素子のオン／オフ制御を行なうＰＷＭ方
式のスイッチング制御回路が設けられている。
けるＤＣ−ＤＣコンバータの出力電圧調整のための構成
を示すものである。ＤＣ−ＤＣコンバータ２０は非安定
の入力電圧Ｄ1 から電源電圧としてレギュレートされた
電圧Ｖ0 を出力するたため、例えばスイッチング素子及
びスイッチング素子のオン／オフ制御を行なうＰＷＭ方
式のスイッチング制御回路が設けられている。
【００４７】そして、出力電圧Ｖ0 が電圧調整のために
フィードバックされ、抵抗Ｒ10，トランジスタ５３、抵
抗Ｒ12を介してトランジスタ５３のコレクタ電圧が取り
出され、エラーアンプ２１に供給されるようになされて
いる。またエラーアンプ２１には比較基準として基準電
圧Ｖref が供給されている。
フィードバックされ、抵抗Ｒ10，トランジスタ５３、抵
抗Ｒ12を介してトランジスタ５３のコレクタ電圧が取り
出され、エラーアンプ２１に供給されるようになされて
いる。またエラーアンプ２１には比較基準として基準電
圧Ｖref が供給されている。
【００４８】また、出力電圧Ｖ0 は制御装置としてのマ
イコン７１におけるＡ／Ｄ入力部７１ａに入力される。
そして、マイコン７１ではＡ／Ｄ入力部７１ａからデジ
タルデータとして取り込んだ出力電圧値に応じてＰＷＭ
出力部７１ｂからＰＷＭ変調信号を出力する。ＰＷＭ出
力部７１ｂからＰＷＭ変調信号はローパスフィルタ７２
において積分処理され、その出力がトランジスタ５３の
ベースに印加されるようになされている。
イコン７１におけるＡ／Ｄ入力部７１ａに入力される。
そして、マイコン７１ではＡ／Ｄ入力部７１ａからデジ
タルデータとして取り込んだ出力電圧値に応じてＰＷＭ
出力部７１ｂからＰＷＭ変調信号を出力する。ＰＷＭ出
力部７１ｂからＰＷＭ変調信号はローパスフィルタ７２
において積分処理され、その出力がトランジスタ５３の
ベースに印加されるようになされている。
【００４９】ローパスフィルタ７２における入出力、つ
まりＰＷＭ変調信号のデューティと積分出力電圧の特性
は図１０に示すようになる。また、ＤＣ−ＤＣコンバー
タ２０の出力電圧Ｖ0 と、ローパスフィルタ７２の積分
出力電圧Ｖｉの関係は図９のようになる。
まりＰＷＭ変調信号のデューティと積分出力電圧の特性
は図１０に示すようになる。また、ＤＣ−ＤＣコンバー
タ２０の出力電圧Ｖ0 と、ローパスフィルタ７２の積分
出力電圧Ｖｉの関係は図９のようになる。
【００５０】このとき、トランジスタ５３のコレクタ電
圧として得られる電圧Ｖｒについて、Ｖｒ＜Ｖref であ
るとエラーアンプ２１の出力ＶE がＨレベルとなる。す
ると、出力ＶE が供給されるＤＣ−ＤＣコンバータ２０
におけるスイッチング制御回路は、出力電圧Ｖ0 が上昇
するようにスイッチング素子を制御する。つまりスイッ
チング制御信号としてのＰＷＭ変調信号のデューティを
変化させる。一方、Ｖｒ＝Ｖref であって出力ＶE ＝０
であれば、その出力電圧状態が保たれ、また、Ｖｒ＞Ｖ
ref であって出力ＶE がＬレベルとなったら、ＤＣ−Ｄ
Ｃコンバータ２０におけるスイッチング制御回路は、出
力電圧Ｖ0 が降下するようにスイッチング素子を制御す
る。
圧として得られる電圧Ｖｒについて、Ｖｒ＜Ｖref であ
るとエラーアンプ２１の出力ＶE がＨレベルとなる。す
ると、出力ＶE が供給されるＤＣ−ＤＣコンバータ２０
におけるスイッチング制御回路は、出力電圧Ｖ0 が上昇
するようにスイッチング素子を制御する。つまりスイッ
チング制御信号としてのＰＷＭ変調信号のデューティを
変化させる。一方、Ｖｒ＝Ｖref であって出力ＶE ＝０
であれば、その出力電圧状態が保たれ、また、Ｖｒ＞Ｖ
ref であって出力ＶE がＬレベルとなったら、ＤＣ−Ｄ
Ｃコンバータ２０におけるスイッチング制御回路は、出
力電圧Ｖ0 が降下するようにスイッチング素子を制御す
る。
【００５１】そして、この実施例の場合、エラーアンプ
２１に供給される電圧Ｖｒは、トランジスタ５３のベー
ス電流に応じて可変されることになる。即ち、ローパス
フィルタ７２からの積分されたＰＷＮ信号の電圧をＶｉ
とすると、この電圧Ｖｉに応じたベース電流によりトラ
ンジスタ５３のコレクタ電流ＩC が制御され、つまり抵
抗Ｒ12によって取り出される電圧Ｖｒが制御される。そ
して電圧ＶｉはＤＣ−ＤＣコンバータ２０の出力電圧Ｖ
0 に基づいたＰＷＭ信号を積分して得るものであるた
め、自動調整ループが形成されることになる。
２１に供給される電圧Ｖｒは、トランジスタ５３のベー
ス電流に応じて可変されることになる。即ち、ローパス
フィルタ７２からの積分されたＰＷＮ信号の電圧をＶｉ
とすると、この電圧Ｖｉに応じたベース電流によりトラ
ンジスタ５３のコレクタ電流ＩC が制御され、つまり抵
抗Ｒ12によって取り出される電圧Ｖｒが制御される。そ
して電圧ＶｉはＤＣ−ＤＣコンバータ２０の出力電圧Ｖ
0 に基づいたＰＷＭ信号を積分して得るものであるた
め、自動調整ループが形成されることになる。
【００５２】このようにＤＣ−ＤＣコンバータ２０の出
力電圧調整回路を設けることにより、半固定抵抗による
手動調整の必要性は解消され、また可動素子を用いてい
ないことから信頼性を向上させることができる。
力電圧調整回路を設けることにより、半固定抵抗による
手動調整の必要性は解消され、また可動素子を用いてい
ないことから信頼性を向上させることができる。
【００５３】なお、このようにＤＣ−ＤＣコンバータ２
０の出力電圧を自動調整化することにより、例えばマイ
コン制御によって電源電圧を容易に変更できるという利
点も生ずることになる。例えば機器の動作中に必要に応
じて電源電圧を変動させることも例えばＰＷＭ変調の際
の変数可変設定などにより容易に実現できる。例えばＣ
Ｄプレーヤなどでディスクを倍速で回転させて情報を読
み取りたいような場合には、動作電源電圧を高くする必
要があるが、このような場合にも対応可能である。
０の出力電圧を自動調整化することにより、例えばマイ
コン制御によって電源電圧を容易に変更できるという利
点も生ずることになる。例えば機器の動作中に必要に応
じて電源電圧を変動させることも例えばＰＷＭ変調の際
の変数可変設定などにより容易に実現できる。例えばＣ
Ｄプレーヤなどでディスクを倍速で回転させて情報を読
み取りたいような場合には、動作電源電圧を高くする必
要があるが、このような場合にも対応可能である。
【００５４】また、ＤＣ−ＤＣコンバータの出力電圧調
整回路をＦＥＴを用いて構成してもよい。すなわち、図
８のトランジスタ５３に代えてＦＥＴを配し、ローパス
フィルタ７２のＰＷＭ積分信号をそのゲートに印加する
ようにする。そしてゲート電圧により可変されるドレイ
ン・ソース間の抵抗値を介して電圧Ｖｒを取り出すよう
にすることで出力電圧の自動調整ループが形成され、図
８の実施例と同様の効果が得ることができる。
整回路をＦＥＴを用いて構成してもよい。すなわち、図
８のトランジスタ５３に代えてＦＥＴを配し、ローパス
フィルタ７２のＰＷＭ積分信号をそのゲートに印加する
ようにする。そしてゲート電圧により可変されるドレイ
ン・ソース間の抵抗値を介して電圧Ｖｒを取り出すよう
にすることで出力電圧の自動調整ループが形成され、図
８の実施例と同様の効果が得ることができる。
【００５５】なお、実施例ではトラッキングバランスの
調整装置、及び出力電圧調整装置としての実施例をあげ
たが、これら以外に、例えば従来半固定抵抗等を用いて
調整を行なっていた部位についても本発明は応用可能で
ある。例えば、フォーカスサーボにおけるバランス調整
部、トラッキングサーボゲインの調整部、フォーカスサ
ーボゲインの調整部等に応用できる。
調整装置、及び出力電圧調整装置としての実施例をあげ
たが、これら以外に、例えば従来半固定抵抗等を用いて
調整を行なっていた部位についても本発明は応用可能で
ある。例えば、フォーカスサーボにおけるバランス調整
部、トラッキングサーボゲインの調整部、フォーカスサ
ーボゲインの調整部等に応用できる。
【００５６】
【発明の効果】以上説明したように本発明は電子機器の
調整装置として、従来半固定抵抗等で行なっていた調整
部位についてＦＥＴ又はトランジスタを用い、そのゲー
ト電圧に対するドレイン・ソース間の抵抗の特性、もし
くはベース電流に対するコレクタ電流の特性を用いて、
可変抵抗手段として構成し、かつこれらの可変抵抗手段
に対しては出力をフィードバックして動作させるように
構成することにより、調整装置としての自動化が実現さ
れ、電子機器の製造段階における調整工程が不要とな
り、製造の効率化及びコストの低減が実現されるという
効果がある。また、半固定抵抗のような可動部品を用い
ないことから機器の信頼性を著しく向上させるという利
点もある。さらに、調整部の制御のために制御部にマイ
コンポート数等の負担をかけることもないという効果も
ある。
調整装置として、従来半固定抵抗等で行なっていた調整
部位についてＦＥＴ又はトランジスタを用い、そのゲー
ト電圧に対するドレイン・ソース間の抵抗の特性、もし
くはベース電流に対するコレクタ電流の特性を用いて、
可変抵抗手段として構成し、かつこれらの可変抵抗手段
に対しては出力をフィードバックして動作させるように
構成することにより、調整装置としての自動化が実現さ
れ、電子機器の製造段階における調整工程が不要とな
り、製造の効率化及びコストの低減が実現されるという
効果がある。また、半固定抵抗のような可動部品を用い
ないことから機器の信頼性を著しく向上させるという利
点もある。さらに、調整部の制御のために制御部にマイ
コンポート数等の負担をかけることもないという効果も
ある。
【図１】本発明の概念的な説明図である。
【図２】本発明に用いるＦＥＴの特性の説明図である。
【図３】本発明に用いるトランジスタの特性の説明図で
ある。
ある。
【図４】本発明にＦＥＴを用いた際の動作モデルの説明
図である。
図である。
【図５】本発明にトランジスタを用いた際の動作モデル
の説明図である。
の説明図である。
【図６】本発明のトラッキングバランス調整装置として
の実施例の回路図である。
の実施例の回路図である。
【図７】本発明のトラッキングバランス調整装置として
の他の実施例の回路図である。
の他の実施例の回路図である。
【図８】本発明の出力電圧調整装置としての実施例の回
路図である。
路図である。
【図９】実施例の出力電圧調整装置の出力電圧−制御電
圧の特性図である。
圧の特性図である。
【図１０】各実施例の調整装置のＰＷＭデューティ−制
御電圧の特性図である。
御電圧の特性図である。
【図１１】ＣＤプレーヤにおける光学ヘッド部の説明図
である。
である。
【図１２】従来のトラッキングバランス調整回路の説明
図である。
図である。
【図１３】従来の出力電圧調整回路の説明図である。
【図１４】従来の出力電圧調整回路の出力電圧−制御電
圧の特性図である。
圧の特性図である。
【図１５】従来のトラッキングバランス調整回路の説明
図である。
図である。
９ ディテクタ １０ ＲＦアンプ １１ サーボ回路 ２０ ＤＣ−ＤＣコンバータ ２１ エラーアンプ ４１，５２ ＦＥＴ ４２，５１，５３ トランジスタ ６０ ローパスフィルタ ６１，７１ マイコン ６２，７２ ローパスフィルタ Ａ，Ａ1 ，Ａ2 アンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｇ 3/30 Ｂ 7350−5Ｊ Ｈ０３Ｌ 5/00 8730−5Ｊ
Claims (4)
- 【請求項１】 複数の受光素子の出力の演算処理により
ディスク状記録媒体に対するレーザ走査のためのサーボ
情報を生成するために、それぞれ所定の受光素子からの
信号を増幅する複数の増幅手段と、前記各増幅手段の出
力を演算してサーボ情報を生成する演算手段とを備えた
電子機器における、前記各増幅手段の出力の間のオフセ
ットバランスを調整する調整装置として、 前記演算手段から出力されるサーボ情報からオフセット
成分を抽出してこれをデジタル値化し、さらにそのデジ
タル値に応じてＰＷＭ制御信号を出力する制御手段と、 前記増幅手段の一方又は両方に対して設けられ、前記Ｐ
ＷＭ制御信号がベースに供給されて前記ＰＷＭ制御信号
電流に応じてコレクタ電流が可変されるトランジスタを
備え、このコレクタ電流に応じて対応する増幅手段にお
けるゲインを可変設定することのできるゲイン調整手段
と、 を備えて構成されることを特徴とする電子機器の調整装
置。 - 【請求項２】 複数の受光素子の出力の演算処理により
ディスク状記録媒体に対するレーザ走査のためのサーボ
情報を生成するために、それぞれ所定の受光素子からの
信号を増幅する複数の増幅手段と、前記各増幅手段の出
力を演算してサーボ情報を生成する演算手段とを備えた
電子機器における、前記各増幅手段の出力の間のオフセ
ットバランスを調整する調整装置として、 前記演算手段から出力されるサーボ情報からオフセット
成分を抽出してこれをデジタル値化し、さらにそのデジ
タル値に応じてＰＷＭ制御信号を出力する制御手段と、 前記増幅手段の一方又は両方に対して設けられ、前記Ｐ
ＷＭ制御信号がゲートに供給されて前記ＰＷＭ制御信号
電圧に応じてドレイン・ソース間の抵抗値が可変される
ＦＥＴを備え、このドレイン・ソース間の抵抗値に応じ
て対応する増幅手段におけるゲインを可変設定すること
のできるゲイン調整手段と、 を備えて構成されることを特徴とする電子機器の調整装
置。 - 【請求項３】 ＤＣ−ＤＣコンバータを備えた電子機器
における前記ＤＣ−ＤＣコンバータの出力電圧を調整す
る調整装置として、 前記ＤＣ−ＤＣコンバータから出力される電圧値をデジ
タル値化し、さらにそのデジタル値に応じてＰＷＭ制御
信号を出力する制御手段と、 前記ＤＣ−ＤＣコンバータにおけるスイッチング素子に
対して設けられ、前記ＰＷＭ制御信号がベースに供給さ
れて前記ＰＷＭ制御信号電流に応じてコレクタ電流が可
変されるトランジスタを備え、このコレクタ電流に基づ
いてエラー情報を生成し、前記スイッチング素子の動作
状態を可変設定することのできる出力電圧調整手段と、 を備えて構成されることを特徴とする電子機器の調整装
置。 - 【請求項４】 ＤＣ−ＤＣコンバータを備えた電子機器
における前記ＤＣ−ＤＣコンバータの出力電圧を調整す
る調整装置として、 前記ＤＣ−ＤＣコンバータから出力される電圧値をデジ
タル値化し、さらにそのデジタル値に応じてＰＷＭ制御
信号を出力する制御手段と、 前記ＤＣ−ＤＣコンバータにおけるスイッチング素子に
対して設けられ、前記ＰＷＭ制御信号がゲートに供給さ
れて前記ＰＷＭ制御信号電圧に応じてドレイン・ソース
間の抵抗値が可変されるＦＥＴを備え、このドレイン・
ソース間の抵抗値に基づいてエラー情報を生成し、前記
スイッチング素子の動作状態を可変設定することのでき
る出力電圧調整手段と、 を備えて構成されることを特徴とする電子機器の調整装
置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11243793A JPH06303061A (ja) | 1993-04-16 | 1993-04-16 | 電子機器の調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11243793A JPH06303061A (ja) | 1993-04-16 | 1993-04-16 | 電子機器の調整装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06303061A true JPH06303061A (ja) | 1994-10-28 |
Family
ID=14586613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11243793A Withdrawn JPH06303061A (ja) | 1993-04-16 | 1993-04-16 | 電子機器の調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06303061A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118232A (en) * | 1997-06-02 | 2000-09-12 | Nec Corporation | Circuit for compensating deflection in a display unit without picture distortion |
| US6498531B1 (en) * | 2000-08-14 | 2002-12-24 | Spectron | Digital class-D audio amplifier |
| JP2005045983A (ja) * | 2003-07-25 | 2005-02-17 | Tdk Corp | スイッチング電源装置用制御装置 |
| JP2013520950A (ja) * | 2011-01-21 | 2013-06-06 | ▲華▼▲為▼終端有限公司 | 電力供給回路及び端末 |
-
1993
- 1993-04-16 JP JP11243793A patent/JPH06303061A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118232A (en) * | 1997-06-02 | 2000-09-12 | Nec Corporation | Circuit for compensating deflection in a display unit without picture distortion |
| US6498531B1 (en) * | 2000-08-14 | 2002-12-24 | Spectron | Digital class-D audio amplifier |
| JP2005045983A (ja) * | 2003-07-25 | 2005-02-17 | Tdk Corp | スイッチング電源装置用制御装置 |
| JP2013520950A (ja) * | 2011-01-21 | 2013-06-06 | ▲華▼▲為▼終端有限公司 | 電力供給回路及び端末 |
| US8659356B2 (en) | 2011-01-21 | 2014-02-25 | Huawei Device Co., Ltd. | Power supply circuit of power amplifier, and terminal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317143A (en) | Optical data medium driving apparatus and a servo circuit with normalization processing | |
| KR910006081B1 (ko) | 광디스크장치 | |
| US5109367A (en) | Optical information recording and reproducing apparatus performing focus and/or track control by normalized error signals | |
| US7365296B2 (en) | Light reception output controlling apparatus of photo detector in optical pickup unit | |
| US5291466A (en) | Automatic control system for a tracking servo unbalance of optical disk player | |
| US5268914A (en) | Laser beam control apparatus | |
| US5099468A (en) | Optical information processing apparatus having offset adjusting circuit which can be exchanged together with optical head | |
| KR920009195B1 (ko) | 광기록 재생장치의 피드백 제어장치 | |
| JPH06303061A (ja) | 電子機器の調整装置 | |
| US6480042B2 (en) | Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data | |
| EP0654785B1 (en) | Error correcting apparatus with error correcting signal holding function | |
| KR100650068B1 (ko) | 광 디스크용 오프셋 조정 회로, 집적 회로, 및 광 디스크장치 | |
| US5272329A (en) | Optical pickup device using a holographic optical element and an amplifier | |
| US7567489B2 (en) | Light detector, optical pickup, and optical disc apparatus | |
| JPH07272303A (ja) | 光ディスク装置、光学ピックアップ及び光学ピックアップの組立方法 | |
| EP0441362B1 (en) | Optical disk recording/reproducing apparatus and a photoelectric conversion amplifier therefor | |
| US4926407A (en) | Optical data processor | |
| US6016294A (en) | AGC circuit with a digital divider for an optical disc drive unit | |
| US20090296562A1 (en) | Photoelectric converting device, and optical disk apparatus and adjustment method of the same | |
| JPS6273432A (ja) | トラツキング制御装置 | |
| JP2714228B2 (ja) | 信号処理回路および光学的情報処理装置 | |
| JPH05144024A (ja) | 光デイスク装置のサーボ機構 | |
| JP2589688B2 (ja) | 光学式再生装置 | |
| JPH09274725A (ja) | トラッキングサーボゲイン自動調整回路とその方法 | |
| JPH0388131A (ja) | 自動ループゲイン制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |