JP3179395B2 - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JP3179395B2 JP3179395B2 JP32793397A JP32793397A JP3179395B2 JP 3179395 B2 JP3179395 B2 JP 3179395B2 JP 32793397 A JP32793397 A JP 32793397A JP 32793397 A JP32793397 A JP 32793397A JP 3179395 B2 JP3179395 B2 JP 3179395B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- video signal
- clamp
- input
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、映像信号処理装置
に関して、特にクランプ回路により映像信号をクランプ
した後、ＡＤ変換回路によりデジタル信号に変換する際
に発生する映像信号の揺動によるＡＤ変換誤差を削減す
る映像信号処理装置に関する。
に関して、特にクランプ回路により映像信号をクランプ
した後、ＡＤ変換回路によりデジタル信号に変換する際
に発生する映像信号の揺動によるＡＤ変換誤差を削減す
る映像信号処理装置に関する。
【０００２】
【従来の技術】従来のこの種の映像信号処理装置は、例
えば特開昭６３−１０４５８０号公報に記載されたクラ
ンプ装置を用いたものがある。
えば特開昭６３−１０４５８０号公報に記載されたクラ
ンプ装置を用いたものがある。
【０００３】図６はこの従来のクランプ装置の構成を示
す図で、図７はこの従来のクランプ装置の各部の動作波
形図である。
す図で、図７はこの従来のクランプ装置の各部の動作波
形図である。
【０００４】映像信号６１は入力端より入力される。Ａ
Ｄ変換器６２は入力端６１の電位をデジタル値に変換す
る。クランプパルス信号６８１はクランプ期間を示す信
号でクランプ信号発生回路６８から供給される。サンプ
ルホールド回路６３はクランプパルス信号６８１の有効
期間中映像信号６１のＤＣ電位を保持する。フィルタ回
路６５はサンプルホールド回路６３の出力信号６３１に
含まれる高周波成分を除去する。基準電圧源６６はフィ
ルタ回路６５の出力信号６５１からＡＤ変換器の基準電
位信号６６１及び６６２を生成する。基準電位信号６６
１及び６６２はＡＤ変換器６２の入力信号変換用基準電
圧レベルの上限及び下限を決定し、実用動作範囲内に設
定される。
Ｄ変換器６２は入力端６１の電位をデジタル値に変換す
る。クランプパルス信号６８１はクランプ期間を示す信
号でクランプ信号発生回路６８から供給される。サンプ
ルホールド回路６３はクランプパルス信号６８１の有効
期間中映像信号６１のＤＣ電位を保持する。フィルタ回
路６５はサンプルホールド回路６３の出力信号６３１に
含まれる高周波成分を除去する。基準電圧源６６はフィ
ルタ回路６５の出力信号６５１からＡＤ変換器の基準電
位信号６６１及び６６２を生成する。基準電位信号６６
１及び６６２はＡＤ変換器６２の入力信号変換用基準電
圧レベルの上限及び下限を決定し、実用動作範囲内に設
定される。
【０００５】映像入力端からＤＣ電位が経時変動する映
像信号６１が入力される。これはＡＤ変換器６２に直接
入力される。すると、サンプルホールド回路６３の出力
信号６３１は図７の７ｃのようになる。基準電位信号６
６１及び６６２はクランプパルス信号６８１の有効期間
中、映像信号６１のＤＣ電位から生成される為、入力さ
れる映像信号のＤＣ電位がＡＤ変換器の実用動作範囲を
越えると、図７の７ｄのようにＡＤ変換器内部で波形が
歪む。そして、その変換結果は図７の７ｅのような誤差
を含んだ出力データになる。図８は従来の画像信号処理
装置の別の例を示す構成図で、図９はその動作波形図で
ある。
像信号６１が入力される。これはＡＤ変換器６２に直接
入力される。すると、サンプルホールド回路６３の出力
信号６３１は図７の７ｃのようになる。基準電位信号６
６１及び６６２はクランプパルス信号６８１の有効期間
中、映像信号６１のＤＣ電位から生成される為、入力さ
れる映像信号のＤＣ電位がＡＤ変換器の実用動作範囲を
越えると、図７の７ｄのようにＡＤ変換器内部で波形が
歪む。そして、その変換結果は図７の７ｅのような誤差
を含んだ出力データになる。図８は従来の画像信号処理
装置の別の例を示す構成図で、図９はその動作波形図で
ある。
【０００６】クランプ回路８４はクランプ信号８４２が
有効な期間中に動作し、映像信号８１のＤＣ電位をクラ
ンプ電位信号８４１のレベルに調整する。クランプ電位
信号８４１は外部から供給される。基準電位信号８６１
及び８６２は基準電圧源８６から供給される。基準電圧
源８６は例えばラダー抵抗による分圧回路により構成さ
れる。
有効な期間中に動作し、映像信号８１のＤＣ電位をクラ
ンプ電位信号８４１のレベルに調整する。クランプ電位
信号８４１は外部から供給される。基準電位信号８６１
及び８６２は基準電圧源８６から供給される。基準電圧
源８６は例えばラダー抵抗による分圧回路により構成さ
れる。
【０００７】映像信号８１はクランプ回路８４を経由し
てＡＤ変換器８２に入力される。クランプ信号８４２が
論理’０’の期間はＡＤ変換器８２で電荷を消費され、
ＡＤ変換器への映像信号入力電位が変動する。クランプ
信号８４２が論理’１’の期間は映像信号８１のＤＣ電
位をクランプ電位信号８４１のレベルにクランプする。
クランプ動作は映像信号８１のパックポーチ位置で行う
が、通常ここにはカラーバースト信号が重畳されてい
る。クランプ回路８４の応答を良くするには出力インピ
ーダンスを下げるが、そうすると、映像信号に含まれる
バースト信号が減衰して図９の信号波形９ｄのようにな
る。逆に、出力インピーダンスを上げると、バースト信
号は減衰しないが応答が悪くなり、クランプ電圧レベル
に達することなくオフセットを生じて図９の信号波形９
ｅのようになる。
てＡＤ変換器８２に入力される。クランプ信号８４２が
論理’０’の期間はＡＤ変換器８２で電荷を消費され、
ＡＤ変換器への映像信号入力電位が変動する。クランプ
信号８４２が論理’１’の期間は映像信号８１のＤＣ電
位をクランプ電位信号８４１のレベルにクランプする。
クランプ動作は映像信号８１のパックポーチ位置で行う
が、通常ここにはカラーバースト信号が重畳されてい
る。クランプ回路８４の応答を良くするには出力インピ
ーダンスを下げるが、そうすると、映像信号に含まれる
バースト信号が減衰して図９の信号波形９ｄのようにな
る。逆に、出力インピーダンスを上げると、バースト信
号は減衰しないが応答が悪くなり、クランプ電圧レベル
に達することなくオフセットを生じて図９の信号波形９
ｅのようになる。
【０００８】これらはＡＤ変換器８２が期待する図９の
映像信号波形９ｃと異なるのでＡＤ変換誤差の原因にな
る。
映像信号波形９ｃと異なるのでＡＤ変換誤差の原因にな
る。
【０００９】
【発明が解決しようとする課題】これらの従来の映像信
号処理装置においては、ＡＤ変換器への映像信号入力の
電圧レベルの揺動により、ＡＤ変換器の実用入力電圧レ
ンジを越えるような場合が発生し、そのような場合には
ＡＤ変換結果に誤差が生じてデジタル信号を映像表示す
る際に画質が劣化するという問題や、また、映像信号の
バックポーチ部の高周波カラーバースト信号を潰さない
ようにするためにクランプ回路部の出力インピーダンス
を小さくすることができないのでクランプ回路部の応答
性が悪くオフセット誤差が発生して、ＡＤ変換結果に誤
差が生じるという問題があった。本発明は、映像信号の
電圧レベルが揺動してもこれらの問題が発生しないよう
な映像信号処理装置を提案するものである。
号処理装置においては、ＡＤ変換器への映像信号入力の
電圧レベルの揺動により、ＡＤ変換器の実用入力電圧レ
ンジを越えるような場合が発生し、そのような場合には
ＡＤ変換結果に誤差が生じてデジタル信号を映像表示す
る際に画質が劣化するという問題や、また、映像信号の
バックポーチ部の高周波カラーバースト信号を潰さない
ようにするためにクランプ回路部の出力インピーダンス
を小さくすることができないのでクランプ回路部の応答
性が悪くオフセット誤差が発生して、ＡＤ変換結果に誤
差が生じるという問題があった。本発明は、映像信号の
電圧レベルが揺動してもこれらの問題が発生しないよう
な映像信号処理装置を提案するものである。
【００１０】
【課題を解決するための手段】前記の課題を解決するた
め本発明の映像信号処理装置は、映像信号を入力し所定
のクランプ電圧にクランプするクランプ回路部と、前記
映像信号の電圧レベルとクランプ電圧レベルとのレベル
差をクランプ信号に従って保持する差電圧検出部と、前
記差電圧検出部で検出した差電圧を所定の第１の電圧レ
ベルに加算して第１の基準電圧を出力する第１の基準電
圧発生部、及び、前記差電圧検出部で検出した差電圧を
所定の第２の電圧レベルに加算して第２の基準電圧を出
力する第２の基準電圧発生部と、前記第１及び第２の基
準電圧出力を比較電圧の最大値電圧入力及び最小値電圧
入力とし、前記映像信号入力と比較してデジタル値に変
換出力する並列比較型ＡＤ変換器とを有することを特徴
とする映像信号処理装置とした。
め本発明の映像信号処理装置は、映像信号を入力し所定
のクランプ電圧にクランプするクランプ回路部と、前記
映像信号の電圧レベルとクランプ電圧レベルとのレベル
差をクランプ信号に従って保持する差電圧検出部と、前
記差電圧検出部で検出した差電圧を所定の第１の電圧レ
ベルに加算して第１の基準電圧を出力する第１の基準電
圧発生部、及び、前記差電圧検出部で検出した差電圧を
所定の第２の電圧レベルに加算して第２の基準電圧を出
力する第２の基準電圧発生部と、前記第１及び第２の基
準電圧出力を比較電圧の最大値電圧入力及び最小値電圧
入力とし、前記映像信号入力と比較してデジタル値に変
換出力する並列比較型ＡＤ変換器とを有することを特徴
とする映像信号処理装置とした。
【００１１】また、前記クランプ回路部を、前記所定の
クランプ電圧を正相入力に、前記映像信号入力をキャパ
シタ結合して逆相入力にそれぞれ接続したオペアンプ回
路により構成するようにした。
クランプ電圧を正相入力に、前記映像信号入力をキャパ
シタ結合して逆相入力にそれぞれ接続したオペアンプ回
路により構成するようにした。
【００１２】また、前記差電圧検出部を、前記映像信号
をキャパシタ結合して入力するローパスフィルタ回路
と、前記ローパスフィルタ回路の出力と前記所定のクラ
ンプ電圧とを入力としてその差電圧を検出する差動増幅
器と、前記差動増幅器の差電圧出力を前記クランプ信号
をサンプル・ホールド用クロックとして保持するサンプ
ル・ホールド回路により構成するようにした。
をキャパシタ結合して入力するローパスフィルタ回路
と、前記ローパスフィルタ回路の出力と前記所定のクラ
ンプ電圧とを入力としてその差電圧を検出する差動増幅
器と、前記差動増幅器の差電圧出力を前記クランプ信号
をサンプル・ホールド用クロックとして保持するサンプ
ル・ホールド回路により構成するようにした。
【００１３】また、前記第１または第２の基準電圧発生
部を、前記差電圧検出部の差電圧出力を正相入力に、電
流源を逆相入力にそれぞれ接続し、その出力を抵抗を介
して逆相入力に接続したオペアンプ回路によるレベルシ
フト回路により構成するようにした。
部を、前記差電圧検出部の差電圧出力を正相入力に、電
流源を逆相入力にそれぞれ接続し、その出力を抵抗を介
して逆相入力に接続したオペアンプ回路によるレベルシ
フト回路により構成するようにした。
【００１４】あるいはまた、前記第１または第２の基準
電圧発生部を、前記差電圧検出部の差電圧出力をベース
電圧とし、第１の電流源を第１の抵抗を介してエミッタ
に接続した第１のトランジスタと、前記第１の電流源と
第１の抵抗との接続点にそのゲートを接続し、そのエミ
ッタに第２の電流源を接続した第２のトランジスタとか
らなるレベルシフト回路により構成するようにした。
電圧発生部を、前記差電圧検出部の差電圧出力をベース
電圧とし、第１の電流源を第１の抵抗を介してエミッタ
に接続した第１のトランジスタと、前記第１の電流源と
第１の抵抗との接続点にそのゲートを接続し、そのエミ
ッタに第２の電流源を接続した第２のトランジスタとか
らなるレベルシフト回路により構成するようにした。
【００１５】
【発明の実施の形態】本発明の実施の形態について、以
下に図面を参照して説明する。
下に図面を参照して説明する。
【００１６】図１は、本発明の第１の実施の形態を説明
するブロック図である。
するブロック図である。
【００１７】クランプ回路４は映像信号入力１をクラン
プ電圧信号入力４１の電圧レベルにクランプする。映像
信号入力１に接続されるフィルタ５は、クランプされた
映像信号からカラーバースト信号を除去してペデスタル
電位を抽出する。フィルタ出力５１に接続される演算増
幅器７はフィルタ５によって抽出したペデスタル電位と
クランプ電圧信号入力４１の電圧レベルとの電位差を検
出する。演算増幅器７の出力信号７１は、サンプルホー
ルド回路３でサンプリングされる。ＶＲＴ基準電圧源６
１およびＶＲＢ基準電圧源６２はサンプルホールド回路
３の出力信号３１の電圧レベルからＡＤ変換器２のＡＤ
変換用基準電圧の上限及び下限電圧信号６１０及び６２
０を生成する。ＡＤ変換器２は基準電圧信号６１０及び
６２０を基にＡＤ変換を実行する。
プ電圧信号入力４１の電圧レベルにクランプする。映像
信号入力１に接続されるフィルタ５は、クランプされた
映像信号からカラーバースト信号を除去してペデスタル
電位を抽出する。フィルタ出力５１に接続される演算増
幅器７はフィルタ５によって抽出したペデスタル電位と
クランプ電圧信号入力４１の電圧レベルとの電位差を検
出する。演算増幅器７の出力信号７１は、サンプルホー
ルド回路３でサンプリングされる。ＶＲＴ基準電圧源６
１およびＶＲＢ基準電圧源６２はサンプルホールド回路
３の出力信号３１の電圧レベルからＡＤ変換器２のＡＤ
変換用基準電圧の上限及び下限電圧信号６１０及び６２
０を生成する。ＡＤ変換器２は基準電圧信号６１０及び
６２０を基にＡＤ変換を実行する。
【００１８】クランプ動作およびＡＤ変換器の基準電位
ＶＲＴ・ＶＲＢの生成は、外部から入力されるクランプ
電位ＶＣＬを基に演算増幅器により行う。
ＶＲＴ・ＶＲＢの生成は、外部から入力されるクランプ
電位ＶＣＬを基に演算増幅器により行う。
【００１９】図２は本発明の第１の実施の形態の動作を
説明する動作波形図である。
説明する動作波形図である。
【００２０】映像信号１はクランプ回路４に入力され、
その出力信号４２は波形２ｂのように電圧レベルの変動
が抑えられてＡＤ変換器２に入力され、ＡＤ変換器２の
変換電圧範囲を越える事がない。
その出力信号４２は波形２ｂのように電圧レベルの変動
が抑えられてＡＤ変換器２に入力され、ＡＤ変換器２の
変換電圧範囲を越える事がない。
【００２１】図３は本発明の第１の実施の形態の動作を
説明する第２の動作波形図である。クランプ回路４及び
サンプルホールド回路３はクランプ信号４３に同期して
動作する。映像信号は映像信号入力端１から入力され
る。バースト信号が減衰した映像信号３ｄは色調が乱れ
るなど画像信号処理において致命的誤動作を招くため、
バースト信号を潰さないよう出力インピーダンスの高い
クランプ回路を採用する。するとペデスタル電位ＶＰと
クランプ電位ＶＣＬの間に電位差（オフセット）ΔＶを
持った波形３ｅが得られる。次に、このオフセットΔＶ
とクランプ電位ＶＣＬを加算およびレベルシフトしてＡ
Ｄ変換器２のＡＤ変換用基準電圧信号６１０及び６２０
を生成する。
説明する第２の動作波形図である。クランプ回路４及び
サンプルホールド回路３はクランプ信号４３に同期して
動作する。映像信号は映像信号入力端１から入力され
る。バースト信号が減衰した映像信号３ｄは色調が乱れ
るなど画像信号処理において致命的誤動作を招くため、
バースト信号を潰さないよう出力インピーダンスの高い
クランプ回路を採用する。するとペデスタル電位ＶＰと
クランプ電位ＶＣＬの間に電位差（オフセット）ΔＶを
持った波形３ｅが得られる。次に、このオフセットΔＶ
とクランプ電位ＶＣＬを加算およびレベルシフトしてＡ
Ｄ変換器２のＡＤ変換用基準電圧信号６１０及び６２０
を生成する。
【００２２】従って、基準電圧信号６１０（ＶＲＴ）・
６２０（ＶＲＢ）はオフセットΔＶが加算された値とな
る。ペデスタル電位ＶＰが変動すると基準電位がそれに
追従するので、ペデスタル電位ＶＰとＡＤ変換器の入力
範囲の相対関係は常に一定に保たれる。即ち、入力のオ
フセットが除去された理想のクランプ動作波形３ｃと等
価になる。
６２０（ＶＲＢ）はオフセットΔＶが加算された値とな
る。ペデスタル電位ＶＰが変動すると基準電位がそれに
追従するので、ペデスタル電位ＶＰとＡＤ変換器の入力
範囲の相対関係は常に一定に保たれる。即ち、入力のオ
フセットが除去された理想のクランプ動作波形３ｃと等
価になる。
【００２３】このようにオフセットを基準電位に加算す
る事で、ＡＤ変換器はオフセットの無い映像信号３ｆと
して扱えるようになる。
る事で、ＡＤ変換器はオフセットの無い映像信号３ｆと
して扱えるようになる。
【００２４】図４は本発明の第２の実施の形態における
ＶＲＴ基準電圧源６１およびＶＲＢ基準電圧源６２を演
算増幅器によるレベルシフト回路で構成した構成図であ
る。電流源６１１及び６１２を抵抗６１３及び６１４の
一端と演算増幅器６０１及び６０２の反転入力端に各々
接続し、抵抗６１３及び６１４の他端を演算増幅器６０
１及び６０２の出力に各々接続し、基準電圧出力信号６
１０（ＶＲＴ）及び基準電圧出力信号６２０（ＶＲＢ）
としている。基準電圧信号ＶＲＴ、ＶＲＢは次式にな
り、電流源の電流Ｉにより制御できる。
ＶＲＴ基準電圧源６１およびＶＲＢ基準電圧源６２を演
算増幅器によるレベルシフト回路で構成した構成図であ
る。電流源６１１及び６１２を抵抗６１３及び６１４の
一端と演算増幅器６０１及び６０２の反転入力端に各々
接続し、抵抗６１３及び６１４の他端を演算増幅器６０
１及び６０２の出力に各々接続し、基準電圧出力信号６
１０（ＶＲＴ）及び基準電圧出力信号６２０（ＶＲＢ）
としている。基準電圧信号ＶＲＴ、ＶＲＢは次式にな
り、電流源の電流Ｉにより制御できる。
【００２５】
【００２６】図５は本発明の第３の実施の形態における
ＶＲＴ基準電圧源６１およびＶＲＢ基準電圧源６２をト
ランジスタによるレベルシフト回路で構成した構成図で
ある。電流源を抵抗の一端と第１のコレクタ接地トラン
ジスタのベースに接続し、このトランジスタのエミッタ
を電流源に接続して出力端とし、前記抵抗の他端を第２
のコレクタ接地トランジスタのエミッタに接続し、この
トランジスタのベースを入力端としている。
ＶＲＴ基準電圧源６１およびＶＲＢ基準電圧源６２をト
ランジスタによるレベルシフト回路で構成した構成図で
ある。電流源を抵抗の一端と第１のコレクタ接地トラン
ジスタのベースに接続し、このトランジスタのエミッタ
を電流源に接続して出力端とし、前記抵抗の他端を第２
のコレクタ接地トランジスタのエミッタに接続し、この
トランジスタのベースを入力端としている。
【００２７】ここで各トランジスタのベース・エミッタ
間電圧をＶＢＥ、第１の電流源の電流をＩとすると、基
準電圧信号ＶＲＴ及びＶＲＢは次の式のようになる。
間電圧をＶＢＥ、第１の電流源の電流をＩとすると、基
準電圧信号ＶＲＴ及びＶＲＢは次の式のようになる。
【００２８】
【００２９】ここで、各トランジスタのベース・エミッ
タ間電圧ＶＢＥが等しくなるように調整することにより
式３及び式４は次の式のようになり、第１の電流源の電
流Ｉにより制御され、所定の基準電圧信号ＶＲＴ、ＶＲ
Ｂを出力する。
タ間電圧ＶＢＥが等しくなるように調整することにより
式３及び式４は次の式のようになり、第１の電流源の電
流Ｉにより制御され、所定の基準電圧信号ＶＲＴ、ＶＲ
Ｂを出力する。
【００３０】
【００３１】
【発明の効果】以上のように、本発明の映像信号処理装
置は、映像信号をＡＤ変換する際に、並列比較型ＡＤ変
換器の比較用最大基準電圧発生部及び最小基準電圧発生
部において、クランプ電圧レベルと映像信号のペデスタ
ル電圧レベルとの差電圧を加算補正するようにしたの
で、映像信号の電圧レベルの揺動に追従するようにして
ＡＤ変換でき、ＡＤ変換誤差を削減するという効果があ
る。
置は、映像信号をＡＤ変換する際に、並列比較型ＡＤ変
換器の比較用最大基準電圧発生部及び最小基準電圧発生
部において、クランプ電圧レベルと映像信号のペデスタ
ル電圧レベルとの差電圧を加算補正するようにしたの
で、映像信号の電圧レベルの揺動に追従するようにして
ＡＤ変換でき、ＡＤ変換誤差を削減するという効果があ
る。
【図１】本発明の第１の実施の形態の映像信号処理装置
の構成を説明するブロック図。
の構成を説明するブロック図。
【図２】本発明の第１の実施の形態の映像信号処理装置
の各部の動作波形を説明する第１の波形図。
の各部の動作波形を説明する第１の波形図。
【図３】本発明の第１の実施の形態の映像信号処理装置
の各部の動作波形を説明する第２の波形図。
の各部の動作波形を説明する第２の波形図。
【図４】本発明の第２の実施の形態の映像信号処理装置
の構成を説明するブロック図。
の構成を説明するブロック図。
【図５】本発明の第３の実施の形態の映像信号処理装置
の構成を説明するブロック図。
の構成を説明するブロック図。
【図６】従来の第１の映像信号処理装置の構成を説明す
るブロック図。
るブロック図。
【図７】従来の第１の映像信号処理装置の各部の動作波
形を説明する波形図。
形を説明する波形図。
【図８】従来の第２の映像信号処理装置の構成を説明す
るブロック図。
るブロック図。
【図９】従来の第２の映像信号処理装置の各部の動作波
形を説明する波形図。
形を説明する波形図。
１ 映像信号入力 ２ 並列比較型ＡＤ変換器 ３ サンプルホールド回路 ４ クランプ回路部 ５ ローパスフィルタ部 ７ オペアンプ ８ 基準電圧源 ９ 差電圧検出部 ４１ クランプ電圧信号入力 ４２ クランプ回路出力 ４３ クランプ信号 ６１ 第１の基準電圧発生部 ６２ 第２の基準電圧発生部 ６３ サンプルホールド回路 ６５ フィルタ回路 ６６ 基準電圧発生回路 ６８ クランプ信号発生回路 ６０１、６０２ オペアンプ ６１０ 第１の基準電圧出力 ６１１、６１２ 電流源 ６１３、６１４ 抵抗 ６２０ 第２の基準電圧出力 ６６３、６６４ 第１の電流源 ６６５、６６６ 第２の電流源 ６６７、６６８ 抵抗 ６７０、６７３ 第１のトランジスタ ６７１、６７２ 第２のトランジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−340255（ＪＰ，Ａ) 特開 昭63−104580（ＪＰ，Ａ) 特開 平９−247496（ＪＰ，Ａ) 特開 平６−85673（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/14 - 5/18 H04N 5/57
Claims (5)
- 【請求項１】 映像信号を入力し所定のクランプ電圧に
クランプするクランプ回路部と、前記映像信号の電圧レ
ベルとクランプ電圧レベルとのレベル差をクランプ信号
に従って保持する差電圧検出部と、前記差電圧検出部で
検出した差電圧を所定の第１の電圧レベルに加算して第
１の基準電圧を出力する第１の基準電圧発生部、及び、
前記差電圧検出部で検出した差電圧を所定の第２の電圧
レベルに加算して第２の基準電圧を出力する第２の基準
電圧発生部と、前記第１及び第２の基準電圧出力を比較
電圧の最大値電圧入力及び最小値電圧入力とし、前記映
像信号入力と比較してデジタル値に変換出力する並列比
較型ＡＤ変換器とを有することを特徴とする映像信号処
理装置。 - 【請求項２】 前記クランプ回路部を、前記所定のクラ
ンプ電圧を正相入力に、前記映像信号入力をキャパシタ
結合して逆相入力にそれぞれ接続したオペアンプ回路に
より構成したことを特徴とする請求項１記載の映像信号
処理装置。 - 【請求項３】 前記差電圧検出部を、前記映像信号をキ
ャパシタ結合して入力するローパスフィルタ回路と、前
記ローパスフィルタ回路の出力と前記所定のクランプ電
圧とを入力としてその差電圧を検出する差動増幅器と、
前記差動増幅器の差電圧出力を前記クランプ信号をサン
プル・ホールド用クロックとして保持するサンプル・ホ
ールド回路により構成したことを特徴とする請求項１記
載の映像信号処理装置。 - 【請求項４】 前記第１または第２の基準電圧発生部
を、前記差電圧検出部の差電圧出力を正相入力に、電流
源を逆相入力にそれぞれ接続し、その出力を抵抗を介し
て逆相入力に帰還接続したオペアンプ回路によるレベル
シフト回路により構成したことを特徴とする請求項１ま
たは請求項２又は請求項３記載の映像信号処理装置。 - 【請求項５】 前記第１または第２の基準電圧発生部
を、前記差電圧検出部の差電圧出力をベース電圧とし、
第１の電流源を第１の抵抗を介してエミッタに接続した
第１のトランジスタと、前記第１の電流源と第１の抵抗
との接続点にそのゲートを接続し、そのエミッタに第２
の電流源を接続した第２のトランジスタとからなるレベ
ルシフト回路により構成し、前記第２のトランジスタの
エミッタ端子から基準電圧出力を得るようにしたことを
特徴とする請求項１または請求項２又は請求項３記載の
映像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32793397A JP3179395B2 (ja) | 1997-11-28 | 1997-11-28 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32793397A JP3179395B2 (ja) | 1997-11-28 | 1997-11-28 | 映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11164172A JPH11164172A (ja) | 1999-06-18 |
| JP3179395B2 true JP3179395B2 (ja) | 2001-06-25 |
Family
ID=18204637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32793397A Expired - Fee Related JP3179395B2 (ja) | 1997-11-28 | 1997-11-28 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3179395B2 (ja) |
-
1997
- 1997-11-28 JP JP32793397A patent/JP3179395B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11164172A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801555A (en) | Correlative double sampling (CDS) device | |
| JP3179395B2 (ja) | 映像信号処理装置 | |
| JP3131378B2 (ja) | 映像信号クランプ回路 | |
| JPH07131677A (ja) | ビデオ信号のサグ補正回路 | |
| JP3305668B2 (ja) | 直流成分再生装置 | |
| JP2875431B2 (ja) | 雑音低減回路 | |
| JPH06150685A (ja) | サンプルホールド回路 | |
| JP3862419B2 (ja) | ビデオ信号処理装置 | |
| JP2805762B2 (ja) | 同期信号分離装置 | |
| JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
| JP2597650B2 (ja) | クランプ回路 | |
| JP3175377B2 (ja) | 画像処理装置 | |
| JPH07131489A (ja) | 光信号受信回路 | |
| JP3256062B2 (ja) | 液晶表示装置の信号処理回路 | |
| JP4400978B2 (ja) | 垂直偏向処理装置 | |
| JPH0249075B2 (ja) | ||
| JP3030971B2 (ja) | 同期分離装置 | |
| JP3538082B2 (ja) | 映像信号処理回路 | |
| JP2543354Y2 (ja) | ビデオ信号ａ／ｄ変換装置 | |
| JPS6035881A (ja) | フイ−ドバツククランプ回路 | |
| JPH03229580A (ja) | Ｃｃｄ信号処理装置 | |
| JPH0726871B2 (ja) | 赤外線センサ信号処理回路 | |
| JPH0628513B2 (ja) | 交流電圧歪除去回路 | |
| JPH0560041U (ja) | クランプ電圧生成回路 | |
| JPH09223933A (ja) | オペアンプ接続回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010327 |
|
| LAPS | Cancellation because of no payment of annual fees |