JP3175377B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP3175377B2 JP3175377B2 JP02318393A JP2318393A JP3175377B2 JP 3175377 B2 JP3175377 B2 JP 3175377B2 JP 02318393 A JP02318393 A JP 02318393A JP 2318393 A JP2318393 A JP 2318393A JP 3175377 B2 JP3175377 B2 JP 3175377B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- converter
- differential amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は画像処理装置に関し、特
にイメージセンサから入力した画信号のＤＣオフセット
をキャンセルする方式に関するものである。
にイメージセンサから入力した画信号のＤＣオフセット
をキャンセルする方式に関するものである。
【０００２】
【従来の技術】従来、電子複写機やイメージスキャナ等
において、ＣＣＤ等のイメージセンサから入力される画
信号には、個々のイメージセンサによって異なるＤＣオ
フセットが含まれており、このオフセット値は温度や経
年変化によっても変動する。このＤＣオフセットをキャ
ンセルする方式としては、つぎのようなものがあった。
において、ＣＣＤ等のイメージセンサから入力される画
信号には、個々のイメージセンサによって異なるＤＣオ
フセットが含まれており、このオフセット値は温度や経
年変化によっても変動する。このＤＣオフセットをキャ
ンセルする方式としては、つぎのようなものがあった。
【０００３】特開昭５７−８０８６９号公報、あるいは
特開昭６０−７６８７６号公報には、コンデンサを用い
て直流分をカットし、ＤＣレベルをクランプ回路で基準
値に固定する方式が開示されている。また特開昭６０−
２８１８３号公報には、オフセットレベルをサンプルホ
ールドし、その信号を入力信号から減算することによ
り、ＤＣオフセットをキャンセルする方式が開示されて
いる。
特開昭６０−７６８７６号公報には、コンデンサを用い
て直流分をカットし、ＤＣレベルをクランプ回路で基準
値に固定する方式が開示されている。また特開昭６０−
２８１８３号公報には、オフセットレベルをサンプルホ
ールドし、その信号を入力信号から減算することによ
り、ＤＣオフセットをキャンセルする方式が開示されて
いる。
【０００４】
【発明が解決しようとする課題】上記したような従来の
オフセットキャンセル方式において、前者のクランプ方
式のものでは、画信号にノイズが含まれているためにク
ランプする値に誤差を生じ、またクランプする素子とし
ては、高速でスイッチング特性の良いものを使用する必
要があるため、部品選定やコスト面で問題があった。
オフセットキャンセル方式において、前者のクランプ方
式のものでは、画信号にノイズが含まれているためにク
ランプする値に誤差を生じ、またクランプする素子とし
ては、高速でスイッチング特性の良いものを使用する必
要があるため、部品選定やコスト面で問題があった。
【０００５】また、後者のサンプルホールド方式では、
正確なレベル検出を行うために、サンプルホールドのタ
イミングを合わせることが難しいという問題点があっ
た。
正確なレベル検出を行うために、サンプルホールドのタ
イミングを合わせることが難しいという問題点があっ
た。
【０００６】本発明の目的は、前記のような従来技術の
問題点を解決し、安定して正確なＤＣオフセットのキャ
ンセルが可能な画像処理装置を得ることにある。
問題点を解決し、安定して正確なＤＣオフセットのキャ
ンセルが可能な画像処理装置を得ることにある。
【０００７】
【課題を解決するための手段】本発明は、イメージセン
サから出力される画信号を処理する画像処理装置におい
て、画信号を一方の入力端子に入力する差動増幅器と、
前記差動増幅器の出力信号をＡ／Ｄ変換するＡ／Ｄ変換
手段と、前記Ａ／Ｄ変換手段の出力データに基づき、Ｄ
Ｃオフセットを打ち消すための補正値を設定する補正値
設定手段と、前記補正値をＤ／Ａ変換し、前記差動増幅
器の他方の入力端子に入力するＤ／Ａ変換手段とを備え
たことを特徴とする。
サから出力される画信号を処理する画像処理装置におい
て、画信号を一方の入力端子に入力する差動増幅器と、
前記差動増幅器の出力信号をＡ／Ｄ変換するＡ／Ｄ変換
手段と、前記Ａ／Ｄ変換手段の出力データに基づき、Ｄ
Ｃオフセットを打ち消すための補正値を設定する補正値
設定手段と、前記補正値をＤ／Ａ変換し、前記差動増幅
器の他方の入力端子に入力するＤ／Ａ変換手段とを備え
たことを特徴とする。
【０００８】
【作用】このような手段により、デジタルデータを用い
て制御を行うため、安定して正確なＤＣオフセットのキ
ャンセルが可能となる。
て制御を行うため、安定して正確なＤＣオフセットのキ
ャンセルが可能となる。
【０００９】
【実施例】以下に本発明の実施例を図面を参照して詳細
に説明する。図１は本発明が適用される画像処理装置の
オフセットキャンセル回路の１例を示すブロック図であ
る。差動増幅器１は、マイナス入力端子にＣＣＤ等のイ
メージセンサから出力される画信号が入力されている。
またプラス入力端子には、Ｄ／Ａ変換器５の出力が接続
されており、２つの入力の差電圧が出力される。
に説明する。図１は本発明が適用される画像処理装置の
オフセットキャンセル回路の１例を示すブロック図であ
る。差動増幅器１は、マイナス入力端子にＣＣＤ等のイ
メージセンサから出力される画信号が入力されている。
またプラス入力端子には、Ｄ／Ａ変換器５の出力が接続
されており、２つの入力の差電圧が出力される。
【００１０】Ａ／Ｄ変換器２は差動増幅器１の出力電圧
をサンプルホールドし、例えば８ビットにＡ／Ｄ変換す
る。この出力データは、図示しない後段の補正回路等を
経由して、用途に応じてメモリ等に取り込まれ、信号処
理され、あるいは出力される。データ保持回路３は、画
信号の無信号区間において、Ａ／Ｄ変換器２の出力デー
タを取り込み、保持する。
をサンプルホールドし、例えば８ビットにＡ／Ｄ変換す
る。この出力データは、図示しない後段の補正回路等を
経由して、用途に応じてメモリ等に取り込まれ、信号処
理され、あるいは出力される。データ保持回路３は、画
信号の無信号区間において、Ａ／Ｄ変換器２の出力デー
タを取り込み、保持する。
【００１１】補正値演算回路４は、データ保持回路３か
らのデータに基づき、ＤＣオフセットを打ち消すための
補正値を演算により求める。Ｄ／Ａ変換器５は補正値演
算回路４の出力データ（例えば８ビット）をＤ／Ａ変換
し、差動増幅器１のプラス端子に出力する。なお６はＤ
／Ａ変換器５の基準電圧Ｖｒｅｆを発生させるための抵
抗器である。
らのデータに基づき、ＤＣオフセットを打ち消すための
補正値を演算により求める。Ｄ／Ａ変換器５は補正値演
算回路４の出力データ（例えば８ビット）をＤ／Ａ変換
し、差動増幅器１のプラス端子に出力する。なお６はＤ
／Ａ変換器５の基準電圧Ｖｒｅｆを発生させるための抵
抗器である。
【００１２】つぎに、動作を説明する。図２（ａ）は、
図１のａ点における信号波形を示している。通常ＣＣＤ
イメージセンサは電子複写機等のプラテン上の原稿を横
方向に１ライン読み取り、直列信号として出力する。図
２（ａ）においては、キャンセル前（左側）とキャンセ
ル後（右側）の１ライン分の信号波形を図示している。
図において、読み取られた画信号区間の両側には、光を
検出しない部分のセンサから出力された信号の区間であ
る無信号区間が存在している。この部分のレベルＶ１が
ＤＣオフセットに相当する。
図１のａ点における信号波形を示している。通常ＣＣＤ
イメージセンサは電子複写機等のプラテン上の原稿を横
方向に１ライン読み取り、直列信号として出力する。図
２（ａ）においては、キャンセル前（左側）とキャンセ
ル後（右側）の１ライン分の信号波形を図示している。
図において、読み取られた画信号区間の両側には、光を
検出しない部分のセンサから出力された信号の区間であ
る無信号区間が存在している。この部分のレベルＶ１が
ＤＣオフセットに相当する。
【００１３】まずキャンセル前には、Ｄ／Ａ変換器５に
設定される補正値Ｄａはオール１（８ビットの場合２５
５）、つまりＤ／Ａ変換器の最大出力電圧（ＶａＨ）に
設定される。これは、入力される画信号が、予想される
最大電圧値をとっても差動増幅器１の出力が負（Ａ／Ｄ
変換器の許容入力電圧範囲以下）にならないようにする
ためである。従って、Ｄ／Ａ変換器５の最大出力電圧
は、予想される入力最大電圧よりも大にする必要があ
る。
設定される補正値Ｄａはオール１（８ビットの場合２５
５）、つまりＤ／Ａ変換器の最大出力電圧（ＶａＨ）に
設定される。これは、入力される画信号が、予想される
最大電圧値をとっても差動増幅器１の出力が負（Ａ／Ｄ
変換器の許容入力電圧範囲以下）にならないようにする
ためである。従って、Ｄ／Ａ変換器５の最大出力電圧
は、予想される入力最大電圧よりも大にする必要があ
る。
【００１４】図２（ｂ）は、図１のｂ点の信号波形を示
している。ｂ点の電圧Ｖ２は、Ｖ２＝（Ｖａ−Ｖ１）と
なる。ここでＶａはＤ／Ａ変換器５の出力電圧である。
また画信号入力がマイナス端子に接続されているので、
波形は上下が反転したものとなる。ｂ点の信号はＡ／Ｄ
変換器２によって常にサンプリングされ、Ａ／Ｄ変換さ
れる。
している。ｂ点の電圧Ｖ２は、Ｖ２＝（Ｖａ−Ｖ１）と
なる。ここでＶａはＤ／Ａ変換器５の出力電圧である。
また画信号入力がマイナス端子に接続されているので、
波形は上下が反転したものとなる。ｂ点の信号はＡ／Ｄ
変換器２によって常にサンプリングされ、Ａ／Ｄ変換さ
れる。
【００１５】データ保持回路３は入力信号の無信号区間
の中央に同期して、Ａ／Ｄ変換器の出力Ｄ２をラッチす
る。このタイミング信号は、図示しないイメージセンサ
制御回路から供給される。補正値演算回路３において
は、出力として図２（ｂ）の右側のような波形を得るた
めにＤ／Ａ変換器５が出力すべき電圧に対応するデータ
を、以下のような演算により求める。
の中央に同期して、Ａ／Ｄ変換器の出力Ｄ２をラッチす
る。このタイミング信号は、図示しないイメージセンサ
制御回路から供給される。補正値演算回路３において
は、出力として図２（ｂ）の右側のような波形を得るた
めにＤ／Ａ変換器５が出力すべき電圧に対応するデータ
を、以下のような演算により求める。
【００１６】まず、図２（ｂ）のＶ２を０にするために
は、Ｖａ＝Ｖ１にすればよい。従って、補正値演算回路
３においては、上記式の関係になるように、データ保持
回路３の出力Ｄ２から電圧Ｖ１に相当するデータＤａを
求めれば良いことになる。Ｖａは下記のようになる。
は、Ｖａ＝Ｖ１にすればよい。従って、補正値演算回路
３においては、上記式の関係になるように、データ保持
回路３の出力Ｄ２から電圧Ｖ１に相当するデータＤａを
求めれば良いことになる。Ｖａは下記のようになる。
【００１７】Ｖａ＝Ｖ１＝ＶａＨ−Ｖ２ 。
【００１８】ここで上記式の内、Ｖａは、Ｖａ＝ＶａＨ
×Ｄａ／２５５、Ｖ２は、Ｖ２＝ＶｉＭ×Ｄ２／２５５
と表すことができる。ここでＶｉＭはＡ／Ｄ変換器がオ
ール１（２５５）を出力するような入力電圧である。従
って、上記式は下記のようになる。
×Ｄａ／２５５、Ｖ２は、Ｖ２＝ＶｉＭ×Ｄ２／２５５
と表すことができる。ここでＶｉＭはＡ／Ｄ変換器がオ
ール１（２５５）を出力するような入力電圧である。従
って、上記式は下記のようになる。
【００１９】 ＶａＨ×Ｄａ／２５５＝ＶａＨ−ＶｉＭ×Ｄ２／２５５
。
。
【００２０】 ∴Ｄａ＝２５５−（ＶｉＭ／ＶａＨ）Ｄ２ （式
１）。
１）。
【００２１】従って、例えばＶａＨがＶｉＭの２倍であ
れば、ＤａはＤ２を２分の１（１ビットシフト）したも
のを２５５から引けば求められることになる。一般に上
記式１のような演算は乗算器と加算器（減算器）を用い
れば実行できる。以上のような回路により、安定して正
確なＤＣオフセットのキャンセルが可能となる。
れば、ＤａはＤ２を２分の１（１ビットシフト）したも
のを２５５から引けば求められることになる。一般に上
記式１のような演算は乗算器と加算器（減算器）を用い
れば実行できる。以上のような回路により、安定して正
確なＤＣオフセットのキャンセルが可能となる。
【００２２】つぎに第２の実施例について説明する。図
３はオフセットキャンセル回路の第２の実施例を示すブ
ロック図である。図３において図１と同様の部分には図
１と同じ番号が付与してある。レベル変換回路７は入力
される電圧を（ＶｉＭ／ＶａＨ）倍する。この（ＶｉＭ
／ＶａＨ）の値が１より大きい場合には、増幅器が必要
であるが、１より小さい値に設定すれば、レベル変換回
路７は単なる抵抗器を用いた減衰器でよい。
３はオフセットキャンセル回路の第２の実施例を示すブ
ロック図である。図３において図１と同様の部分には図
１と同じ番号が付与してある。レベル変換回路７は入力
される電圧を（ＶｉＭ／ＶａＨ）倍する。この（ＶｉＭ
／ＶａＨ）の値が１より大きい場合には、増幅器が必要
であるが、１より小さい値に設定すれば、レベル変換回
路７は単なる抵抗器を用いた減衰器でよい。
【００２３】スイッチＳＷは図示しない制御回路によっ
て制御され、ＤＣオフセットを求める場合にはレベル変
換回路７の出力を選択し、その後は差動増幅器１の出力
を選択する。データ保持回路８は、入力信号の無信号区
間の中央に同期して、Ａ／Ｄ変換器の出力Ｄ２をラッチ
する。このタイミング信号は、図示しないイメージセン
サ制御回路から供給される。ラッチされたデータは単に
反転して、Ｄ／Ａ変換器５に出力される。
て制御され、ＤＣオフセットを求める場合にはレベル変
換回路７の出力を選択し、その後は差動増幅器１の出力
を選択する。データ保持回路８は、入力信号の無信号区
間の中央に同期して、Ａ／Ｄ変換器の出力Ｄ２をラッチ
する。このタイミング信号は、図示しないイメージセン
サ制御回路から供給される。ラッチされたデータは単に
反転して、Ｄ／Ａ変換器５に出力される。
【００２４】つぎに、動作について説明する。図４は図
３のｄ点の信号波形を示す波形図である。図に示すよう
に、ｂ点の電圧Ｖ２がレベル変換されてＡ／Ｄ変換器２
に入力される。このようなレベル変換を行った結果、Ａ
／Ｄ変換されたデータＤ２´は、第１の実施例のＤ２の
値に較べると、Ｄ２´＝（ＶｉＭ／ＶａＨ）Ｄ２となっ
ている。従って、前記式１はつぎのようになる。
３のｄ点の信号波形を示す波形図である。図に示すよう
に、ｂ点の電圧Ｖ２がレベル変換されてＡ／Ｄ変換器２
に入力される。このようなレベル変換を行った結果、Ａ
／Ｄ変換されたデータＤ２´は、第１の実施例のＤ２の
値に較べると、Ｄ２´＝（ＶｉＭ／ＶａＨ）Ｄ２となっ
ている。従って、前記式１はつぎのようになる。
【００２５】Ｄａ＝２５５−Ｄ２´ （式２）。
【００２６】上記演算はＤ２´の８ビットデータの補数
を求めることになり、０と１を反転することによって容
易に得られる。従ってＤａとしては、データ保持回路８
のデータを反転して出力すればよいことになる。このよ
うにレベル変換回路を用いることにより、補正値の演算
が不要になり、回路構成が簡単になる。
を求めることになり、０と１を反転することによって容
易に得られる。従ってＤａとしては、データ保持回路８
のデータを反転して出力すればよいことになる。このよ
うにレベル変換回路を用いることにより、補正値の演算
が不要になり、回路構成が簡単になる。
【００２７】つぎに第３の実施例について説明する。図
５はオフセットキャンセル回路の第３の実施例を示すブ
ロック図である。図５において図１と同様の部分には図
１と同じ番号が付与してある。ローパスフィルタ９は差
動増幅器１の出力信号からノイズ成分を除去する。スイ
ッチＳＷは図示しない制御回路によって制御され、ＤＣ
オフセットを求める場合にはローパスフィルタ９の出力
を選択し、その後は差動増幅器１の出力を選択する。以
下は第１の実施例と同じである。
５はオフセットキャンセル回路の第３の実施例を示すブ
ロック図である。図５において図１と同様の部分には図
１と同じ番号が付与してある。ローパスフィルタ９は差
動増幅器１の出力信号からノイズ成分を除去する。スイ
ッチＳＷは図示しない制御回路によって制御され、ＤＣ
オフセットを求める場合にはローパスフィルタ９の出力
を選択し、その後は差動増幅器１の出力を選択する。以
下は第１の実施例と同じである。
【００２８】図６（ａ）は図５のｂ点の信号波形であ
り、図２（ｂ）より更に時間軸を拡大して示してある。
図に示すように、信号にはＣＣＤイメージセンサの駆動
クロックによるノイズが乗っている。これをそのままサ
ンプリングするとノイズによる誤差が生ずるが、ローパ
スフィルタを通した信号は図６（ｂ）に示すようにノイ
ズ成分が除去されて、ＤＣオフセット値を正確にサンプ
リングすることが可能となる。なお、図６（ｃ）はＡ／
Ｄ変換器２に入力されるサンプリングパルスである。
り、図２（ｂ）より更に時間軸を拡大して示してある。
図に示すように、信号にはＣＣＤイメージセンサの駆動
クロックによるノイズが乗っている。これをそのままサ
ンプリングするとノイズによる誤差が生ずるが、ローパ
スフィルタを通した信号は図６（ｂ）に示すようにノイ
ズ成分が除去されて、ＤＣオフセット値を正確にサンプ
リングすることが可能となる。なお、図６（ｃ）はＡ／
Ｄ変換器２に入力されるサンプリングパルスである。
【００２９】以上３つの実施例を説明したが、他の変形
例として、Ａ／Ｄ変換器２の出力をＣＰＵに取り込み、
補正値を計算してＤ／Ａ変換器５にセットすることも可
能である。
例として、Ａ／Ｄ変換器２の出力をＣＰＵに取り込み、
補正値を計算してＤ／Ａ変換器５にセットすることも可
能である。
【００３０】
【発明の効果】以上述べたように本発明によれば、デジ
タルデータを用いて制御するため、安定で正確なＤＣオ
フセットのキャンセルが可能であり、また１回の制御で
補正が可能な画像処理装置を得ることができるという効
果がある。
タルデータを用いて制御するため、安定で正確なＤＣオ
フセットのキャンセルが可能であり、また１回の制御で
補正が可能な画像処理装置を得ることができるという効
果がある。
【図１】 オフセットキャンセル回路の１例を示すブロ
ック図である。
ック図である。
【図２】 図１の各点における信号波形を示す波形図で
ある。
ある。
【図３】 オフセットキャンセル回路の第２実施例のブ
ロック図である。
ロック図である。
【図４】 図３のｄ点の信号波形を示す波形図である。
【図５】 オフセットキャンセル回路の第３実施例のブ
ロック図である。
ロック図である。
【図６】 図５の各点における信号波形を示す波形図で
ある。
ある。
１…差動増幅器、２…Ａ／Ｄ変換器、３…データ保持回
路、４…補正値演算回路、５…Ｄ／Ａ変換回路、６…抵
抗器、７…レベル変換回路、８…データ保持回路、９…
ローパスフィルタ
路、４…補正値演算回路、５…Ｄ／Ａ変換回路、６…抵
抗器、７…レベル変換回路、８…データ保持回路、９…
ローパスフィルタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 寄本 浩二 埼玉県岩槻市府内３丁目７番１号 富士 ゼロックス株式会社内 (72)発明者 高橋 篤 埼玉県岩槻市府内３丁目７番１号 富士 ゼロックス株式会社内 (72)発明者 小松 康男 埼玉県岩槻市府内３丁目７番１号 富士 ゼロックス株式会社内 (72)発明者 渡辺 誠 埼玉県岩槻市府内３丁目７番１号 富士 ゼロックス株式会社内 (56)参考文献 特開 平４−113775（ＪＰ，Ａ) 特開 昭63−272169（ＪＰ，Ａ) 特開 平４−167668（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 1/407
Claims (1)
- 【請求項１】 イメージセンサから出力される画信号を
処理する画像処理装置において、画信号を一方の入力端
子に入力する差動増幅器と、前記差動増幅器の出力信号
をＡ／Ｄ変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手
段の出力データに基づき、ＤＣオフセットを打ち消すた
めの補正値を設定する補正値設定手段と、前記補正値を
Ｄ／Ａ変換し、前記差動増幅器の他方の入力端子に入力
するＤ／Ａ変換手段とを具備し、前記差動増幅器と前記
Ａ／Ｄ変換手段との間に、前記Ａ／Ｄ変換手段と前記Ｄ
／Ａ変換手段の単位ステップ当たりのレベル比に応じた
レベル変換手段を設けたことを特徴とする画像処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02318393A JP3175377B2 (ja) | 1993-01-19 | 1993-01-19 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02318393A JP3175377B2 (ja) | 1993-01-19 | 1993-01-19 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06217139A JPH06217139A (ja) | 1994-08-05 |
| JP3175377B2 true JP3175377B2 (ja) | 2001-06-11 |
Family
ID=12103540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02318393A Expired - Fee Related JP3175377B2 (ja) | 1993-01-19 | 1993-01-19 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3175377B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081749A (ja) * | 2007-09-27 | 2009-04-16 | Hitachi Ltd | 低オフセット入力回路 |
-
1993
- 1993-01-19 JP JP02318393A patent/JP3175377B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06217139A (ja) | 1994-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5408335A (en) | Image processing device for correcting an offset of an image signal | |
| JP2924373B2 (ja) | Ａ／ｄ変換回路 | |
| US6580465B1 (en) | Clamp voltage generating circuit and clamp level adjusting method | |
| JP3762368B2 (ja) | クランプ回路装置 | |
| US5455622A (en) | Signal processing apparatus and method for offset compensation of CCD signals | |
| JP3175377B2 (ja) | 画像処理装置 | |
| JP3885987B2 (ja) | 画像読取装置および画像形成装置 | |
| JPH05344418A (ja) | デジタルカメラ用クランプ回路 | |
| JP2686166B2 (ja) | 画像読取信号の補正方法 | |
| JP2629025B2 (ja) | 信号処理回路 | |
| JPH118557A (ja) | Ａ／ｄ変換器 | |
| JPS62117473A (ja) | 暗出力補正回路 | |
| JPH04111669A (ja) | 画像読取装置 | |
| JP3387165B2 (ja) | クランプ電位補正回路 | |
| JPH04192878A (ja) | 画像読取装置 | |
| JP3179395B2 (ja) | 映像信号処理装置 | |
| JPH0249075B2 (ja) | ||
| JPH099056A (ja) | 画像読み取り装置 | |
| JPH11261846A (ja) | クランプ電圧生成回路およびクランプレベルの調整方法 | |
| JP2557736B2 (ja) | ゴーストリデューサ装置 | |
| JPH10200829A (ja) | インターフェース回路 | |
| JPH1041985A (ja) | 入力処理回路 | |
| JPH0335667A (ja) | 映像信号クランプ回路 | |
| JPH057297A (ja) | 画像読取装置 | |
| JPH06164937A (ja) | 画像信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |