JPS63257330A - 各種レベルを有する信号のa/d変換回路装置 - Google Patents
各種レベルを有する信号のa/d変換回路装置Info
- Publication number
- JPS63257330A JPS63257330A JP63072180A JP7218088A JPS63257330A JP S63257330 A JPS63257330 A JP S63257330A JP 63072180 A JP63072180 A JP 63072180A JP 7218088 A JP7218088 A JP 7218088A JP S63257330 A JPS63257330 A JP S63257330A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- current source
- signals
- excitation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005284 excitation Effects 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 6
- 238000013139 quantization Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/48—Servo-type converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は請求範囲1の上位概念による様々の異なるレベ
ルを有するレベルの信号のA / D変換回路装置に関
する。
ルを有するレベルの信号のA / D変換回路装置に関
する。
従来技術
1つのA / D変換器への複数信号源の適合の際量子
化誤差をできるだけ小さくすることが図られている。最
小の誤差が達せられるのはアナログ信号の最大振幅がA
/ D変換器の領域限界を丁度下回る場合である。
化誤差をできるだけ小さくすることが図られている。最
小の誤差が達せられるのはアナログ信号の最大振幅がA
/ D変換器の領域限界を丁度下回る場合である。
A / D変換器にダイナミック圧縮器を前置接続しア
ナログ信号の振幅を、A/D変換器の領域境界(限界)
がまさに遵守されるように制御することは既に公知であ
る。但しこの手段はアナログ側で直線的調整操作素子を
有し、このことは殊に広帯域信号の場合高いコストを要
することを意味する。
ナログ信号の振幅を、A/D変換器の領域境界(限界)
がまさに遵守されるように制御することは既に公知であ
る。但しこの手段はアナログ側で直線的調整操作素子を
有し、このことは殊に広帯域信号の場合高いコストを要
することを意味する。
発明の目的
本発明の目的ないし課題とするところは増幅率をアナロ
グ側で変化させることなしに、VD変換器の励振限界の
最適利用をその都度可能にする種々異なるレベルの信号
のA / D変換回路装置を提供することにある。
グ側で変化させることなしに、VD変換器の励振限界の
最適利用をその都度可能にする種々異なるレベルの信号
のA / D変換回路装置を提供することにある。
発明の構成
上記課題は本発明による上位概念において特徴事項にて
記載された構成要件により解決される。
記載された構成要件により解決される。
本発明の回路装置の場合、A / D変換器の励振限界
はアナログ信号が当該励振限界をもはや超過しなくなる
までシフトされる。このことは2通りの手法で行なわれ
得る。一方では励振限界を最初の領域超過が起るまで益
々制限させていきそれにひきつづいて幾ステップ分だけ
上記領域制限を再び解消させるのである。他方では励振
限界の拡大が行なわれ、この拡大は領域超過がもはや起
らなくなるまで行なわれる。その場合励振限界の変化は
有利に各クロックパルスごとに次のようにして行なわれ
る、即ちアナログ信号のうちから1つの信号サンプルが
取出されるようにして行なわれるのである。領域超過が
もはや行なわれなくなると直ちに励振限界は固定的に保
持され得る。
はアナログ信号が当該励振限界をもはや超過しなくなる
までシフトされる。このことは2通りの手法で行なわれ
得る。一方では励振限界を最初の領域超過が起るまで益
々制限させていきそれにひきつづいて幾ステップ分だけ
上記領域制限を再び解消させるのである。他方では励振
限界の拡大が行なわれ、この拡大は領域超過がもはや起
らなくなるまで行なわれる。その場合励振限界の変化は
有利に各クロックパルスごとに次のようにして行なわれ
る、即ちアナログ信号のうちから1つの信号サンプルが
取出されるようにして行なわれるのである。領域超過が
もはや行なわれなくなると直ちに励振限界は固定的に保
持され得る。
上記の過程は所定の時間の後火のようにしてチェックさ
れ得る、すなわち当該回路が出発状態にリセットされ励
振限界が新たに決定されるようにするのである。このこ
とは有利に常に新たな信号源の作動接続の除行なわれる
か、又はビデオ信号の場合は、未だ可視の信号が再生さ
れない時点でも行なわれ得る。領域通過状態監視の除圧
の超過状態、もっばら負のみの超過状態、又は正及び負
の領域超過状態を評価し得る。
れ得る、すなわち当該回路が出発状態にリセットされ励
振限界が新たに決定されるようにするのである。このこ
とは有利に常に新たな信号源の作動接続の除行なわれる
か、又はビデオ信号の場合は、未だ可視の信号が再生さ
れない時点でも行なわれ得る。領域通過状態監視の除圧
の超過状態、もっばら負のみの超過状態、又は正及び負
の領域超過状態を評価し得る。
特に有利にはA / D変換器はフラッシュ変換器とし
て構成され得る。それの並列的動作法により、上記変換
器型式は広帯域信号の処理をも可能にする極めて迅速な
信号変換を可能にする。
て構成され得る。それの並列的動作法により、上記変換
器型式は広帯域信号の処理をも可能にする極めて迅速な
信号変換を可能にする。
次に1実施例を用いて本発明の詳細な説明する。
実施例
第1図に示す回路装置では入力信号が入力端子15を介
して供給され、入力信号の基準値が入力端子16t−介
して供給される。デジタル化された信号は出力側17か
ら取出可能である。
して供給され、入力信号の基準値が入力端子16t−介
して供給される。デジタル化された信号は出力側17か
ら取出可能である。
上記回路装置はA / D変換器(これは第1図中フラ
ッシュ変換器1として構成され第2図では詳細に示しで
ある)と、破線の枠で示す制御回路2とを有する。この
制御回路2はD / A変換器3と、D / A変換器
を制御するカウンタ装置4と、可制n’Pt流源装置5
と、ロジック結合素子18とを有する。基準入力側19
.20にシュ変換器1の動作を第2図を用いて説明する
。
ッシュ変換器1として構成され第2図では詳細に示しで
ある)と、破線の枠で示す制御回路2とを有する。この
制御回路2はD / A変換器3と、D / A変換器
を制御するカウンタ装置4と、可制n’Pt流源装置5
と、ロジック結合素子18とを有する。基準入力側19
.20にシュ変換器1の動作を第2図を用いて説明する
。
フラッシュ変換器1は内部に一連のコンパレータ22を
有し、これらコンパレータの数は可能な量子化段(ステ
ップ)数に等しい。更に付加的に励振領域限界の超過状
態を検出するために用いられる2つのコンパレータ23
,24が設けられている。それの出力信号(端子)はオ
ーバーフローないしアンダーフローと称され出力g4’
l 25 + 26 ”fr:介して引き出されてい
る。
有し、これらコンパレータの数は可能な量子化段(ステ
ップ)数に等しい。更に付加的に励振領域限界の超過状
態を検出するために用いられる2つのコンパレータ23
,24が設けられている。それの出力信号(端子)はオ
ーバーフローないしアンダーフローと称され出力g4’
l 25 + 26 ”fr:介して引き出されてい
る。
コンパレータ22の一方の端子10は多段の分圧器8の
出力111+19を介して階段付(ステップ付)電圧を
受取シ、上記ステップ付電圧のステップ(階段)は量子
化段階(ステップ)に相応する。他方の入力側27は相
互に接続されており入力側13として引出されている。
出力111+19を介して階段付(ステップ付)電圧を
受取シ、上記ステップ付電圧のステップ(階段)は量子
化段階(ステップ)に相応する。他方の入力側27は相
互に接続されており入力側13として引出されている。
入力側13を介してコンパレータ22の他方の入力側2
7へ信号が到達すると、次のようなコンパレータの出力
側における電位が切換わる、即ち入力111+113に
おける入力電圧のほうが、分圧器8の当該出力側9にお
ける基準電圧より高いコンパレータの出力側における電
位が切換わる。その際コンパレータ22の各出力信号か
らロジック回路にて1つのデジタルデータ語が求められ
、出力1111117から出力される。
7へ信号が到達すると、次のようなコンパレータの出力
側における電位が切換わる、即ち入力111+113に
おける入力電圧のほうが、分圧器8の当該出力側9にお
ける基準電圧より高いコンパレータの出力側における電
位が切換わる。その際コンパレータ22の各出力信号か
らロジック回路にて1つのデジタルデータ語が求められ
、出力1111117から出力される。
ひきつづいての説明のため第1図を再び診照する。入力
端子15には次のような種々の信号源によシ発せられる
種々様々のレベルが加わる。
端子15には次のような種々の信号源によシ発せられる
種々様々のレベルが加わる。
すなわち伝送及び記録の際の励振エラーによっても又は
線路減流により精確には相互に整合されていない種々異
なる信号源により発せられる種々様々のレベルの信号が
加わる。わずかなレベルの信号が変らないで維持される
とすればデシタル化度は極めて粗いものとなる。これに
反してレベルが高い場合には信号ピークが切取られるこ
ととなる。
線路減流により精確には相互に整合されていない種々異
なる信号源により発せられる種々様々のレベルの信号が
加わる。わずかなレベルの信号が変らないで維持される
とすればデシタル化度は極めて粗いものとなる。これに
反してレベルが高い場合には信号ピークが切取られるこ
ととなる。
種々異なるレベルの信号をこれによりフラッシュ変換器
1の利用可能な励振領域がまさに十分活用されるように
処理し得るため、先ず、狭い領域限界が調整され、当該
信号が励振領域限界を越えるか否かがチェックされる。
1の利用可能な励振領域がまさに十分活用されるように
処理し得るため、先ず、狭い領域限界が調整され、当該
信号が励振領域限界を越えるか否かがチェックされる。
狭い領域限界の調整が次のようにして行なわれる、即ち
電流源装置5の電流源11.12によりたんにわずかな
電流が分圧器8中に供給されるようにして行なわれる。
電流源装置5の電流源11.12によりたんにわずかな
電流が分圧器8中に供給されるようにして行なわれる。
入力側19(Vref+)、 20(Vref’−)
、に加わる基準電圧もやはり相応して小さい。そこで
入力信号が励振領域限界のうちの1つを越えると直ちに
出力1UII 25 (OF )又は26(UF)にて
オーバーフロー又はアンダーフロー信号が現われる。そ
の際そのオーバーフロー又はアンダーフロー信号はロジ
ック結合素子18(これはオア素子として構成されてい
る)を介してカウンタ装置4のカウンタ入力側へ達する
。領域超過の行なわれる度ごとに第1カウンタ28が1
ステツプだけシフトされ、その結果が第2カウンタ29
により引受けられる。
、に加わる基準電圧もやはり相応して小さい。そこで
入力信号が励振領域限界のうちの1つを越えると直ちに
出力1UII 25 (OF )又は26(UF)にて
オーバーフロー又はアンダーフロー信号が現われる。そ
の際そのオーバーフロー又はアンダーフロー信号はロジ
ック結合素子18(これはオア素子として構成されてい
る)を介してカウンタ装置4のカウンタ入力側へ達する
。領域超過の行なわれる度ごとに第1カウンタ28が1
ステツプだけシフトされ、その結果が第2カウンタ29
により引受けられる。
第2カウンタ29の出力信号によりD / A変換器3
が制御されこの変換器はその出力側7を介して可制御電
流源11又は12の制御入力側に制御信号を加える。そ
うすると上記電流源は分圧器8を流れる電流を高め、そ
の結果フラッシュ変換器1の量子化段のステップ幅が高
められる。この過程は次の時点まで繰返される、即ち平
衡状態がとれるまで、即ち後続の信号が励振領域限界を
もはや越えなくなるまで繰返される。
が制御されこの変換器はその出力側7を介して可制御電
流源11又は12の制御入力側に制御信号を加える。そ
うすると上記電流源は分圧器8を流れる電流を高め、そ
の結果フラッシュ変換器1の量子化段のステップ幅が高
められる。この過程は次の時点まで繰返される、即ち平
衡状態がとれるまで、即ち後続の信号が励振領域限界を
もはや越えなくなるまで繰返される。
規則的間隔において、リセット1を介してのリセットに
より、上記過程が繰返され、これにより、レベルがその
間に戻っていないで而して新たな調整が好適であるか否
かかしらべられる。
より、上記過程が繰返され、これにより、レベルがその
間に戻っていないで而して新たな調整が好適であるか否
かかしらべられる。
この時点はビデオ信号の場合、例えば、1つの走査線、
1つの画像の走査時とか又は他の信号源への切換時であ
る。有利にはまだ画像スクリーン上に可視でない信号の
場合におけるチェックが行なわれる。
1つの画像の走査時とか又は他の信号源への切換時であ
る。有利にはまだ画像スクリーン上に可視でない信号の
場合におけるチェックが行なわれる。
第1カウンタ28は次のように構成することもできる、
すなわち先ず一連の励振領域超過状態を捕捉構出し所定
回数の超過状態が起ってからはじめてそれらの情報をカ
ウンタ29に伝送するように構成することもできる。こ
のような手段によっては信号レベルに関連のない短時間
の障害、ノイズのため調整設定状態が狂わされるのが防
止される。カウンタ28はカウンタ29より短時間でリ
セット2を介してリセットされる。
すなわち先ず一連の励振領域超過状態を捕捉構出し所定
回数の超過状態が起ってからはじめてそれらの情報をカ
ウンタ29に伝送するように構成することもできる。こ
のような手段によっては信号レベルに関連のない短時間
の障害、ノイズのため調整設定状態が狂わされるのが防
止される。カウンタ28はカウンタ29より短時間でリ
セット2を介してリセットされる。
第6図に示すようなビデオ信号の場合非対称性が生じる
ので、正及び負の領域を別個に処理すると好適である。
ので、正及び負の領域を別個に処理すると好適である。
そのためにフラッシュ変換器の基準電位を入力信号の対
称性に依存して制御するクランプ回路14が用いられる
。第4図は色差信号の例における信号経過を示す。
称性に依存して制御するクランプ回路14が用いられる
。第4図は色差信号の例における信号経過を示す。
発明の効果
本発明によれば増幅率をアナログ側で変化させずにその
つどA/D変換器の励振限界の最適利用を可能にする種
々異なるレベル信号のA/D変換回路装置を実現できる
。
つどA/D変換器の励振限界の最適利用を可能にする種
々異なるレベル信号のA/D変換回路装置を実現できる
。
第1図は本発明の回路装置の実施例のブロック接続図、
第2図はフラッシュ変換器として構成されたA / D
変換器の回路略図、第6図は1つの合成されたビデオ信
号の例における信号経過を示す波形図、第4図は色差信
号の例における信号経過を示す波形図である。 1・・・フラッシュ変換器、2・・・制御回路、3・・
・D / A変換器、4・・・カウンタ装置、5・・・
可制御電N、源装置
第2図はフラッシュ変換器として構成されたA / D
変換器の回路略図、第6図は1つの合成されたビデオ信
号の例における信号経過を示す波形図、第4図は色差信
号の例における信号経過を示す波形図である。 1・・・フラッシュ変換器、2・・・制御回路、3・・
・D / A変換器、4・・・カウンタ装置、5・・・
可制御電N、源装置
Claims (1)
- 【特許請求の範囲】 1、各種レベルを有する信号のA/D変換回路装置であ
って、A/D変換器と、上記信号の最大値及びA/D変
換器(1)の励振領域を相互に整合させるための制御回
路とを有するものにおいて、上記制御回路(2)はA/
D変換器(1)の励振領域超過状態に依存してA/D変
換器の励振領域限界を制御するD/A変換器(3)を有
することを特徴とする各種レベルを有する信号のA/D
変換回路装置。 2、上記制御回路(2)は所定の時間間隔内で各々の正
および/又は負の領域超過状態を捕捉検出し当該の捕捉
検出された値でD/A変換器(3)を制御するカウンタ
装置(4)を有する請求項1記載の装置。 3、カウンタ装置(4)による領域通過状態の捕捉検出
のための所定時間間隔はアナログ値をデジタル値に変換
するのにA/D変換器 (1)が要する時間間隔に等しく且1つのクロック周期
に等しい請求項2記載の装置。 4、上記制御回路(2)は可制御電流源装置(5)を有
し該装置の制御入力側(6)は D/A変換器(3)の出力側(7)と接続されている請
求項1から3までのいずれか1項記載の装置。 5、上記電流源装置(5)からは多段の分圧器(8)が
供給を受け、該分圧器の出力側(9)に A/D変換器(1)のコンパレータ入力側 (10)が接続されている請求項4記載の装置。 6、上記電流源装置は正電位に対する電流源(11)と
、負電位に対する電流源(12)とから成る請求項5又
は6記載の装置。 7、A/D変換器(1)の入力側(13)にはA/D変
換器(1)の基準電位を入力信号の対称性に依存して制
御するクランプ回路(14)が設けられている請求項1
から6までのいずれか1項記載の装置。 8、A/D変換器はフラッシュ変換器(1)として構成
されている請求項1から7までのいずれか1項記載の装
置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3710291.5 | 1987-03-28 | ||
DE19873710291 DE3710291A1 (de) | 1987-03-28 | 1987-03-28 | Schaltung zur analog/digital-wandlung von signalen unterschiedlicher pegel |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63257330A true JPS63257330A (ja) | 1988-10-25 |
Family
ID=6324232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63072180A Pending JPS63257330A (ja) | 1987-03-28 | 1988-03-28 | 各種レベルを有する信号のa/d変換回路装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0284957A3 (ja) |
JP (1) | JPS63257330A (ja) |
DE (1) | DE3710291A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334522A (ja) * | 1993-05-17 | 1994-12-02 | Internatl Business Mach Corp <Ibm> | A/d変換器の基準電圧調整方法及び装置 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4012196A1 (de) * | 1990-04-14 | 1991-10-17 | Nokia Unterhaltungselektronik | A/d-wandlerschaltung zum digitalisieren analoger fernsehsignale |
DE4319376C1 (de) * | 1993-06-11 | 1994-08-11 | Grundig Emv | Anordnung zur Analog/Digital-Wandlung von Signalen mit unterschiedlichem Signalpegel |
DE4322597C2 (de) * | 1993-07-07 | 1995-05-11 | Grundig Emv | Anordnung zur hochauflösenden Analog/Digital-Wandlung von Signalen mit unterschiedlichen Signalamplituden |
US5790061A (en) * | 1995-02-24 | 1998-08-04 | Nec Corporation | Adaptive A/D converting device for adaptively converting and input analog signal into an output digital signal having a constant quantizing error |
DE19544948C2 (de) * | 1995-12-01 | 2002-09-26 | Gemac Ges Fuer Mikroelektronik | Digitale Interpolationseinrichtung mit Amplituden- und Nullageregelung der Eingangssignale |
FR2755325A1 (fr) * | 1996-10-25 | 1998-04-30 | Philips Electronics Nv | Dispositif de conversion analogique/numerique a caracteristique de transfert programmable |
DE10007752A1 (de) * | 2000-02-19 | 2001-08-23 | Braun Gmbh | Verfahren zur Anpassung eines Entscheidungspegels bei der Umwandlung eines analogen Signals in ein digitales Signal und digitaler Empfänger |
DE10235682A1 (de) * | 2002-08-03 | 2004-02-19 | Deutsche Thomson-Brandt Gmbh | Analog/Digitalwandlung mit Offset-Kompensation und Aussteuerbereichsanpassung |
DE102005008207B4 (de) * | 2005-02-22 | 2014-12-24 | Endress + Hauser Gmbh + Co. Kg | Feldgerät zur Bestimmung und/oder Überwachung einer Prozessgröße |
DE102013217847A1 (de) * | 2013-09-06 | 2015-03-12 | Continental Teves Ag & Co. Ohg | Verfahren zum Steuern eines Analog/Digital-Wandlers |
DE102014102163B4 (de) * | 2014-02-20 | 2017-08-03 | Denso Corporation | Übertragungstechnik für analog erfasste Messwerte |
US9983304B2 (en) * | 2015-02-20 | 2018-05-29 | Northrop Grumman Systems Corporation | Delta-sigma digital radiometric system |
DE102015215801A1 (de) * | 2015-08-19 | 2017-02-23 | Siemens Aktiengesellschaft | Eigenversorgte Messvorrichtung und Messverfahren |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3516085A (en) * | 1969-05-15 | 1970-06-02 | Globe Union Inc | Analog to digital conversion system |
JPS51107752A (en) * | 1975-03-18 | 1976-09-24 | Nomura Denki Kk | Anarogu deijitaruhenkanki |
JPS5694831A (en) * | 1979-12-27 | 1981-07-31 | Toshiba Corp | Analog-digital converter |
JPS5767323A (en) * | 1980-10-15 | 1982-04-23 | Fujitsu Ltd | Analogue-digital converting circuit provided with agc function |
JPS61205024A (ja) * | 1985-03-08 | 1986-09-11 | Casio Comput Co Ltd | A/d変換装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1113700A (en) * | 1966-11-22 | 1968-05-15 | Standard Telephones Cables Ltd | Encoders for electrical signals |
DE1962562A1 (de) * | 1969-12-13 | 1971-06-16 | Siemens Ag | Analog-Digitalumsetzer |
US4251802A (en) * | 1977-12-28 | 1981-02-17 | Horna Otakar A | Analog to digital converter |
JPS5821921A (ja) * | 1981-07-31 | 1983-02-09 | Shimadzu Corp | A−d変換器 |
DE3327879A1 (de) * | 1983-08-02 | 1985-02-14 | Siemens AG, 1000 Berlin und 8000 München | Integrierte halbleiterschaltung |
DE3405438A1 (de) * | 1984-02-15 | 1985-08-29 | Siemens AG, 1000 Berlin und 8000 München | Integrierbarer analog/digitalwandler |
US4642694A (en) * | 1984-05-22 | 1987-02-10 | Casio Computer Co., Ltd. | Television video signal A/D converter |
DD226129A1 (de) * | 1984-06-20 | 1985-08-14 | Lokomotivbau Elektrotech | Schaltungsanordnung zur automatischen messbereichswahl von analog-digital-wandlern |
-
1987
- 1987-03-28 DE DE19873710291 patent/DE3710291A1/de not_active Withdrawn
-
1988
- 1988-03-22 EP EP19880104550 patent/EP0284957A3/de not_active Withdrawn
- 1988-03-28 JP JP63072180A patent/JPS63257330A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3516085A (en) * | 1969-05-15 | 1970-06-02 | Globe Union Inc | Analog to digital conversion system |
JPS51107752A (en) * | 1975-03-18 | 1976-09-24 | Nomura Denki Kk | Anarogu deijitaruhenkanki |
JPS5694831A (en) * | 1979-12-27 | 1981-07-31 | Toshiba Corp | Analog-digital converter |
JPS5767323A (en) * | 1980-10-15 | 1982-04-23 | Fujitsu Ltd | Analogue-digital converting circuit provided with agc function |
JPS61205024A (ja) * | 1985-03-08 | 1986-09-11 | Casio Comput Co Ltd | A/d変換装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334522A (ja) * | 1993-05-17 | 1994-12-02 | Internatl Business Mach Corp <Ibm> | A/d変換器の基準電圧調整方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0284957A2 (de) | 1988-10-05 |
DE3710291A1 (de) | 1988-10-13 |
EP0284957A3 (de) | 1992-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63257330A (ja) | 各種レベルを有する信号のa/d変換回路装置 | |
US6597395B1 (en) | Black level calibration apparatus for video camera | |
JPH04310072A (ja) | 映像信号クランプ回路 | |
JPH09284598A (ja) | クランプ回路およびそれを用いた撮像装置 | |
EP0178044A2 (en) | Analogue-to-digital converting apparatus for video signals | |
US6125470A (en) | Distributive encoder for encoding error signals which represent signal peak errors in data signals for correcting erroneous signal baseline conditions | |
JPS5925267B2 (ja) | 光学文字読取装置 | |
US5003378A (en) | Automatic white balance circuit | |
JP2974323B2 (ja) | 撮像装置 | |
JPH0563572A (ja) | 自動ゲイン切替機能付信号処理装置 | |
JPH04104668A (ja) | 撮像装置 | |
US5483295A (en) | Adaptive clamping circuit for video signal receiving device | |
JPH10285432A (ja) | 映像信号のクランプ装置 | |
JP3164697B2 (ja) | A/dコンバータ | |
JPH0677830A (ja) | 比較器およびそれを用いたa/d変換器 | |
JPS61210721A (ja) | アナログ・デイジタル変換回路 | |
JP2953723B2 (ja) | A/d変換回路 | |
KR100200865B1 (ko) | 문서화상 독취장치 | |
JPH0714217B2 (ja) | 自動利得制御装置 | |
JPH03143012A (ja) | 2値化回路、中間レベル検出回路及びピーク包絡線検出回路 | |
JPH10276346A (ja) | 映像信号処理装置 | |
JPH07154174A (ja) | レベルディテクタ回路 | |
JPH09167962A (ja) | 映像信号のa/d変換回路 | |
JPH01190078A (ja) | 画像読取り装置の基準白レベル設定方法 | |
JPH0786944A (ja) | 映像信号のa/d変換回路 |