JP4462709B2 - オフセット補正方法 - Google Patents
オフセット補正方法 Download PDFInfo
- Publication number
- JP4462709B2 JP4462709B2 JP2000113284A JP2000113284A JP4462709B2 JP 4462709 B2 JP4462709 B2 JP 4462709B2 JP 2000113284 A JP2000113284 A JP 2000113284A JP 2000113284 A JP2000113284 A JP 2000113284A JP 4462709 B2 JP4462709 B2 JP 4462709B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- subtractor
- vofs
- vad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、オフセット成分が重畳されたアナログ信号のオフセット補正方法に関し、さらに詳しく言えば、簡単な構成でありながらオフセット成分を自動的にかつ確実に補正する技術に関するものである。
【０００２】
【従来の技術】
例えば、本来ゼロレベルであるべき信号がそうでないレベルにシフトされているとき、その信号にはオフセットがかけられているという。オフセット成分は、特にゲインが大きい増幅回路や高周波信号を扱う増幅回路、全波整流回路などの信号変換回路、それに電流センサの信号検出回路などで発生しやすい。
【０００３】
このオフセットを補正（除去）する方法としては、大凡のところ、図３の可変抵抗器からなる加算アンプによる方法と、図４のＣＰＵによる自動補正方法とが知られている。すなわち、前者の方法は、例えば増幅回路などからの信号を加算アンプ１に入力し、その出力をモニタで見ながらゼロレベルになるように可変抵抗器を手動で調整する。
【０００４】
後者の場合は、例えば差動型の加算アンプ１ａに、Ａ／Ｄ変換器２ａ，ＣＰＵ２ｂおよびＤ／Ａ変換器２ｃを含むフィードバック系２を接続し、加算アンプ１ａの出力をＡ／Ｄ変換器２ａを介してＣＰＵ２ｂに取り込み、データ加工（Ａ／Ｄ変換誤差補正など）を行なう。そして、そのデータをＤ／Ａ変換器２ｃでアナログ信号に戻して加算アンプ１ａにフィードバックして、オフセット成分を補正する。
【０００５】
【発明が解決しようとする課題】
前者の方法は、可変抵抗器を用いるだけでよくコスト的には安価であるが、手動調整であるため、その操作に時間がかかるばかりでなく、高精度の補正は期待できない。これに対して、後者の方法は、ＣＰＵによる自動補正であるため、精度的には問題がないが、その周辺回路が必要であるために、コストアップは避けられない。
【０００６】
【課題を解決するための手段】
本発明によれば、簡単な構成でありながら、オフセット成分を自動的にかつ確実に補正することができる。
【０００７】
すなわち、本発明は、アナログ被補正信号が入力される減算器と、Ａ／Ｄ変換器と、同Ａ／Ｄ変換器の入力側を上記減算器の出力側とグランド（ＧＮＤ）側とのいずれか一方に選択的に接続するスイッチと、上記Ａ／Ｄ変換器にて変換されたディジタル信号をアナログ信号に変換して上記減算器にフィードバックするＤ／Ａ変換器と、上記スイッチの切り替え動作および上記Ａ／Ｄ，Ｄ／Ａの各変換器の変換動作を制御する制御手段とを備え、上記制御手段は、まず、上記スイッチを上記グランド側に切り替え、上記Ａ／Ｄ変換器を無入力状態として、上記Ａ／Ｄ変換器および上記Ｄ／Ａ変換器を動作させ、そのときの第１Ｄ／Ａ出力を上記減算器にフィードバックして、上記被補正信号から上記第１Ｄ／Ａ出力を減算させ、次に、上記スイッチを上記減算器の出力側に切り替えて、上記減算された被補正信号について上記Ａ／Ｄ変換器および上記Ｄ／Ａ変換器を動作させ、そのときの第２Ｄ／Ａ出力をホールドするとともに、上記各変換器の動作を停止させ、以後は上記第２Ｄ／Ａ出力を上記減算器にフィードバックして、上記被補正信号から上記第２Ｄ／Ａ出力を減算させることを特徴としている。
【０００８】
ここで、アナログ被補正信号の電圧（オフセット電圧）をＶｏｆｓ，減算器の出力をＶｏｕｔ，Ａ／Ｄ変換器の変換誤差をＶａｄ，Ｄ／Ａ変換器の変換誤差をＶｄａとする。
【０００９】
まず、スイッチがグランド側に切り替えられ、Ａ／Ｄ変換器が無入力状態とされた場合のＤ／Ａ変換器の第１Ｄ／Ａ出力は（Ｖａｄ＋Ｖｄａ）であり、これが減算器にフィードバックされるため、減算器の出力Ｖｏｕｔは、Ｖｏｆｓ−（Ｖａｄ＋Ｖｄａ）となる。
【００１０】
次に、スイッチが減算器の出力側に切り替えられると、今度は減算器の出力Ｖｏｕｔ（＝Ｖｏｆｓ−（Ｖａｄ＋Ｖｄａ））について、Ａ／Ｄ変換およびＤ／Ａ変換が行なわれる。この変換時にも、各変換誤差Ｖａｄ，Ｖｄａが生ずるため、このときのＤ／Ａ変換器の第２Ｄ／Ａ出力は、Ｖｏｆｓ−（Ｖａｄ＋Ｖｄａ）＋（Ｖａｄ＋Ｖｄａ）＝Ｖｏｆｓとなる。
【００１１】
この電圧ＶｏｆｓがＤ／Ａ変換器より減算器にフィードバックされるため、減算器の出力Ｖｏｕｔは、Ｖｏｆｓ−Ｖｏｆｓ＝０となり、オフセット成分が補正される。Ｄ／Ａ変換器から第２Ｄ／Ａ出力（Ｖｏｆｓ）が出力された時点で、各変換器の動作が停止されるとともに、以後はその第２Ｄ／Ａ出力がホールドされ減算器に与えられる。なお、減算器は加算器であってもよい。すなわち、加算器の場合には第２Ｄ／Ａ出力の極性を反転させて、その加算器にフィードバックすればよい。
【００１２】
【発明の実施の形態】
まず、図１により回路構成について説明すると、このオフセット補正回路は、オフセット成分が重畳されたアナログ被補正信号が入力される減算器１０を備え、この減算器１０には、Ａ／Ｄ変換器１１およびＤ／Ａ変換器１２を直列に含むフィードバック系が接続されている。減算器１０は例えば差動型増幅器であってよい。
【００１３】
Ａ／Ｄ変換器１１の入力側は、スイッチ１３を介して減算器１０の出力側もしくはグランド（ＧＮＤ；接地）側のいずれか一方に選択的に接続される。Ｄ／Ａ変換器１２はＡ／Ｄ変換器１１の出力側に接続され、Ｄ／Ａ変換器１２の出力側は減算器１０に接続されている。
【００１４】
また、このオフセット補正回路には、Ａ／Ｄ変換器１１、Ｄ／Ａ変換器１２の変換動作およびスイッチ１３の切り替え動作を制御する制御手段としての制御ロジック回路１４が設けられている。
【００１５】
次に、図２のタイミングチャートを併せて参照しながら、本発明によるオフセット補正方法について説明する。なお、減算器１０に入力されるアナログ被補正信号の電圧（オフセット電圧）をＶｏｆｓ，減算器１０の出力をＶｏｕｔ，Ａ／Ｄ変換器１１の変換誤差をＶａｄ，そしてＤ／Ａ変換器１２の変換誤差をＶｄａとする。
【００１６】
また、この補正回路はオフセット補正開始パルスを受けて動作状態に入るが、その前の非動作状態時、すなわちＤ／Ａ変換器１２の出力が「０」の状態においては、減算器１０の出力Ｖｏｕｔには、入力信号であるオフセット電圧Ｖｏｆｓがそのまま現れる。
【００１７】
まず、図２（ａ）に示すように、ｔ１時点でオフセット補正開始パルスが入力されると、制御ロジック回路１４は図２（ｄ）に示すように、その後のｔ２時点でＡ／Ｄ変換器１１およびＤ／Ａ変換器１２を変換「可」とするとともに、図２（ｃ）に示すように、スイッチ１３をＧＮＤ側に切り替える。
【００１８】
なお、オフセット補正開始パルスは、図示しない例えば測定スタートスイッチや他の制御用ＣＰＵなどから与えられ、また、図２（ｂ）に示すように、Ａ／Ｄ変換器１１は最初の立ち上がり時点で変換、次の立ち上がり時点でＤ／Ａ変換器１２にその変換データを送出する。これに対して、Ｄ／Ａ変換器１２は、Ａ／Ｄ変換器１１よりデータを受け取ると、すぐにＤ／Ａ変換を実行し、減算器１０に出力する。
【００１９】
ｔ２時点でスイッチ１３がＧＮＤ側に切り替えられることにより、Ａ／Ｄ変換器１１は無入力状態となり、ｔ３の立ち上がり時点でＡ／Ｄ変換を行なう。このときの変換データは、変換誤差分のＶａｄである。そして、次の立ち上がりのｔ４時点で変換データＶａｄをＤ／Ａ変換器１２に送出する。
【００２０】
Ｄ／Ａ変換器１２は、すぐにその変換データＶａｄをアナログに変換して減算器１０に出力する。これが第１Ｄ／Ａ出力で、これにはＡ／Ｄ変換器１１の変換誤差とＤ／Ａ変換器１２の変換誤差が含まれるため、減算器１０には（Ｖａｄ＋Ｖｄａ）なる信号が与えられる。
【００２１】
減算器１０において、オフセット電圧Ｖｏｆｓから（Ｖａｄ＋Ｖｄａ）が減算されるため、減算器１０の出力Ｖｏｕｔは、
Ｖｏｆｓ−（Ｖａｄ＋Ｖｄａ）
となる。そして、ｔ５時点でスイッチ１３が減算器１０の出力側に切り替えられる。
【００２２】
これにより、Ａ／Ｄ変換器１１はｔ６時点で減算器１０の出力ＶｏｕｔをＡ／Ｄ変換する。その変換データは、
Ｖｏｆｓ−（Ｖａｄ＋Ｖｄａ）＋Ｖａｄ＝Ｖｏｆｓ−Ｖｄａ
であり、次のｔ７時点でこの変換データをＤ／Ａ変換器１２に送出する。
【００２３】
Ｄ／Ａ変換器１２は、すぐにこの変換データ（Ｖｏｆｓ−Ｖｄａ）をアナログに変換して減算器１０に出力する。これが第２Ｄ／Ａ出力で、その出力値は、
Ｖｏｆｓ−Ｖｄａ＋Ｖｄａ＝Ｖｏｆｓ
である。したがって、減算器１０の出力ＶｏｕｔはＶｏｆｓ−Ｖｏｆｓ＝０となる。
【００２４】
このようにして、オフセット電圧Ｖｏｆｓが自動的に補正されるのであるが、第２Ｄ／Ａ出力（Ｖｏｆｓ）が出力されたｔ８時点で、スイッチ１３が再びＧＮＤ側に切り替えられるとともに、Ａ／Ｄ変換器１１およびＤ／Ａ変換器１２が変換「不可」とされる。また、以後第２Ｄ／Ａ出力（Ｖｏｆｓ）はホールドされ、減算器１０に与えられる。なお、厳密に言えば、減算器１０でもオフセットが発生するが、このオフセットも上記各変換器１１，１２の変換誤差と同様にしてキャンセルさせる。
【００２５】
以上、本発明を実施例により説明したが、本発明はこれに限定されるものではない。例えば、制御手段として制御ロジック回路１４が用いられているが、要は各変換器１１，１２およびスイッチ１３を制御できるものであればよい。また、スイッチ１３は機械式、電子式の別を問わない。また、減算器１０はシングルエンドのものに限られない。差動出力の回路でもよい。本発明において、減算器と加算器は均等物である。
【００２６】
【発明の効果】
以上説明したように、本発明によれば、まず、Ａ／Ｄ変換器とＤ／Ａ変換器の変換誤差（Ｖａｄ＋Ｖｄａ）を抽出して、これをオフセット電圧（Ｖｏｆｓ）から減算し、次に、その減算された電圧（Ｖｏｆｓ−（Ｖａｄ＋Ｖｄａ））について、同一のＡ／Ｄ変換器とＤ／Ａ変換器でそれぞれＡ／Ｄ変換とＤ／Ａ変換を行なうようにしたことにより、Ａ／Ｄ，Ｄ／Ａの変換誤差が相殺されるため、複雑な回路構成によることなく、オフセット成分を自動的にかつ確実に補正することができる。
【図面の簡単な説明】
【図１】本発明によるオフセット補正方法を実施するための回路構成を示した回路図。
【図２】本発明の動作を説明するためのタイミングチャート。
【図３】第１従来例の説明図。
【図４】第２従来例の説明図。
【符号の説明】
１０ 減算器
１１ Ａ／Ｄ変換器
１２ Ｄ／Ａ変換器
１３ スイッチ
１４ 制御ロジック回路
【発明の属する技術分野】
本発明は、オフセット成分が重畳されたアナログ信号のオフセット補正方法に関し、さらに詳しく言えば、簡単な構成でありながらオフセット成分を自動的にかつ確実に補正する技術に関するものである。
【０００２】
【従来の技術】
例えば、本来ゼロレベルであるべき信号がそうでないレベルにシフトされているとき、その信号にはオフセットがかけられているという。オフセット成分は、特にゲインが大きい増幅回路や高周波信号を扱う増幅回路、全波整流回路などの信号変換回路、それに電流センサの信号検出回路などで発生しやすい。
【０００３】
このオフセットを補正（除去）する方法としては、大凡のところ、図３の可変抵抗器からなる加算アンプによる方法と、図４のＣＰＵによる自動補正方法とが知られている。すなわち、前者の方法は、例えば増幅回路などからの信号を加算アンプ１に入力し、その出力をモニタで見ながらゼロレベルになるように可変抵抗器を手動で調整する。
【０００４】
後者の場合は、例えば差動型の加算アンプ１ａに、Ａ／Ｄ変換器２ａ，ＣＰＵ２ｂおよびＤ／Ａ変換器２ｃを含むフィードバック系２を接続し、加算アンプ１ａの出力をＡ／Ｄ変換器２ａを介してＣＰＵ２ｂに取り込み、データ加工（Ａ／Ｄ変換誤差補正など）を行なう。そして、そのデータをＤ／Ａ変換器２ｃでアナログ信号に戻して加算アンプ１ａにフィードバックして、オフセット成分を補正する。
【０００５】
【発明が解決しようとする課題】
前者の方法は、可変抵抗器を用いるだけでよくコスト的には安価であるが、手動調整であるため、その操作に時間がかかるばかりでなく、高精度の補正は期待できない。これに対して、後者の方法は、ＣＰＵによる自動補正であるため、精度的には問題がないが、その周辺回路が必要であるために、コストアップは避けられない。
【０００６】
【課題を解決するための手段】
本発明によれば、簡単な構成でありながら、オフセット成分を自動的にかつ確実に補正することができる。
【０００７】
すなわち、本発明は、アナログ被補正信号が入力される減算器と、Ａ／Ｄ変換器と、同Ａ／Ｄ変換器の入力側を上記減算器の出力側とグランド（ＧＮＤ）側とのいずれか一方に選択的に接続するスイッチと、上記Ａ／Ｄ変換器にて変換されたディジタル信号をアナログ信号に変換して上記減算器にフィードバックするＤ／Ａ変換器と、上記スイッチの切り替え動作および上記Ａ／Ｄ，Ｄ／Ａの各変換器の変換動作を制御する制御手段とを備え、上記制御手段は、まず、上記スイッチを上記グランド側に切り替え、上記Ａ／Ｄ変換器を無入力状態として、上記Ａ／Ｄ変換器および上記Ｄ／Ａ変換器を動作させ、そのときの第１Ｄ／Ａ出力を上記減算器にフィードバックして、上記被補正信号から上記第１Ｄ／Ａ出力を減算させ、次に、上記スイッチを上記減算器の出力側に切り替えて、上記減算された被補正信号について上記Ａ／Ｄ変換器および上記Ｄ／Ａ変換器を動作させ、そのときの第２Ｄ／Ａ出力をホールドするとともに、上記各変換器の動作を停止させ、以後は上記第２Ｄ／Ａ出力を上記減算器にフィードバックして、上記被補正信号から上記第２Ｄ／Ａ出力を減算させることを特徴としている。
【０００８】
ここで、アナログ被補正信号の電圧（オフセット電圧）をＶｏｆｓ，減算器の出力をＶｏｕｔ，Ａ／Ｄ変換器の変換誤差をＶａｄ，Ｄ／Ａ変換器の変換誤差をＶｄａとする。
【０００９】
まず、スイッチがグランド側に切り替えられ、Ａ／Ｄ変換器が無入力状態とされた場合のＤ／Ａ変換器の第１Ｄ／Ａ出力は（Ｖａｄ＋Ｖｄａ）であり、これが減算器にフィードバックされるため、減算器の出力Ｖｏｕｔは、Ｖｏｆｓ−（Ｖａｄ＋Ｖｄａ）となる。
【００１０】
次に、スイッチが減算器の出力側に切り替えられると、今度は減算器の出力Ｖｏｕｔ（＝Ｖｏｆｓ−（Ｖａｄ＋Ｖｄａ））について、Ａ／Ｄ変換およびＤ／Ａ変換が行なわれる。この変換時にも、各変換誤差Ｖａｄ，Ｖｄａが生ずるため、このときのＤ／Ａ変換器の第２Ｄ／Ａ出力は、Ｖｏｆｓ−（Ｖａｄ＋Ｖｄａ）＋（Ｖａｄ＋Ｖｄａ）＝Ｖｏｆｓとなる。
【００１１】
この電圧ＶｏｆｓがＤ／Ａ変換器より減算器にフィードバックされるため、減算器の出力Ｖｏｕｔは、Ｖｏｆｓ−Ｖｏｆｓ＝０となり、オフセット成分が補正される。Ｄ／Ａ変換器から第２Ｄ／Ａ出力（Ｖｏｆｓ）が出力された時点で、各変換器の動作が停止されるとともに、以後はその第２Ｄ／Ａ出力がホールドされ減算器に与えられる。なお、減算器は加算器であってもよい。すなわち、加算器の場合には第２Ｄ／Ａ出力の極性を反転させて、その加算器にフィードバックすればよい。
【００１２】
【発明の実施の形態】
まず、図１により回路構成について説明すると、このオフセット補正回路は、オフセット成分が重畳されたアナログ被補正信号が入力される減算器１０を備え、この減算器１０には、Ａ／Ｄ変換器１１およびＤ／Ａ変換器１２を直列に含むフィードバック系が接続されている。減算器１０は例えば差動型増幅器であってよい。
【００１３】
Ａ／Ｄ変換器１１の入力側は、スイッチ１３を介して減算器１０の出力側もしくはグランド（ＧＮＤ；接地）側のいずれか一方に選択的に接続される。Ｄ／Ａ変換器１２はＡ／Ｄ変換器１１の出力側に接続され、Ｄ／Ａ変換器１２の出力側は減算器１０に接続されている。
【００１４】
また、このオフセット補正回路には、Ａ／Ｄ変換器１１、Ｄ／Ａ変換器１２の変換動作およびスイッチ１３の切り替え動作を制御する制御手段としての制御ロジック回路１４が設けられている。
【００１５】
次に、図２のタイミングチャートを併せて参照しながら、本発明によるオフセット補正方法について説明する。なお、減算器１０に入力されるアナログ被補正信号の電圧（オフセット電圧）をＶｏｆｓ，減算器１０の出力をＶｏｕｔ，Ａ／Ｄ変換器１１の変換誤差をＶａｄ，そしてＤ／Ａ変換器１２の変換誤差をＶｄａとする。
【００１６】
また、この補正回路はオフセット補正開始パルスを受けて動作状態に入るが、その前の非動作状態時、すなわちＤ／Ａ変換器１２の出力が「０」の状態においては、減算器１０の出力Ｖｏｕｔには、入力信号であるオフセット電圧Ｖｏｆｓがそのまま現れる。
【００１７】
まず、図２（ａ）に示すように、ｔ１時点でオフセット補正開始パルスが入力されると、制御ロジック回路１４は図２（ｄ）に示すように、その後のｔ２時点でＡ／Ｄ変換器１１およびＤ／Ａ変換器１２を変換「可」とするとともに、図２（ｃ）に示すように、スイッチ１３をＧＮＤ側に切り替える。
【００１８】
なお、オフセット補正開始パルスは、図示しない例えば測定スタートスイッチや他の制御用ＣＰＵなどから与えられ、また、図２（ｂ）に示すように、Ａ／Ｄ変換器１１は最初の立ち上がり時点で変換、次の立ち上がり時点でＤ／Ａ変換器１２にその変換データを送出する。これに対して、Ｄ／Ａ変換器１２は、Ａ／Ｄ変換器１１よりデータを受け取ると、すぐにＤ／Ａ変換を実行し、減算器１０に出力する。
【００１９】
ｔ２時点でスイッチ１３がＧＮＤ側に切り替えられることにより、Ａ／Ｄ変換器１１は無入力状態となり、ｔ３の立ち上がり時点でＡ／Ｄ変換を行なう。このときの変換データは、変換誤差分のＶａｄである。そして、次の立ち上がりのｔ４時点で変換データＶａｄをＤ／Ａ変換器１２に送出する。
【００２０】
Ｄ／Ａ変換器１２は、すぐにその変換データＶａｄをアナログに変換して減算器１０に出力する。これが第１Ｄ／Ａ出力で、これにはＡ／Ｄ変換器１１の変換誤差とＤ／Ａ変換器１２の変換誤差が含まれるため、減算器１０には（Ｖａｄ＋Ｖｄａ）なる信号が与えられる。
【００２１】
減算器１０において、オフセット電圧Ｖｏｆｓから（Ｖａｄ＋Ｖｄａ）が減算されるため、減算器１０の出力Ｖｏｕｔは、
Ｖｏｆｓ−（Ｖａｄ＋Ｖｄａ）
となる。そして、ｔ５時点でスイッチ１３が減算器１０の出力側に切り替えられる。
【００２２】
これにより、Ａ／Ｄ変換器１１はｔ６時点で減算器１０の出力ＶｏｕｔをＡ／Ｄ変換する。その変換データは、
Ｖｏｆｓ−（Ｖａｄ＋Ｖｄａ）＋Ｖａｄ＝Ｖｏｆｓ−Ｖｄａ
であり、次のｔ７時点でこの変換データをＤ／Ａ変換器１２に送出する。
【００２３】
Ｄ／Ａ変換器１２は、すぐにこの変換データ（Ｖｏｆｓ−Ｖｄａ）をアナログに変換して減算器１０に出力する。これが第２Ｄ／Ａ出力で、その出力値は、
Ｖｏｆｓ−Ｖｄａ＋Ｖｄａ＝Ｖｏｆｓ
である。したがって、減算器１０の出力ＶｏｕｔはＶｏｆｓ−Ｖｏｆｓ＝０となる。
【００２４】
このようにして、オフセット電圧Ｖｏｆｓが自動的に補正されるのであるが、第２Ｄ／Ａ出力（Ｖｏｆｓ）が出力されたｔ８時点で、スイッチ１３が再びＧＮＤ側に切り替えられるとともに、Ａ／Ｄ変換器１１およびＤ／Ａ変換器１２が変換「不可」とされる。また、以後第２Ｄ／Ａ出力（Ｖｏｆｓ）はホールドされ、減算器１０に与えられる。なお、厳密に言えば、減算器１０でもオフセットが発生するが、このオフセットも上記各変換器１１，１２の変換誤差と同様にしてキャンセルさせる。
【００２５】
以上、本発明を実施例により説明したが、本発明はこれに限定されるものではない。例えば、制御手段として制御ロジック回路１４が用いられているが、要は各変換器１１，１２およびスイッチ１３を制御できるものであればよい。また、スイッチ１３は機械式、電子式の別を問わない。また、減算器１０はシングルエンドのものに限られない。差動出力の回路でもよい。本発明において、減算器と加算器は均等物である。
【００２６】
【発明の効果】
以上説明したように、本発明によれば、まず、Ａ／Ｄ変換器とＤ／Ａ変換器の変換誤差（Ｖａｄ＋Ｖｄａ）を抽出して、これをオフセット電圧（Ｖｏｆｓ）から減算し、次に、その減算された電圧（Ｖｏｆｓ−（Ｖａｄ＋Ｖｄａ））について、同一のＡ／Ｄ変換器とＤ／Ａ変換器でそれぞれＡ／Ｄ変換とＤ／Ａ変換を行なうようにしたことにより、Ａ／Ｄ，Ｄ／Ａの変換誤差が相殺されるため、複雑な回路構成によることなく、オフセット成分を自動的にかつ確実に補正することができる。
【図面の簡単な説明】
【図１】本発明によるオフセット補正方法を実施するための回路構成を示した回路図。
【図２】本発明の動作を説明するためのタイミングチャート。
【図３】第１従来例の説明図。
【図４】第２従来例の説明図。
【符号の説明】
１０ 減算器
１１ Ａ／Ｄ変換器
１２ Ｄ／Ａ変換器
１３ スイッチ
１４ 制御ロジック回路
Claims (2)
- アナログ被補正信号が入力される減算器と、Ａ／Ｄ変換器と、同Ａ／Ｄ変換器の入力側を上記減算器の出力側とグランド（ＧＮＤ）側とのいずれか一方に選択的に接続するスイッチと、上記Ａ／Ｄ変換器にて変換されたディジタル信号をアナログ信号に変換して上記減算器にフィードバックするＤ／Ａ変換器と、上記スイッチの切り替え動作および上記Ａ／Ｄ，Ｄ／Ａの各変換器の変換動作を制御する制御手段とを備え、
上記アナログ被補正信号の電圧をＶｏｆｓ，上記減算器の出力をＶｏｕｔ，上記Ａ／Ｄ変換器の変換誤差をＶａｄ，上記Ｄ／Ａ変換器の変換誤差をＶａｄとして、
上記制御手段は、まず、上記スイッチを上記グランド側に切り替え、上記Ａ／Ｄ変換器を無入力状態として、上記Ａ／Ｄ変換器および上記Ｄ／Ａ変換器を動作させ、そのときの第１Ｄ／Ａ出力（Ｖａｄ＋Ｖｄａ）を上記減算器にフィードバックして、上記被補正信号から上記第１Ｄ／Ａ出力を減算して、上記減算器から上記減算された被補正信号｛Ｖｏｆｓ−（Ｖａｄ＋Ｖｄａ）}を出力させ、
次に、上記スイッチを上記減算器の出力側に切り替えて、上記減算された被補正信号｛Ｖｏｆｓ−（Ｖａｄ＋Ｖｄａ）}について上記Ａ／Ｄ変換器および上記Ｄ／Ａ変換器を動作させ、そのときの第２Ｄ／Ａ出力｛Ｖｏｆｓ−（Ｖａｄ＋Ｖｄａ）＋（Ｖａｄ＋Ｖｄａ）＝Ｖｏｆｓ}をホールドするとともに、上記各変換器の動作を停止させ、以後は上記第２Ｄ／Ａ出力（Ｖｏｆｓ）を上記減算器に与えて、上記被補正信号から上記第２Ｄ／Ａ出力を減算させることを特徴とするオフセット補正方法。 - 上記制御手段として、制御ロジック回路が用いられている請求項１に記載のオフセット補正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000113284A JP4462709B2 (ja) | 2000-04-14 | 2000-04-14 | オフセット補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000113284A JP4462709B2 (ja) | 2000-04-14 | 2000-04-14 | オフセット補正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001298331A JP2001298331A (ja) | 2001-10-26 |
| JP4462709B2 true JP4462709B2 (ja) | 2010-05-12 |
Family
ID=18625277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000113284A Expired - Fee Related JP4462709B2 (ja) | 2000-04-14 | 2000-04-14 | オフセット補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4462709B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101687570B1 (ko) * | 2016-07-29 | 2016-12-19 | 아스텔 주식회사 | 중간주파수 증폭기와 적분기를 이용한 오프셋 제거 장치 |
-
2000
- 2000-04-14 JP JP2000113284A patent/JP4462709B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001298331A (ja) | 2001-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110249533B (zh) | 用于霍尔传感器的信号处理装置以及信号处理方法 | |
| JP3762368B2 (ja) | クランプ回路装置 | |
| JPH0622172A (ja) | 撮像装置 | |
| JP2543177B2 (ja) | クランプ装置と自動利得制御装置 | |
| JP4462709B2 (ja) | オフセット補正方法 | |
| JP3918561B2 (ja) | 黒レベル補正装置および黒レベル補正方法 | |
| US6441686B1 (en) | Offset correction method and apparatus | |
| JP2001339303A (ja) | Ａ／ｄ変換回路 | |
| JP2004289424A (ja) | パルス幅変調増幅装置 | |
| JP2000188548A (ja) | データ収集装置 | |
| JP2007282204A (ja) | フロントエンド信号処理回路及び撮像装置 | |
| JPH06350930A (ja) | イメージセンサの暗時出力補正装置 | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| JP3969960B2 (ja) | 映像出力回路 | |
| JPH0149044B2 (ja) | ||
| JP2552304B2 (ja) | オフセット補償回路 | |
| JPH05100751A (ja) | 圧力制御装置 | |
| JP3438165B2 (ja) | カスケードａ／ｄ変換器 | |
| JP2003051746A (ja) | オフセット補正装置およびオフセット補正方法 | |
| JPH0389750A (ja) | 直流分補正回路 | |
| JPS62281618A (ja) | 直流オフセツト電圧除去回路 | |
| JP2519019B2 (ja) | Ｃｃｄ出力信号の処理方法および信号出力回路 | |
| JPH0772180A (ja) | 電流−電圧変換回路 | |
| JPH0718179Y2 (ja) | 自動利得調整回路 | |
| JPH04349711A (ja) | ディジタルフィルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090806 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4462709 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150226 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |