JP2000188548A - データ収集装置 - Google Patents

Abstract

(57)【要約】 【課題】 マルチプレクサ１以降Ａ／Ｄ変換器３の入力
までの回路で発生するオフセット量を排除できるととも
に、アナログ信号の振幅の大小に拘わらずＡ／Ｄ変換の
高い分解能を確保できるデータ収集装置を得る。 【解決手段】 データ収集装置は、複数のアナログ信号
のうちの１つを選択する第１マルチプレクサ１と、第１
マルチプレクサと同期して動作し、予め設定された複数
の別の信号を選択する第２マルチプレクサ５と、第１及
び第２マルチプレクサから出力される信号により演算す
る増幅器３と、増幅器から出力されるアナログ信号をデ
ィジタル値に変換するＡ／Ｄ変換器３と、Ａ／Ｄ変換器
により得られた値により信号処理を行うとともに、第１
及び第２マルチプレクサにどの信号を選択するかを指示
する演算処理装置４とを備える。増幅器２は、第２マル
チプレクサの出力信号に応じて第１マルチプレクサから
の信号の増幅率を変更する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数のアナログ
信号をディジタル信号に変換し ＣＰＵで処理するため
のデータ収集装置に関するものである。

【０００２】

【従来の技術】図７は、例えばバーブラウン社マルチプ
レクサの応用例に示された従来のデータ収集装置を示す
図である。図７において、１はマルチプレクサ、２はこ
のマルチプレクサ１で選択されたアナログ信号が後段の
回路に干渉されないようにインピーダンス変換するバッ
ファ増幅器、３はこのバッファ増幅器２からのアナログ
信号をディジタル値に変換するＡ／Ｄ変換器、４はＡ／
Ｄ変換器３からの出力により信号処理演算を行う演算処
理装置としてのＣＰＵである。

【０００３】次に、この従来のデータ収集装置の動作に
ついて説明する。一般に、Ａ／Ｄ変換器３は比較的高価
なため複数のアナログ信号を収集してＣＰＵ４により信
号処理するシステムでは、図７のように、複数のアナロ
グ信号をマルチプレクサ１により順次切り替え選択し、
１個のＡ／Ｄ変換器３で複数のアナログ信号をディジタ
ル信号に変換する。

【０００４】まず、ＣＰＵ４よりＳ０という信号をマル
チプレクサ１に出力し、チャネル０のアナログ信号を選
択する。この信号がバッファ増幅器２を経由してＡ／Ｄ
変換器３に入力される。図７では、バッファ増幅器２に
付随する抵抗Ｒ１及び抵抗Ｒ２の抵抗値が等しいとする
と、マルチプレクサ１からの信号がバッファ増幅器２で
インピーダンス変換されるとともに倍率が２倍となって
Ａ／Ｄ変換器３に入力され、ＣＰＵ４に送られる。この
ようにして、順次チャネル０からチャネル３までのアナ
ログ信号を繰り返しＡ／Ｄ変換する。ＣＰＵ４では、こ
のディジタル値で信号処理を行う。

【０００５】

【発明が解決しようとする課題】従来のデータ収集装置
は以上のように構成されているので、入力信号の振幅が
大きいアナログ信号も小さい信号も同じＡ／Ｄ変換器３
で変換する。

【０００６】例えば、入力電圧範囲が＋１０Ｖから−１
０Ｖの１２ビットのＡ／Ｄ変換器を用いた場合は、全振
幅範囲が＋１０Ｖから−１０Ｖの信号では、全振幅に対
する分解能は１２ビットあるが、全振幅範囲が＋２．５
Ｖから−２．５Ｖの信号では全振幅に対しては１０ビッ
ト（５／（２０／２^１２）＝５・２^１２／２０＝２^{１ ２}
／４＝２^１０）相当の分解能しか有せず、信号振幅の小
さい信号の全振幅に対するＡ／Ｄ変換の分解能は信号振
幅の大きい信号のそれに比べ悪くなる。

【０００７】また、マルチプレクサ１以降Ａ／Ｄ変換器
３の入力までの回路で発生するオフセット量も含めてＡ
／Ｄ変換されるため、本来のアナログ信号に対して誤差
を持ったディジタル値を入力する等の問題点があった。

【０００８】この発明は上記のような問題点を解決する
ためになされたものであり、オフセット量を排除できる
とともに、アナログ信号の振幅の大小に拘わらず高分解
能を確保できるデータ収集装置を得ることを目的とす
る。

【０００９】

【課題を解決するための手段】本発明の一側面に係るデ
ータ収集装置は、複数のアナログ信号のうちいずれか１
つを選択する第１マルチプレクサと、前記マルチプレク
サと同期して動作し、予め設定された複数の別の信号を
選択する第２マルチプレクサと、前記第１マルチプレク
サ及び第２マルチプレクサから出力される信号により演
算する増幅器と、前記増幅器から出力されるアナログ信
号をディジタル値に変換するＡ／Ｄ変換器と、前記Ａ／
Ｄ変換器により変換されて得られた値により信号処理を
行うとともに、前記第１マルチプレクサ及び第２マルチ
プレクサにどの信号を選択するかを指示する演算処理装
置とから構成される。

【００１０】前記増幅器は、前記第２マルチプレクサか
ら出力される信号に応じて前記第１マルチプレクサから
の信号の増幅率を変更するように構成することができ
る。

【００１１】本発明の他の側面に係るデータ収集装置
は、複数のアナログ信号のうちいずれか１つを選択する
第１マルチプレクサと、前記第１マルチプレクサと同期
して動作し、予め設定された複数の別の信号を選択する
第２マルチプレクサと、前記第１マルチプレクサから出
力される信号に対しインピーダンス変換する増幅器と、
前記第２マルチプレクサから出力される信号分を前記増
幅器からの信号から減算する減算器と、前記減算器から
出力されるアナログ信号をディジタル値に変換するＡ／
Ｄ変換器と、前記Ａ／Ｄ変換器により変換されて得られ
た値により信号処理を行うとともに、前記第１マルチプ
レクサ及び第２マルチプレクサにどの信号を選択するか
を指示する演算処理装置とから構成される。

【００１２】本発明の更に他の側面に係るデータ収集装
置は、複数のアナログ信号のうちいずれか１つを選択す
るマルチプレクサと、前記マルチプレクサから出力され
る信号に対しインピーダンス変換する増幅器と、Ｄ／Ａ
変換器と、前記増幅器から出力される信号と前記Ｄ／Ａ
変換器から出力される信号とを減算する減算器と、前記
減算器から出力されるアナログ信号をディジタル値に変
換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器により変換さ
れて得られた値で信号処理を行うとともに前記マルチプ
レクサにどの信号を選択するかを指示し、さらに前記Ｄ
／Ａ変換器に減算値を設定する演算処理装置とから構成
される。

【００１３】本発明の更にまた他の側面に係るデータ収
集装置は、複数のアナログ信号のうちいずれか１つを選
択するマルチプレクサと、前記マルチプレクサから出力
される信号に対しインピーダンス変換する増幅器と、前
記増幅器から出力されるアナログ信号をディジタル値に
変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器により変換
されて得られた値から所定の値を減算する減算器と、前
記減算器からの出力により信号処理を行うとともに前記
マルチプレクサにどの信号を選択するかを指示する演算
処理装置とから構成される。

【００１４】前記減算器への減数は前記演算処理装置か
ら与えられる。

【００１５】データ収集装置は、前記演算処理装置から
の信号を受けて前記Ａ／Ｄ変換器からのディジタル値を
保持し、前記減算器へ減数を与えるレジスタを更に備え
る。

【００１６】本発明の外の側面に係るデータ収集装置
は、複数のアナログ信号のうちいずれか１つを選択する
マルチプレクサと、前記マルチプレクサから出力される
信号に対しインピーダンス変換する増幅器と、Ｄ／Ａ変
換器と、前記増幅器から出力されるアナログ信号と前記
Ｄ／Ａ変換器からの出力とを乗算する乗算器と、前記乗
算器からの信号をディジタル値に変換するＡ／Ｄ変換器
と、前記Ａ／Ｄ変換器により変換されて得られた値によ
り信号処理を行うとともに前記マルチプレクサにどの信
号を選択するかを指示し、さらに前記Ｄ／Ａ変換器に乗
数を設定する演算処理装置とから構成される。

【００１７】

【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を添付図面に基づいて説明する。図１にお
いて、１は第１マルチプレクサ、２は増幅器としてのバ
ッファ増幅器、３はＡ／Ｄ変換器、４は演算処理装置と
してのＣＰＵである。５は第２マルチプレクサであり、
ＣＰＵ４からの信号を受けて第１マルチプレクサ１に同
期して動作する。第２マルチプレクサ５の入力には、そ
れぞれ所定の抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６がグランドと
の間に挿入されている。

【００１８】次に、この実施の形態１の動作について説
明する。第１マルチプレクサ１からＣＰＵ４までは従来
例と同じ動作をする。上記従来例では、バッファ増幅器
２に付随する抵抗がＲ１とＲ２とすると、増幅率が（Ｒ
１＋Ｒ２）／Ｒ１となる。従って、Ｒ１＝Ｒ２のとき
は、倍率は２倍となる。

【００１９】第１マルチプレクサ１のチャネル０が選択
されている場合は、同時に第２マルチプレクサ５のチャ
ネル０も選ばれ、抵抗Ｒ１と並列に抵抗Ｒ３が挿入され
たことになる。そのためＡ／Ｄ変換器３に入力される値
は、本来のアナログ信号の（Ｒ１／／Ｒ３＋Ｒ２）／
（Ｒ１／／Ｒ３）倍されたものとなる。なお、ここで、
Ｒ１／／Ｒ３は抵抗Ｒ１と抵抗Ｒ３の並列合成抵抗値を
示す。

【００２０】第１マルチプレクサ１でチャネル１のアナ
ログ信号が選ばれるときは、Ｒ１／／Ｒ４は抵抗Ｒ１と
抵抗Ｒ４の並列合成抵抗値とすると、バッファ増幅器２
の増幅率は（Ｒ１／／Ｒ４＋Ｒ２）／（Ｒ１／／Ｒ４）
となり、Ｒ３とＲ４を異なった値に選べば、チャネル０
とは違った倍率で増幅されたアナログ信号がＡ／Ｄ変換
器３で変換される。

【００２１】このため入力信号の振幅が小さい信号に対
しては増幅率が大きくなるように第２マルチプレクサ５
に付随する抵抗を選ぶことにより、信号振幅の小さい信
号の全振幅に対するＡ／Ｄ変換の分解能をあげることが
できる。

【００２２】実施の形態２．図２に示すように、バッフ
ァ増幅器２とＡ／Ｄ変換器３との間に、反転増幅器６と
加算器として動作する加算用増幅器７とを挿入し、これ
らの反転増幅器６と加算用増幅器７とにより減算器２０
を構成する。

【００２３】減算器２０への減算値として第２マルチプ
レクサ５の出力を入力し、その第２マルチプレクサ５の
入力側には、それぞれ所定の抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ
６が一定電圧Ｅｖ８との間に挿入されている。

【００２４】第２マルチプレクサ５も、上記実施の形態
１と同様に、ＣＰＵ４からの信号を受け、第１マルチプ
レクサ１に同期して動作する。

【００２５】第１マルチプレクサ１のチャネル０が選択
されている場合は、同時に第２マルチプレクサ５のチャ
ネル０も選ばれ、加算用増幅器７に入力されるＥｖ＊Ｒ
７／Ｒ３の電圧分が減算される。そのため、Ａ／Ｄ変換
器３に入力される値は、本来のアナログ信号にＥｖ＊Ｒ
７／Ｒ３の電圧が減算された値となり、このアナログ信
号がＡ／Ｄ変換器３でディジタル信号に変換される。

【００２６】第１マルチプレクサ１でチャネル１のアナ
ログ信号が選ばれるときは、Ｅｖ＊Ｒ７／Ｒ４の電圧が
減算され、チャネル０とは異なった電圧が減算されたア
ナログ信号がＡ／Ｄ変換器３で変換される。

【００２７】そのためオフセット分が重畳されたアナロ
グ信号をＡ／Ｄ変換する場合には、そのオフセット分を
この減算器でキャンセルすることによりオフセット分の
ないアナログ信号をＡ／Ｄ変換できる。

【００２８】また、この実施の形態２では、アナログ信
号に重畳されたオフセット分が各チャネル毎に異なって
いても、それぞれ独立に且つ自動的にオフセット量をキ
ャンセルできる。

【００２９】実施の形態３．上記実施の形態２では、各
チャネル毎にオフセット分が異なる場合の構成を説明し
たが、マルチプレクサ１からＡ／Ｄ変換器３までの経路
で発生するオフセット分は各チャネル共通で同じ量だけ
重畳される。このように各チャネルに重畳されるオフセ
ット量が予め分かっている場合は、図３に示すように、
その量をＣＰＵ４からＤ／Ａ変換器１０に出力し、その
値を加算用増幅器７で加算することによりオフセット分
をキャンセルすることができる。

【００３０】オフセット量をＣＰＵ４で予め知る方法
は、いずれかのチャネルをグランドに接続し、そのとき
のＡ／Ｄ変換値とアナログ信号が０Ｖの場合のＡ／Ｄ変
換値との差がオフセット量である。その値をＣＰＵ４か
らＤ／Ａ変換器１０に出力することでオフセット量が常
にキャンセルでき、ＣＰＵ４においてＡ／Ｄ変換値が入
力された後、オフセット量の補正をする必要がなくな
る。

【００３１】上記実施の形態２では、経時的に変化する
オフセット量に対しては、第２マルチプレクサ５に付随
する抵抗値を変更する必要があり、このため物理的に抵
抗を取り替える必要がある。

【００３２】しかし、本実施の形態３では、定期的に前
記方法によりその時点のオフセット量を知ることで、経
時的に変化するオフセット分もＣＰＵ４によるＤ／Ａ変
換器１０への設定のみで変更できる。

【００３３】なお、チャネル設定自体もＣＰＵ４が指示
するため、チャネル設定と同時にチャネル毎にＤ／Ａ変
換器１０への設定を変化させれば、各チャネルのアナロ
グ信号毎にオフセット量が異なっている場合にも、その
オフセット量をキャンセルできる。

【００３４】実施の形態４．上記実施の形態３では、減
算をアナログ量で実現していたが、図４のように、Ａ／
Ｄ変換器３の出力側にディジタルの減算器９を設け、Ｃ
ＰＵ４からオフセット量を減算器９に与え、Ａ／Ｄ変換
器３の出力から常に一定量を減ずることにより、ＣＰＵ
４はオフセット分をキャンセルされたディジタル値を得
ることができる。これによりＣＰＵ４でのオフセット量
補正が不要となる。

【００３５】また、アナログの減算器に比べて、ディジ
タルの減算器は集積化しやすく、この機能をＡ／Ｄ変換
器３の中に組み込むことも容易である。

【００３６】なお、上記実施の形態３と同様、チャネル
設定と同時にチャネル毎に減算器９の減算値を変化させ
れば、各チャネルのアナログ信号毎にオフセット量が異
なっている場合にも、そのオフセット量をキャンセルで
きる。

【００３７】実施の形態５．上記実施の形態４及び５で
は、装置起動時もしくは定期的にマルチプレクサ１の任
意のチャネルをグランドに接続するという操作が必要で
ある。

【００３８】そこで、図５に示すように、複数のチャネ
ルのうちいずれか１チャネル（図５ではチャネル０）を
グランドに予め接続しておく。ＣＰＵ４がチャネル０か
らチャネル３までを順次Ａ／Ｄ変換するうちで、チャネ
ル０をＡ／Ｄ変換した結果をレジスタ１１に格納する。
この時格納される値は、マルチプレクサ１からＡ／Ｄ変
換器３までに発生するオフセット量となる。

【００３９】このようにして、本来のアナログ信号であ
るチャネル１からチャネル３の出力がＡ／Ｄ変換され、
得られたディジタル値からレジスタ１０に格納された値
すなわちオフセット量が減算器９で常に減算されてキャ
ンセルされる。

【００４０】本実施の形態５では、オフセット量を自動
的に検知することができるため、ＣＰＵ４はオフセット
量を知る必要がなく、また経時的に変化するオフセット
量も自動的にキャンセルすることができる。

【００４１】実施の形態６．図６に示すように、この実
施の形態６では、バッファ増幅器２とＡ／Ｄ変換器３と
の間に、乗算器１１を挿入する。一方、ＣＰＵ４には、
Ｄ／Ａ変換器１０が接続され、そのＤ／Ａ変換器の出力
と前記バッファ増幅器２の出力とを乗算器１２で乗算
し、その出力をＡ／Ｄ変換器３に入力する。

【００４２】ＣＰＵ４はマルチプレクサ１でチャネルを
選択する度に、チャネルに応じた乗数をＤ／Ａ変換器１
０から出力させる。このようにすることにより、各チャ
ネル毎にＡ／Ｄ変換器３に入力する信号の倍率を変更す
ることができる。

【００４３】そのため入力信号の振幅が小さい信号に対
しては、増幅率が大きくなるようにＤ／Ａ変換器１０か
ら大きな値を出力することにより増幅率を大きくし、信
号振幅の小さい信号の全振幅に対するＡ／Ｄ変換の分解
能をあげることができる。

【００４４】上記実施の形態１では、その効果を抵抗を
変更することにより実現しており、図１での抵抗Ｒ３か
らＲ６までの増幅率の組み合わせを他の増幅率の組み合
わせに変更するためには、抵抗を取り替える必要がある
が、本実施の形態６では、増幅率の変更はソフトウェア
により容易に行うことができる。

【００４５】

【発明の効果】以上のように、この発明の一側面による
データ収集装置は、複数のアナログ信号のうちいずれか
１つを選択する第１マルチプレクサと、前記マルチプレ
クサと同期して動作し、予め設定された複数の別の信号
を選択する第２マルチプレクサと、前記第１マルチプレ
クサ及び第２マルチプレクサから出力される信号により
演算する増幅器と、前記増幅器から出力されるアナログ
信号をディジタル値に変換するＡ／Ｄ変換器と、前記Ａ
／Ｄ変換器により変換されて得られた値により信号処理
を行うとともに、前記第１マルチプレクサ及び第２マル
チプレクサにどの信号を選択するかを指示する演算処理
装置とを備えるので、マルチプレクサ以降Ａ／Ｄ変換器
の入力までの回路で発生するオフセット量を排除でき
る。

【００４６】また、前記増幅器により前記第２マルチプ
レクサから出力される信号に応じて前記第１マルチプレ
クサからの信号の増幅率を変更することにより、入力信
号の振幅が小さい信号に対しては増幅率が大きくなるよ
うにして、信号振幅の小さい信号の全振幅に対するＡ／
Ｄ変換の分解能をあげることができる。

【００４７】本発明の他の側面によるデータ収集装置
は、複数のアナログ信号のうちいずれか１つを選択する
第１マルチプレクサと、前記第１マルチプレクサと同期
して動作し、予め設定された複数の別の信号を選択する
第２マルチプレクサと、前記第１マルチプレクサから出
力される信号に対しインピーダンス変換する増幅器と、
前記第２マルチプレクサから出力される信号分を前記増
幅器からの信号から減算する減算器と、前記減算器から
出力されるアナログ信号をディジタル値に変換するＡ／
Ｄ変換器と、前記Ａ／Ｄ変換器により変換されて得られ
た値により信号処理を行うとともに、前記第１マルチプ
レクサ及び第２マルチプレクサにどの信号を選択するか
を指示する演算処理装置とを備えるので、前記減算器に
より前記第２マルチプレクサから出力される信号分を前
記増幅器の出力信号から減算することによって、オフセ
ット分が重畳されたアナログ信号をＡ／Ｄ変換する場合
には、そのオフセット分を減算器でキャンセルすること
ができ、前記Ａ／Ｄ変換器ではオフセット分のないアナ
ログ信号をＡ／Ｄ変換することができる。また、アナロ
グ信号に重畳されたオフセット分が各アナログ信号毎に
異なっていても、それぞれ独立に且つ自動的にオフセッ
ト量をキャンセルすることができる。

【００４８】本発明の更に他の側面によるデータ収集装
置は、複数のアナログ信号のうちいずれか１つを選択す
るマルチプレクサと、前記マルチプレクサから出力され
る信号に対しインピーダンス変換する増幅器と、Ｄ／Ａ
変換器と、前記増幅器から出力される信号と前記Ｄ／Ａ
変換器から出力される信号とを減算する減算器と、前記
減算器から出力されるアナログ信号をディジタル値に変
換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器により変換さ
れて得られた値で信号処理を行うとともに前記マルチプ
レクサにどの信号を選択するかを指示し、さらに前記Ｄ
／Ａ変換器に減算値を設定する演算処理装置とを備える
ので、定期的に各時点でのオフセット量を知ることによ
り、経時的に変化するオフセット分も演算処理装置によ
るＤ／Ａ変換器への設定のみで変更できる。また、前記
演算処理装置により、アナログ信号の選択と同時に該選
択されたアナログ信号毎にＤ／Ａ変換器への設定を変化
させることにより、アナログ信号毎にオフセット量が異
なっている場合にも、そのオフセット量をキャンセルす
ることができる。

【００４９】本発明の更にまた他の側面によるデータ収
集装置は、複数のアナログ信号のうちいずれか１つを選
択するマルチプレクサと、前記マルチプレクサから出力
される信号に対しインピーダンス変換する増幅器と、前
記増幅器から出力されるアナログ信号をディジタル値に
変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器により変換
されて得られた値から所定の値を減算する減算器と、前
記減算器からの出力により信号処理を行うとともに前記
マルチプレクサにどの信号を選択するかを指示する演算
処理装置とを備えるので、前記減算器で前記Ａ／Ｄ変換
器の出力から常に一定量を減ずることにより、前記演算
処理装置はオフセット分をキャンセルされたディジタル
値を得ることができるため、前記演算処理装置でのオフ
セット量補正が不要となる。また、アナログの減算器に
比べて、ディジタルの減算器は集積化しやすく、この機
能をＡ／Ｄ変換器の中に組み込むことも容易である。

【００５０】また、前記減算器への減数を前記演算処理
装置から与えることにより、アナログ信号の選択と同時
に該選択されたアナログ信号毎に前記減算器の減数を変
化させることができ、アナログ信号毎にオフセット量が
異なっている場合にも、そのオフセット量をキャンセル
することができる。

【００５１】さらに、前記演算処理装置からの信号を受
けて前記Ａ／Ｄ変換器からのディジタル値を保持し、前
記減算器へ減数を与えるレジスタを更に備えることによ
り、本来のアナログ信号出力がＡ／Ｄ変換され、得られ
たディジタル値から前記レジスタに格納された値すなわ
ちオフセット量が前記減算器で常に減算されてキャンセ
ルされるので、オフセット量を自動的に検知することが
でき、従って前記演算処理装置はオフセット量を知る必
要がなく、また経時的に変化するオフセット量も自動的
にキャンセルすることができる。

【００５２】本発明の外の側面によるデータ収集装置
は、複数のアナログ信号のうちいずれか１つを選択する
マルチプレクサと、前記マルチプレクサから出力される
信号に対しインピーダンス変換する増幅器と、Ｄ／Ａ変
換器と、前記増幅器から出力されるアナログ信号と前記
Ｄ／Ａ変換器からの出力とを乗算する乗算器と、前記乗
算器からの信号をディジタル値に変換するＡ／Ｄ変換器
と、前記Ａ／Ｄ変換器により変換されて得られた値によ
り信号処理を行うとともに前記マルチプレクサにどの信
号を選択するかを指示し、さらに前記Ｄ／Ａ変換器に乗
数を設定する演算処理装置とを備えるので、前記演算処
理装置により、前記マルチプレクサで複数のアナログ信
号のうちの何れか１つを選択する度に、該選択されたア
ナログ信号に応じた乗数を前記Ｄ／Ａ変換器から出力さ
せることにより、各アナログ信号毎に前記Ａ／Ｄ変換器
に入力する信号の倍率を変更することができ、従って、
入力信号の振幅が小さい信号に対しては、増幅率が大き
くなるようにＤ／Ａ変換器から大きな値を出力すること
により増幅率を大きくし、信号振幅の小さい信号の全振
幅に対するＡ／Ｄ変換の分解能をあげることができる。
また、増幅率の変更はソフトウェア等により容易に行う
ことができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１を示すブロック図で
ある。

【図２】 この発明の実施の形態２を示すブロック図で
ある。

【図３】 この発明の実施の形態３を示すブロック図で
ある。

【図４】 この発明の実施の形態４を示すブロック図で
ある。

【図５】 この発明の実施の形態５を示すブロック図で
ある。

【図６】 この発明の実施の形態６を示すブロック図で
ある。

【図７】 従来のデータ収集装置を示すブロック図であ
る。

【符号の説明】

１ 第１マルチプレクサ、２ バッファ増幅器（増幅
器）、３ Ａ／Ｄ変換器、４ ＣＰＵ（演算処理装
置）、５ 第２マルチプレクサ、６ 反転増幅器、７加
算用増幅器、８ 一定電圧、９ 減算器、１０ Ｄ／Ａ
変換器、１１ レジスタ、１２ 乗算器、２０ 減算
器。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 複数のアナログ信号のうちいずれか１つ
   を選択する第１マルチプレクサと、 前記マルチプレクサと同期して動作し、予め設定された
   複数の別の信号を選択する第２マルチプレクサと、 前記第１マルチプレクサ及び第２マルチプレクサから出
   力される信号により演算する増幅器と、 前記増幅器から出力されるアナログ信号をディジタル値
   に変換するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器により変換されて得られた値により信
   号処理を行うとともに、前記第１マルチプレクサ及び第
   ２マルチプレクサにどの信号を選択するかを指示する演
   算処理装置と、 を備えるデータ収集装置。
2. 【請求項２】 前記増幅器は前記第２マルチプレクサか
   ら出力される信号に応じて前記第１マルチプレクサから
   の信号の増幅率を変更することができる請求項１記載の
   データ収集装置。
3. 【請求項３】 複数のアナログ信号のうちいずれか１つ
   を選択する第１マルチプレクサと、 前記第１マルチプレクサと同期して動作し、予め設定さ
   れた複数の別の信号を選択する第２マルチプレクサと、 前記第１マルチプレクサから出力される信号に対しイン
   ピーダンス変換する増幅器と、 前記第２マルチプレクサから出力される信号分を前記増
   幅器からの信号から減算する減算器と、 前記減算器から出力されるアナログ信号をディジタル値
   に変換するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器により変換されて得られた値により信
   号処理を行うとともに、前記第１マルチプレクサ及び第
   ２マルチプレクサにどの信号を選択するかを指示する演
   算処理装置と、 を備えるデータ収集装置。
4. 【請求項４】 複数のアナログ信号のうちいずれか１つ
   を選択するマルチプレクサと、 前記マルチプレクサから出力される信号に対しインピー
   ダンス変換する増幅器と、 Ｄ／Ａ変換器と、 前記増幅器から出力される信号と前記Ｄ／Ａ変換器から
   出力される信号とを減算する減算器と、 前記減算器から出力されるアナログ信号をディジタル値
   に変換するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器により変換されて得られた値で信号処
   理を行うとともに前記マルチプレクサにどの信号を選択
   するかを指示し、さらに前記Ｄ／Ａ変換器に減算値を設
   定する演算処理装置と、 を備えるデータ収集装置。
5. 【請求項５】 複数のアナログ信号のうちいずれか１つ
   を選択するマルチプレクサと、 前記マルチプレクサから出力される信号に対しインピー
   ダンス変換する増幅器と、 前記増幅器から出力されるアナログ信号をディジタル値
   に変換するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器により変換されて得られた値から所定
   の値を減算する減算器と、 前記減算器からの出力により信号処理を行うとともに前
   記マルチプレクサにどの信号を選択するかを指示する演
   算処理装置と、 を備えるデータ収集装置。
6. 【請求項６】 前記減算器への減数を前記演算処理装置
   から与える請求項５記載のデータ収集装置。
7. 【請求項７】 前記演算処理装置からの信号を受けて前
   記Ａ／Ｄ変換器からのディジタル値を保持し、前記減算
   器へ減数を与えるレジスタを更に備える請求項５記載の
   データ収集装置。
8. 【請求項８】 複数のアナログ信号のうちいずれか１つ
   を選択するマルチプレクサと、 前記マルチプレクサから出力される信号に対しインピー
   ダンス変換する増幅器と、 Ｄ／Ａ変換器と、 前記増幅器から出力されるアナログ信号と前記Ｄ／Ａ変
   換器からの出力とを乗算する乗算器と、 前記乗算器からの信号をディジタル値に変換するＡ／Ｄ
   変換器と、 前記Ａ／Ｄ変換器により変換されて得られた値により信
   号処理を行うとともに前記マルチプレクサにどの信号を
   選択するかを指示し、さらに前記Ｄ／Ａ変換器に乗数を
   設定する演算処理装置と、 を備えるデータ収集装置。