JPS631068A - 電荷結合素子の信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電荷結合素子の信号処理回路に関するっ （従来の技術） 電荷結合素子（以後ＣＯＤと略記す）の雑音源には固定
パターン雑音、信号電流や暗電流によるクヨット雑音、
リセット雑音、出力アンプの雑音等がある。とりわけ近
年のＣＯＤ固体撮像素子ではチップが小形化されかつ多
画素化される１頃向にあるため、これに伴う信号量の減
少に対処して、これら雑音の低減が強く望まれている。

上記雑音のうち、リセット雑音および出力アンプ雑音の
低域成分を低減させるＣＯＤの信号処理回路として相関
二重サンプリング（以後ＣＤＳと記す）回路が知られて
いる（アイ・イー・イー・イー・ジャーナル・オブ・ソ
リッド・ステート・サーキット（ＩＥＥＥ　　Ｊｏｕｒ
ｎａｌ　ｏｆ　５ｏｌｉｄ　−８ｔａｔｅ　　Ｃ１ｒｃ
ｕｉｔｓ　）第１３Ｃ−９巻、１号、１〜１３ページ、
１９７４年２月）。このＣＤＳ回路は、第４図に示すご
とく、ｃｃＤｔｏｔの出力ｐＨａに接続されたバクファ
アンプ１０２と、カップリングコンデンサ１０３とスイ
ッチ１０４および直流゛電圧源１０５とから成るクラン
プ回路１０６と、信号を次段に伝えるためのバッファア
ンプ１０７と、スイッチ１０８とホールドコンデンサ１
０９とから成るサンプルホールド回路１１０と、反転ア
ンプ１１１とで構成されている。本ＣＤ８回路の動作を
第５図に示すタイミングチャートを使って説明する。ま
ず時刻ｔｓｔ〜ｔｓｔ　ではクランプ回路１０６のスイ
ッチ１０４に印加されているクランプパルスφＣがオン
状態となるため、ＣＣＤ出力信号のフィードスルーレベ
ル１は直流電圧源１０５０′ｙｉ位ｖｃにクランプされ
る。次に時刻ｔ０〜ｔ、４ではクランプパルスφＣがオ
フし、代わってサンプルホールド回路１１０のスイッチ
１０８に印加されているサンプルパルスφＳがオン状態
となるため、ＣＣＤ出力信号の信号レベル１はホールド
コンデン？ＬＯ９に伝達・保持され、出力アンプ１１１
を介して外部へ出力される。時刻ｔｓｓ　””　ｔｓａ
ではクランプパルスφＣが再びオン状態となるため、Ｃ
ＣＤ出力信号のフィードスルーレベル２は電（ｉＶｃに
クランプされる。欠いで時刻ｔＳ？〜ｔＩＩｓではサン
プルパルスφＳが再びオン状態となるため、時刻ｔｓｓ
〜ｔｓｙの開信号レベル１を保持してきたホールドコン
デンサ１０９は代わって信号レベル２を保持するように
なり、以後、同様な動作が繰り返される。以上の動作に
従えば、ＣＤ８回路では、ＣＯＤ出力部でのリセット動
作のばらつきなどによって、たとえフィードスルーレベ
ル１とフィードスルーレベル２の電位が異なっていても
、この電位差は外部に出力されス、フィードスルーレベ
ル１と信号レベル１の電位差あるいはフィードスルーレ
ベル２と信号レベル２の電位差であられされるＣＯＤの
正確な出力信号情報のみが出力されることになる。言い
換えれば、本ＣＤ８回路を用いることにより、ＣＯＤ出
力部におけるリセット動作のばらつきに起因するリセッ
ト雑音と出力アンプ雑音のうち低域成分が除去される。

（発明が解決しようとする問題点） しかしながら、綿密な測定の結果、上述したＣＤＳ回路
では折り返し雑音が発生するため、雑音除去効果が期寺
通り発揮されていないことが判明した。この折り返し雑
音は、第６図に示すごとく、ナイキスト周波数以上に分
布する出力アンプ雑音の高域成分がクランプ動作やサン
プリング動作によって低域に折り返えされることによっ
て発生する雑音であり、微弱な信号を扱うＣＤＳ回路で
は至便な雑音源となっている。

本発明は上述した従来の欠点を除去したもので、その目
的とするところは、雑音低減効果の大きいＣＣＤの新し
い信号処理回路な提供することにある。

（問題点を解決するための手段） 本発明によれば、電荷結合素子の出力信号の帯域を制！
只するとともに該出力信号のフィードスルーレベルを一
定電位にクランプするリフトクランプ回路と、このリフ
トクランプ回路の出力信号のレベルを一定期間にわたっ
て取り出すゲート回路と、このゲート回路の出力信号中
に含まれる不要な高域成分を除去するローパスフィルタ
とを具備したことを特徴とする電荷結合素子の信号処理
回路が得られる。

（作用） ソフトクランプ回路ではＣＣＤ出力信号のフィードスル
ーレベルを一定電位にクランプしているので、リセット
雑音と出力アンプ雑音の低域成分を同時に低減できる。

さらに、クランプする前に帯域制限しているので、クラ
ンプ動作による出力アンプ雑音高域成分の低域への折り
返しを小さくすることもできる。また、ゲート回路では
、サンプルホールド回路のごとく、出力アンプ雑音の高
域成分が低域へ折り返されることはない。結果として、
本発明による信号処理回路によれば、ＣＯＤの低雑音化
が達成できる。

（実施例） 以下、本発明の実施例について図面を用いて説明する。

第１図は本発明によるＣＯＤの信号処理回路の実施例で
あり、抵抗１とカンプリングコンデンサ２とスイッチ３
および直流電圧源４とから成るソフトクランプ回路５と
、スイッチ６から成るゲート回路７と、ローパスフィル
タ８と、バクファアンプ９，１０．ｌｌｋよび反転アン
プ１２とで構成されている。ここでＣＣＤ１３からの出
力は、それぞれの没にバッファアンプ９，１０゜１１を
介して、ソフトクランプ回路５、ゲート回路７、゛ロー
パスフィルタ８、反転アンプ１２０項に接続されている
。本実施例の動作を第２図に示すタイミングチャートを
使って説明する。まず時刻ｔｔ〜ｔ、ではソフトクラン
プ回路５のスイッチ３に印加されているクランプパルス
φＣがオン状態となるため、カップリングコンデンサ２
は直流電圧源４のｔ立ｖｃに充電される。−方、バッフ
ァアンプ９からのＣＣＤ出力信号は抵抗１を介してカッ
プリングコンデンサ２に伝達されるため、低域成分のみ
が通過するような帯域制限を受け、この出力信号中に含
まれる出力アンプ雑音の高域成分は減衰される。すなわ
ち、クランプがソフトに行なわれることになる。このた
め、リセット雑音と出力アンプ雑音の低域成分が除去さ
れるばかりでなく、クランプ動作に伴って発生する出力
アンプ雑音高域成分の低域への折り返しを最小限に押さ
えることができる。なお、このときのクランプの速度は
抵抗ｌ（抵抗値Ｒ）とカップリングコンデンサ２（容量
Ｃ）の直列接続の時定数ＣＲに依存する。すなわち、時
定数ＣＲを小さくするとクランプ速度は上がるが、ＣＣ
Ｄ出力信号中に含まれる雑音の高域成分が除去できなく
なるため、クランプ動作による折り返し雑音が増加する
。反対に時定数ＣＲを大きくすると折り返し雑音は減少
するものの、クランプ速度が落ちるため、クランプが掛
からなくなることもある。よって時定数ＣＲはクランプ
が正常に掛かる範囲で、折り返し雑音が最小となるよう
に選ばねばならない。実験によれば、ＣＯＤのクロック
周波数が７．２　ＭＨｚのとき、抵抗１を５０〜【５０
Ω、カップリングコンデンサ２を１００〜５００　ｐＦ
、クランプパルスφＣの幅を２０〜４０　ｎＳの範囲で
選べば最も良い結果が得られた。次に時刻ｔ、〜ｔ４　
　ではクランプパルスφＣがオフし、代わってゲート回
路７のスイッチ６に印加されているゲートパルスφＧが
オン状態となるため、ゲート回路７からは、同図の２０
に示すごとく、ＣＣＤ出力信号の信号レベルのみが選択
されて出力される。かかるゲート回路の動作では、従来
のサンプルホールド回路のごとく、アル信号レベルを保
持することがないため、雑音０高域成分が低域に折り返
されることはない。ゲート回路７からの出力信号は、カ
ットオフ周波数がナイキスト周波数と一致したローパス
フィルタ８により不要な高域成分が除去され、通常のビ
デオ信号に変換される。゛その後、反転アンプ１２によ
り規定の振幅まで増・配され、外部へ出力される。

第３図にクロック周波数７．２ＭＨｚで動作するＣＯＤ
二次元イメージセンサを使って、従来のＣ’ＤＳ回路と
本発明による信号処理回路の信号対雑音化（以後Ｓ／に
と記す）を比較した結果を示す。測定は帯域を４．２　
ＭＴ（ｚに制・股し、　ビデオノイズメータのバイパス
フィルタを切り換えろことにより行なった。ここで、そ
れぞれの回路のゲインは同一となるように調整されてい
る。すなわち、本発明で用いたゲート回路７の信号に対
するゲインは従来のサンプルホールド回路１１０のゲイ
ンに比べて低いため、反転アンプｔ２のゲインを上げて
、回路全体で同一のゲインとなるよう）で、調整されて
いる。同図からも明らかなように、本発明による信号処
理回路のＳ／Ｎは従来のＣＤ８回路に比べて約４　ｄＢ
侵れており、Ｌｏｏｋ−４，２ＭＨｚ帯域においてＳ／
Ｎ約６２　ｄＢと良好な値が示されている。この約４　
ｄＢの差は初売上も顕著であり、再生画隊上に現われる
細かい粒子状の雑音として、はっきりと識別で診る。

（発明の効果） 以上述べたように、本発明によるＣＯＤの信号処理回路
によれば、従来のＣＤ３回路のごとく、出力アンプ雑音
の高域成分が低域に折り返されることがないため、大幅
な低雑音化が可能となる。

また、回路購成はＣＤ３回路よりも簡単なため、調整箇
所は少なく、量産化を目的としたハイブリッドＩＣ化に
も容易に対処できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図の信号処理回路の動作を説明するためのタイミングチ
ャート、第３図は本発明による信号処理回路と従来の相
関二重サンプリング（ＣＤＳ　）回路の信号対雑音比を
比較した実験結果を示す特性図、第４図は従来のＣＤＳ
回路を示す回路図、第５図は第４図のＣＤ８回路の動作
を説明するためのタイミングチャート、第６図はＣＤＳ
回路で発生する折り返し雑音を説明するための図である
。 図において、５はソフトクランプ回路、７はゲート回路
、８はローパスフィルタ、１０６はクランプ回路、１１
０はサンプルホールド回路、９〜１１．１０２，１０７
はバクファアンプ、１２゜１１１は反転アンプをそれぞ
れ示す。 代理人　弁理士　本　庄　伸　介 第２図 Ｔｏｏ　　　　　　　　　　　ＩＫ　　　　　　　　　
　１０に　　　　　　　　　１００にへイノぐスフ４ル
タη・７トオフ廁３Ｌ４先第３図 第４図

Claims (1)

【特許請求の範囲】
1. 電荷結合素子の出力信号の帯域を制限するとともに該出
   力信号のフィードスルーレベルを一定電位にクランプす
   るリフトクランプ回路と、このリフトクランプ回路の出
   力信号のレベルを一定期間にわたつて取り出すゲート回
   路と、このゲート回路の出力信号中に含まれる不要な高
   域成分を除去するローパスフィルタとを具備したことを
   特徴とする電荷結合素子の信号処理回路。