JP2003198367A - データ収集装置 - Google Patents
データ収集装置Info
- Publication number
- JP2003198367A JP2003198367A JP2002324968A JP2002324968A JP2003198367A JP 2003198367 A JP2003198367 A JP 2003198367A JP 2002324968 A JP2002324968 A JP 2002324968A JP 2002324968 A JP2002324968 A JP 2002324968A JP 2003198367 A JP2003198367 A JP 2003198367A
- Authority
- JP
- Japan
- Prior art keywords
- multiplexer
- signal
- converter
- amplifier
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 オフセット量を排除できるとともに、アナロ
グ信号の振幅の大小に拘わらず高分解能を確保できるデ
ータ収集装置を得る。 【解決手段】 複数のアナログ信号のうちいずれか１つ
を選択する第１マルチプレクサ１と、第１マルチプレク
サ１と同期して動作し、予め設定された複勢の別の信号
を選択する第２マルチプレクサ５と、第１マルチプレク
サ１から出力される信号に対しインピーダンス変換する
増幅器２と、第２マルチプレクサ５から出力される信号
分を増幅器２からの信号から減算する減算器２０と、減
算器２０から出力されるアナログ信号をディジタル値に
変換するＡ／Ｄ変換器３と、Ａ／Ｄ変換器３により変換
されて得られた値により信号処理を行うとともに、第１
マルチプレクサ１及び第２マルチプレクサ５にどの信号
を選択するかを指示する演算処理装置４とを備えてい
る。
グ信号の振幅の大小に拘わらず高分解能を確保できるデ
ータ収集装置を得る。 【解決手段】 複数のアナログ信号のうちいずれか１つ
を選択する第１マルチプレクサ１と、第１マルチプレク
サ１と同期して動作し、予め設定された複勢の別の信号
を選択する第２マルチプレクサ５と、第１マルチプレク
サ１から出力される信号に対しインピーダンス変換する
増幅器２と、第２マルチプレクサ５から出力される信号
分を増幅器２からの信号から減算する減算器２０と、減
算器２０から出力されるアナログ信号をディジタル値に
変換するＡ／Ｄ変換器３と、Ａ／Ｄ変換器３により変換
されて得られた値により信号処理を行うとともに、第１
マルチプレクサ１及び第２マルチプレクサ５にどの信号
を選択するかを指示する演算処理装置４とを備えてい
る。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、複数のアナログ
信号をディジタル信号に変換し ＣＰＵで処理するため
のデータ収集装置に関するものである。 【０００２】 【従来の技術】図７は、例えばバーブラウン社マルチプ
レクサの応用例に示された従来のデータ収集装置を示す
図である。図７において、１はマルチプレクサ、２はこ
のマルチプレクサ１で選択されたアナログ信号が後段の
回路に干渉されないようにインピーダンス変換するバッ
ファ増幅器、３はこのバッファ増幅器２からのアナログ
信号をディジタル値に変換するＡ／Ｄ変換器、４はＡ／
Ｄ変換器３からの出力により信号処理演算を行う演算処
理装置としてのＣＰＵである。 【０００３】次に、この従来のデータ収集装置の動作に
ついて説明する。一般に、Ａ／Ｄ変換器３は比較的高価
なため複数のアナログ信号を収集してＣＰＵ４により信
号処理するシステムでは、図７のように、複数のアナロ
グ信号をマルチプレクサ１により順次切り替え選択し、
１個のＡ／Ｄ変換器３で複数のアナログ信号をディジタ
ル信号に変換する。 【０００４】まず、ＣＰＵ４よりＳ０という信号をマル
チプレクサ１に出力し、チャネル０のアナログ信号を選
択する。この信号がバッファ増幅器２を経由してＡ／Ｄ
変換器３に入力される。図７では、バッファ増幅器２に
付随する抵抗Ｒ１及び抵抗Ｒ２の抵抗値が等しいとする
と、マルチプレクサ１からの信号がバッファ増幅器２で
インピーダンス変換されるとともに倍率が２倍となって
Ａ／Ｄ変換器３に入力され、ＣＰＵ４に送られる。この
ようにして、順次チャネル０からチャネル３でのアナロ
グ信号を繰り返しＡ／Ｄ変換する。ＣＰＵ４では、この
ディジタル値で信号処理を行う。 【０００５】 【発明が解決しようとする課題】従来のデータ収集装置
は以上のように構成されているので、入力信号の振幅が
大きいアナログ信号も小さい信号も同じＡ／Ｄ変換器３
で変換する。 【０００６】例えば、入力電圧範囲が＋１０Ｖから−１
０Ｖの１２ビットのＡ／Ｄ変換器を用いた場合は、全振
幅範囲が＋１０Ｖから−１０Ｖの信号では、全振幅に対
する分解能は１２ビットあるが、全振幅範囲が＋２．５
Ｖから−２．５Ｖの信号では全振幅に対しては１０ビッ
ト（５／（２０／２１２）＝５・２１２／２０＝２１ ２
／４＝２１０）相当の分解能しか有せず、信号振幅の小
さい信号の全振幅に対するＡ／Ｄ変換の分解能は信号振
幅の大きい信号のそれに比べ悪くなる。 【０００７】また、マルチプレクサ１以降Ａ／Ｄ変換器
３の入力までの回路で発生するオフセット量も含めてＡ
／Ｄ変換されるため、本来のアナログ信号に対して誤差
を持ったディジタル値を入力する等の問題点があった。 【０００８】この発明は上記のような問題点を解決する
ためになされたものであり、オフセット量を排除できる
とともに、アナログ信号の振幅の大小に拘わらず高分解
能を確保できるデータ収集装置を得ることを目的とす
る。 【０００９】 【課題を解決するための手段】本発明によるデータ収集
装置は、複数のアナログ信号のうちいずれか１つを選択
する第１マルチプレクサと、前記第１マルチプレクサと
同期して動作し、予め設定された複勢の別の信号を選択
する第２マルチプレクサと、前記第１マルチプレクサか
ら出力される信号に対しインピーダンス変換する増幅器
と、前記第２マルチプレクサから出力される信号分を前
記増幅器からの信号から減算する減算器と、前記減算器
から出力されるアナログ信号をディジタル値に変換する
Ａ／Ｄ変換器と、前記Ａ／Ｄ変換器により変換されて得
られた値により信号処理を行うとともに、前記第１マル
チプレクサ及び第２マルチプレクサにどの信号を選択す
るかを指示する演算処理装置とを備えたデータ収集装置
である。 【００１０】 【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図１に基づいて説明する。図１におい
て、１は第１マルチプレクサ、２は増幅器としてのバッ
ファ増幅器、３はＡ／Ｄ変換器、４は演算処理装置とし
てのＣＰＵである。５は第２マルチプレクサであり、Ｃ
ＰＵ４からの信号を受けて第１マルチプレクサ１に同期
して動作する。第２マルチプレクサ５の入力には、それ
ぞれ所定の抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６がグランドとの
間に挿入されている。 【００１１】次に、この実施の形態１の動作について説
明する。第１マルチプレクサ１からＣＰＵ４までは従来
例と同じ動作をする。上記従来例では、バッファ増幅器
２に付随する抵抗がＲ１とＲ２とすると、増幅率が（Ｒ
１＋Ｒ２）／Ｒｌとなる。従って、Ｒ１＝Ｒ２のとき
は、倍率は２倍となる。 【００１２】第１マルチプレクサ１のチャネル０が選択
されている場合は、同時に第２マルチプレクサ５のチャ
ネル０も選ばれ、抵抗Ｒｌと並列に抵抗Ｒ３が挿入され
たことになる。そのためＡ／Ｄ変換器３に入力される値
は、本来のアナログ信号の（Ｒｌ／／Ｒ３＋Ｒ２）／
（Ｒ１／／Ｒ３）倍されたものとなる。なお、ここで、
Ｒ１／／Ｒ３は抵抗Ｒ１と抵抗Ｒ３の並列合成抵抗値を
示す。 【００１３】第１マルチプレクサ１でチャネル１のアナ
ログ信号が選ばれるときは、Ｒ１／／Ｒ４は抵抗Ｒ１と
抵抗Ｒ４の並列合成抵抗値とすると、バッファ増幅器２
の増幅率は（Ｒ１／／Ｒ４＋Ｒ２）／（Ｒ１／／Ｒ４）
となり、Ｒ３とＲ４を異なった値に選べば、チャネル０
とは違った倍率で増幅されたアナログ信号がＡ／Ｄ変換
器３で変換される。 【００１４】このため入力信号の振幅が小さい信号に対
しては増幅率が大きくなるように第２マルチプレクサ５
に付随する抵抗を選ぶことにより、信号振幅の小さい信
号の全振幅に対するＡ／Ｄ変換の分解能をあげることが
できる。 【００１５】実施の形態２．図２は、本発明のデータ収
集装置の構成を示したブロック図である。図２に示すよ
うに、バッファ増幅器２とＡ／Ｄ変換器３との間に、反
転増幅器６と加算器として動作する加算用増幅器７とを
挿入し、これらの反転増幅器６と加算用増幅器７とによ
り減算器２０を構成する。 【００１６】減算器２０への減算値として第２マルチプ
レクサ５の出力を入力し、その第２マルチプレクサ５の
入力側には、それぞれ所定の抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ
６が一定電圧Ｅｖ８との間に挿入されている。 【００１７】第２マルチプレクサ５も、上記実施の形態
１と同様に、ＣＰＵ４からの信号を受け、第１マルチプ
レクサ１に同期して動作する。 【００１８】第１マルチプレクサ１のチャネル０が選択
されている場合は、同時に第２マルチプレクサ５のチャ
ネル０も選ばれ、加算用増幅器７に入力されるＥｖ＊Ｒ
７／Ｒ３の電圧分が減算される。そのため、Ａ／Ｄ変換
器３に入力される値は、本来のアナログ信号にＥｖ＊Ｒ
７／Ｒ３の電圧が減算された値となり、このアナログ信
号がＡ／Ｄ変換器３でディジタル信号に変換される。 【００１９】第１マルチプレクサ１でチャネル１のアナ
ログ信号が選ばれるときは、Ｅｖ＊Ｒ７／Ｒ４の電圧が
減算され、チャネル０とは異なった電圧が減算されたア
ナログ信号がＡ／Ｄ変換器３で変換される。 【００２０】そのためオフセット分が重畳されたアナロ
グ信号をＡ／Ｄ変換する場合には、そのオフセット分を
この減算器でキャンセルすることによりオフセット分の
ないアナログ信号をＡ／Ｄ変換できる。 【００２１】また、この実施の形態２では、アナログ信
号に重畳されたオフセット分が各チャネル毎に異なって
いても、それぞれ独立に且つ自動的にオフセット量をキ
ャンセルできる。 【００２２】実施の形態３．上記実施の形態２では、各
チャネル毎にオフセット分が異なる場合の構成を説明し
たが、マルチプレクサ１からＡ／Ｄ変換器３までの経路
で発生するオフセット分は各チャネル共通で同じ量だけ
重畳される。このように各チャネルに重畳されるオフセ
ット量が予め分かっている場合は、図３に示すように、
その量をＣＰＵ４からＤ／Ａ変換器１０に出力し、その
値を加算用増幅器７で加算することによりオフセット分
をキャンセルすることができる。 【００２３】オフセット量をＣＰＵ４で予め知る方法
は、いずれかのチャネルをグランドに接続し、そのとき
のＡ／Ｄ変換値とアナログ信号がＯＶの場合のＡ／Ｄ変
換値との差がオフセット量である。その値をＣＰＵ４か
らＤ／Ａ変換器１０に出力することでオフセット量が常
にキャンセルでき、ＣＰＵ４においてＡ／Ｄ変換値が入
力された後、オフセット量の補正をする必要がなくな
る。 【００２４】上記実施の形態２では、経時的に変化する
オフセット量に対しては、第２マルチプレクサ５に付随
する抵抗値を変更する必要があり、このため物理的に抵
抗を取り替える必要がある。 【００２５】しかし、本実施の形態３では、定期的に前
記方法によりその時点のオフセット量を知ることで、経
時的に変化するオフセット分もＣＰＵ４によるＤ／Ａ変
換器１０への設定のみで変更できる。 【００２６】なお、チャネル設定自体もＣＰＵ４が指示
するため、チャネル設定と同時にチャネル毎にＤ／Ａ変
換器１０への設定を変化させれば、各チャネルのアナロ
グ信号毎にオフセット量が異なっている場合にも、その
オフセット量をキャンセルできる。 【００２７】実施の形態４．上記実施の形態３では、減
算をアナログ量で実現していたが、図４のように、Ａ／
Ｄ変換器３の出力側にディジタルの減算器９を設け、Ｃ
ＰＵ４からオフセット量を減算器９に与え、Ａ／Ｄ変換
器３の出力から常に一定量を減ずることにより、ＣＰＵ
４はオフセット分をキャンセルされたディジタル値を得
ることができる。これによりＣＰＵ４でのオフセット量
補正が不要となる。 【００２８】また、アナログの減算器に比べて、ディジ
タルの減算器は集積化しやすく、この機能をＡ／Ｄ変換
器３の中に組み込むことも容易である。 【００２９】なお、上記実施の形態３と同様、チャネル
設定と同時にチャネル毎に減算器９の減算値を変化させ
れば、各チャネルのアナログ信号毎にオフセット量が異
なっている場合にも、そのオフセット量をキャンセルで
きる。 【００３０】実施の形態５．上記実施の形態４及び５で
は、装置起動時もしくは定期的にマルチプレクサ１の任
意のチャネルをグランドに接続するという操作が必要で
ある。 【００３１】そこで、図５に示すように、複数のチャネ
ルのうちいずれか１チャネル（図５ではチャネル０）を
グランドに予め接続しておく。ＣＰＵ４がチャネル０か
らチャネル３までを順次Ａ／Ｄ変換するうちで、チャネ
ル０をＡ／Ｄ変換した結果をレジスタ１１に格納する。
この時格納される値は、マルチプレクサ１からＡ／Ｄ変
換器３までに発生するオフセット量となる。 【００３２】このようにして、本来のアナログ信号であ
るチャネル１からチャネル３の出力がＡ／Ｄ変換され、
得られたディジタル値からレジスタ１０に格納された値
すなわちオフセット量が減算器９で常に減算されてキャ
ンセルされる。 【００３３】本実施の形態５では、オフセット量を自動
的に検知することができるため、ＣＰＵ４はオフセット
量を知る必要がなく、また経時的に変化するオフセット
量も自動的にキャンセルすることができる。 【００３４】実施の形態６．図６に示すように、この実
施の形態６では、バッファ増幅器２とＡ／Ｄ変換器３と
の間に、乗算器１１を挿入する。一方、ＣＰＵ４には、
Ｄ／Ａ変換器１０が接続され、そのＤ／Ａ変換器の出力
と前記バッファ増幅器２の出力とを乗算器１２で乗算
し、その出力をＡ／Ｄ変換器３に入力する。 【００３５】ＣＰＵ４はマルチプレクサ１でチャネルを
選択する度に、チャネルに応じた乗数をＤ／Ａ変換器１
０から出力させる。このようにすることにより、各チャ
ネル毎にＡ／Ｄ変換器３に入力する信号の倍率を変更す
ることができる。 【００３６】そのため入力信号の振幅が小さい信号に対
しては、増幅率が大きくなるようにＤ／Ａ変換器１０か
ら大きな値を出力することにより増幅率を大きくし、信
号振幅の小さい信号の全振幅に対するＡ／Ｄ変換の分解
能をあげることができる。 【００３７】上記実施の形態１では、その効果を抵抗を
変更することにより実現しており、図１での抵抗Ｒ３か
らＲ６までの増幅率の組み合わせを他の増幅率の組み合
わせに変更するためには、抵抗を取り替える必要がある
が、本実施の形態６では、増幅率の変更はソフトウェア
により容易に行うことができる。 【００３８】 【発明の効果】以上のように、本発明によるデータ収集
装置は、複数のアナログ信号のうちいずれか１つを選択
する第１マルチプレクサと、前記第１マルチプレクサと
同期して動作し、予め設定された複勢の別の信号を選択
する第２マルチプレクサと、前記第１マルチプレクサか
ら出力される信号に対しインピーダンス変換する増幅器
と、前記第２マルチプレクサから出力される信号分を前
記増幅器からの信号から減算する減算器と、前記減算器
から出力されるアナログ信号をディジタル値に変換する
Ａ／Ｄ変換器と、前記Ａ／Ｄ変換器により変換されて得
られた値により信号処理を行うとともに、前記第１マル
チプレクサ及び第２マルチプレクサにどの信号を選択す
るかを指示する演算処理装置とを備えるので、前記減算
器により前記第２マルチプレクサから出力される信号分
を前記増幅器の出力信号から減算することによって、オ
フセット分が重畳されたアナログ信号をＡ／Ｄ変換する
場合には、そのオフセット分を減算器でキャンセルする
ことができ、前記Ａ／Ｄ変換器ではオフセット分のない
アナログ信号をＡ／Ｄ変換することができる。また、ア
ナログ信号に重畳されたオフセット分が各アナログ信号
毎に異なっていても、それぞれ独立に且つ自動的にオフ
セット量をキャンセルすることができる。
信号をディジタル信号に変換し ＣＰＵで処理するため
のデータ収集装置に関するものである。 【０００２】 【従来の技術】図７は、例えばバーブラウン社マルチプ
レクサの応用例に示された従来のデータ収集装置を示す
図である。図７において、１はマルチプレクサ、２はこ
のマルチプレクサ１で選択されたアナログ信号が後段の
回路に干渉されないようにインピーダンス変換するバッ
ファ増幅器、３はこのバッファ増幅器２からのアナログ
信号をディジタル値に変換するＡ／Ｄ変換器、４はＡ／
Ｄ変換器３からの出力により信号処理演算を行う演算処
理装置としてのＣＰＵである。 【０００３】次に、この従来のデータ収集装置の動作に
ついて説明する。一般に、Ａ／Ｄ変換器３は比較的高価
なため複数のアナログ信号を収集してＣＰＵ４により信
号処理するシステムでは、図７のように、複数のアナロ
グ信号をマルチプレクサ１により順次切り替え選択し、
１個のＡ／Ｄ変換器３で複数のアナログ信号をディジタ
ル信号に変換する。 【０００４】まず、ＣＰＵ４よりＳ０という信号をマル
チプレクサ１に出力し、チャネル０のアナログ信号を選
択する。この信号がバッファ増幅器２を経由してＡ／Ｄ
変換器３に入力される。図７では、バッファ増幅器２に
付随する抵抗Ｒ１及び抵抗Ｒ２の抵抗値が等しいとする
と、マルチプレクサ１からの信号がバッファ増幅器２で
インピーダンス変換されるとともに倍率が２倍となって
Ａ／Ｄ変換器３に入力され、ＣＰＵ４に送られる。この
ようにして、順次チャネル０からチャネル３でのアナロ
グ信号を繰り返しＡ／Ｄ変換する。ＣＰＵ４では、この
ディジタル値で信号処理を行う。 【０００５】 【発明が解決しようとする課題】従来のデータ収集装置
は以上のように構成されているので、入力信号の振幅が
大きいアナログ信号も小さい信号も同じＡ／Ｄ変換器３
で変換する。 【０００６】例えば、入力電圧範囲が＋１０Ｖから−１
０Ｖの１２ビットのＡ／Ｄ変換器を用いた場合は、全振
幅範囲が＋１０Ｖから−１０Ｖの信号では、全振幅に対
する分解能は１２ビットあるが、全振幅範囲が＋２．５
Ｖから−２．５Ｖの信号では全振幅に対しては１０ビッ
ト（５／（２０／２１２）＝５・２１２／２０＝２１ ２
／４＝２１０）相当の分解能しか有せず、信号振幅の小
さい信号の全振幅に対するＡ／Ｄ変換の分解能は信号振
幅の大きい信号のそれに比べ悪くなる。 【０００７】また、マルチプレクサ１以降Ａ／Ｄ変換器
３の入力までの回路で発生するオフセット量も含めてＡ
／Ｄ変換されるため、本来のアナログ信号に対して誤差
を持ったディジタル値を入力する等の問題点があった。 【０００８】この発明は上記のような問題点を解決する
ためになされたものであり、オフセット量を排除できる
とともに、アナログ信号の振幅の大小に拘わらず高分解
能を確保できるデータ収集装置を得ることを目的とす
る。 【０００９】 【課題を解決するための手段】本発明によるデータ収集
装置は、複数のアナログ信号のうちいずれか１つを選択
する第１マルチプレクサと、前記第１マルチプレクサと
同期して動作し、予め設定された複勢の別の信号を選択
する第２マルチプレクサと、前記第１マルチプレクサか
ら出力される信号に対しインピーダンス変換する増幅器
と、前記第２マルチプレクサから出力される信号分を前
記増幅器からの信号から減算する減算器と、前記減算器
から出力されるアナログ信号をディジタル値に変換する
Ａ／Ｄ変換器と、前記Ａ／Ｄ変換器により変換されて得
られた値により信号処理を行うとともに、前記第１マル
チプレクサ及び第２マルチプレクサにどの信号を選択す
るかを指示する演算処理装置とを備えたデータ収集装置
である。 【００１０】 【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図１に基づいて説明する。図１におい
て、１は第１マルチプレクサ、２は増幅器としてのバッ
ファ増幅器、３はＡ／Ｄ変換器、４は演算処理装置とし
てのＣＰＵである。５は第２マルチプレクサであり、Ｃ
ＰＵ４からの信号を受けて第１マルチプレクサ１に同期
して動作する。第２マルチプレクサ５の入力には、それ
ぞれ所定の抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６がグランドとの
間に挿入されている。 【００１１】次に、この実施の形態１の動作について説
明する。第１マルチプレクサ１からＣＰＵ４までは従来
例と同じ動作をする。上記従来例では、バッファ増幅器
２に付随する抵抗がＲ１とＲ２とすると、増幅率が（Ｒ
１＋Ｒ２）／Ｒｌとなる。従って、Ｒ１＝Ｒ２のとき
は、倍率は２倍となる。 【００１２】第１マルチプレクサ１のチャネル０が選択
されている場合は、同時に第２マルチプレクサ５のチャ
ネル０も選ばれ、抵抗Ｒｌと並列に抵抗Ｒ３が挿入され
たことになる。そのためＡ／Ｄ変換器３に入力される値
は、本来のアナログ信号の（Ｒｌ／／Ｒ３＋Ｒ２）／
（Ｒ１／／Ｒ３）倍されたものとなる。なお、ここで、
Ｒ１／／Ｒ３は抵抗Ｒ１と抵抗Ｒ３の並列合成抵抗値を
示す。 【００１３】第１マルチプレクサ１でチャネル１のアナ
ログ信号が選ばれるときは、Ｒ１／／Ｒ４は抵抗Ｒ１と
抵抗Ｒ４の並列合成抵抗値とすると、バッファ増幅器２
の増幅率は（Ｒ１／／Ｒ４＋Ｒ２）／（Ｒ１／／Ｒ４）
となり、Ｒ３とＲ４を異なった値に選べば、チャネル０
とは違った倍率で増幅されたアナログ信号がＡ／Ｄ変換
器３で変換される。 【００１４】このため入力信号の振幅が小さい信号に対
しては増幅率が大きくなるように第２マルチプレクサ５
に付随する抵抗を選ぶことにより、信号振幅の小さい信
号の全振幅に対するＡ／Ｄ変換の分解能をあげることが
できる。 【００１５】実施の形態２．図２は、本発明のデータ収
集装置の構成を示したブロック図である。図２に示すよ
うに、バッファ増幅器２とＡ／Ｄ変換器３との間に、反
転増幅器６と加算器として動作する加算用増幅器７とを
挿入し、これらの反転増幅器６と加算用増幅器７とによ
り減算器２０を構成する。 【００１６】減算器２０への減算値として第２マルチプ
レクサ５の出力を入力し、その第２マルチプレクサ５の
入力側には、それぞれ所定の抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ
６が一定電圧Ｅｖ８との間に挿入されている。 【００１７】第２マルチプレクサ５も、上記実施の形態
１と同様に、ＣＰＵ４からの信号を受け、第１マルチプ
レクサ１に同期して動作する。 【００１８】第１マルチプレクサ１のチャネル０が選択
されている場合は、同時に第２マルチプレクサ５のチャ
ネル０も選ばれ、加算用増幅器７に入力されるＥｖ＊Ｒ
７／Ｒ３の電圧分が減算される。そのため、Ａ／Ｄ変換
器３に入力される値は、本来のアナログ信号にＥｖ＊Ｒ
７／Ｒ３の電圧が減算された値となり、このアナログ信
号がＡ／Ｄ変換器３でディジタル信号に変換される。 【００１９】第１マルチプレクサ１でチャネル１のアナ
ログ信号が選ばれるときは、Ｅｖ＊Ｒ７／Ｒ４の電圧が
減算され、チャネル０とは異なった電圧が減算されたア
ナログ信号がＡ／Ｄ変換器３で変換される。 【００２０】そのためオフセット分が重畳されたアナロ
グ信号をＡ／Ｄ変換する場合には、そのオフセット分を
この減算器でキャンセルすることによりオフセット分の
ないアナログ信号をＡ／Ｄ変換できる。 【００２１】また、この実施の形態２では、アナログ信
号に重畳されたオフセット分が各チャネル毎に異なって
いても、それぞれ独立に且つ自動的にオフセット量をキ
ャンセルできる。 【００２２】実施の形態３．上記実施の形態２では、各
チャネル毎にオフセット分が異なる場合の構成を説明し
たが、マルチプレクサ１からＡ／Ｄ変換器３までの経路
で発生するオフセット分は各チャネル共通で同じ量だけ
重畳される。このように各チャネルに重畳されるオフセ
ット量が予め分かっている場合は、図３に示すように、
その量をＣＰＵ４からＤ／Ａ変換器１０に出力し、その
値を加算用増幅器７で加算することによりオフセット分
をキャンセルすることができる。 【００２３】オフセット量をＣＰＵ４で予め知る方法
は、いずれかのチャネルをグランドに接続し、そのとき
のＡ／Ｄ変換値とアナログ信号がＯＶの場合のＡ／Ｄ変
換値との差がオフセット量である。その値をＣＰＵ４か
らＤ／Ａ変換器１０に出力することでオフセット量が常
にキャンセルでき、ＣＰＵ４においてＡ／Ｄ変換値が入
力された後、オフセット量の補正をする必要がなくな
る。 【００２４】上記実施の形態２では、経時的に変化する
オフセット量に対しては、第２マルチプレクサ５に付随
する抵抗値を変更する必要があり、このため物理的に抵
抗を取り替える必要がある。 【００２５】しかし、本実施の形態３では、定期的に前
記方法によりその時点のオフセット量を知ることで、経
時的に変化するオフセット分もＣＰＵ４によるＤ／Ａ変
換器１０への設定のみで変更できる。 【００２６】なお、チャネル設定自体もＣＰＵ４が指示
するため、チャネル設定と同時にチャネル毎にＤ／Ａ変
換器１０への設定を変化させれば、各チャネルのアナロ
グ信号毎にオフセット量が異なっている場合にも、その
オフセット量をキャンセルできる。 【００２７】実施の形態４．上記実施の形態３では、減
算をアナログ量で実現していたが、図４のように、Ａ／
Ｄ変換器３の出力側にディジタルの減算器９を設け、Ｃ
ＰＵ４からオフセット量を減算器９に与え、Ａ／Ｄ変換
器３の出力から常に一定量を減ずることにより、ＣＰＵ
４はオフセット分をキャンセルされたディジタル値を得
ることができる。これによりＣＰＵ４でのオフセット量
補正が不要となる。 【００２８】また、アナログの減算器に比べて、ディジ
タルの減算器は集積化しやすく、この機能をＡ／Ｄ変換
器３の中に組み込むことも容易である。 【００２９】なお、上記実施の形態３と同様、チャネル
設定と同時にチャネル毎に減算器９の減算値を変化させ
れば、各チャネルのアナログ信号毎にオフセット量が異
なっている場合にも、そのオフセット量をキャンセルで
きる。 【００３０】実施の形態５．上記実施の形態４及び５で
は、装置起動時もしくは定期的にマルチプレクサ１の任
意のチャネルをグランドに接続するという操作が必要で
ある。 【００３１】そこで、図５に示すように、複数のチャネ
ルのうちいずれか１チャネル（図５ではチャネル０）を
グランドに予め接続しておく。ＣＰＵ４がチャネル０か
らチャネル３までを順次Ａ／Ｄ変換するうちで、チャネ
ル０をＡ／Ｄ変換した結果をレジスタ１１に格納する。
この時格納される値は、マルチプレクサ１からＡ／Ｄ変
換器３までに発生するオフセット量となる。 【００３２】このようにして、本来のアナログ信号であ
るチャネル１からチャネル３の出力がＡ／Ｄ変換され、
得られたディジタル値からレジスタ１０に格納された値
すなわちオフセット量が減算器９で常に減算されてキャ
ンセルされる。 【００３３】本実施の形態５では、オフセット量を自動
的に検知することができるため、ＣＰＵ４はオフセット
量を知る必要がなく、また経時的に変化するオフセット
量も自動的にキャンセルすることができる。 【００３４】実施の形態６．図６に示すように、この実
施の形態６では、バッファ増幅器２とＡ／Ｄ変換器３と
の間に、乗算器１１を挿入する。一方、ＣＰＵ４には、
Ｄ／Ａ変換器１０が接続され、そのＤ／Ａ変換器の出力
と前記バッファ増幅器２の出力とを乗算器１２で乗算
し、その出力をＡ／Ｄ変換器３に入力する。 【００３５】ＣＰＵ４はマルチプレクサ１でチャネルを
選択する度に、チャネルに応じた乗数をＤ／Ａ変換器１
０から出力させる。このようにすることにより、各チャ
ネル毎にＡ／Ｄ変換器３に入力する信号の倍率を変更す
ることができる。 【００３６】そのため入力信号の振幅が小さい信号に対
しては、増幅率が大きくなるようにＤ／Ａ変換器１０か
ら大きな値を出力することにより増幅率を大きくし、信
号振幅の小さい信号の全振幅に対するＡ／Ｄ変換の分解
能をあげることができる。 【００３７】上記実施の形態１では、その効果を抵抗を
変更することにより実現しており、図１での抵抗Ｒ３か
らＲ６までの増幅率の組み合わせを他の増幅率の組み合
わせに変更するためには、抵抗を取り替える必要がある
が、本実施の形態６では、増幅率の変更はソフトウェア
により容易に行うことができる。 【００３８】 【発明の効果】以上のように、本発明によるデータ収集
装置は、複数のアナログ信号のうちいずれか１つを選択
する第１マルチプレクサと、前記第１マルチプレクサと
同期して動作し、予め設定された複勢の別の信号を選択
する第２マルチプレクサと、前記第１マルチプレクサか
ら出力される信号に対しインピーダンス変換する増幅器
と、前記第２マルチプレクサから出力される信号分を前
記増幅器からの信号から減算する減算器と、前記減算器
から出力されるアナログ信号をディジタル値に変換する
Ａ／Ｄ変換器と、前記Ａ／Ｄ変換器により変換されて得
られた値により信号処理を行うとともに、前記第１マル
チプレクサ及び第２マルチプレクサにどの信号を選択す
るかを指示する演算処理装置とを備えるので、前記減算
器により前記第２マルチプレクサから出力される信号分
を前記増幅器の出力信号から減算することによって、オ
フセット分が重畳されたアナログ信号をＡ／Ｄ変換する
場合には、そのオフセット分を減算器でキャンセルする
ことができ、前記Ａ／Ｄ変換器ではオフセット分のない
アナログ信号をＡ／Ｄ変換することができる。また、ア
ナログ信号に重畳されたオフセット分が各アナログ信号
毎に異なっていても、それぞれ独立に且つ自動的にオフ
セット量をキャンセルすることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１を示すブロック図で
ある。 【図２】 この発明の実施の形態２を示すブロック図で
ある。 【図３】 この発明の実施の形態３を示すブロック図で
ある。 【図４】 この発明の実施の形態４を示すブロック図で
ある。 【図５】 この発明の実施の形態５を示すブロック図で
ある。 【図６】 この発明の実施の形態６を示すブロック図で
ある。 【図７】 従来のデータ収集装置を示すブロック図であ
る。 【符号の説明】 １ 第１マルチプレクサ、２ バッファ増幅器（増幅
器）、３ Ａ／Ｄ変換器、４ ＣＰＵ（演算処理装
置）、５ 第２マルチプレクサ、６ 反転増幅器、７加
算用増幅器、８ 一定電圧、９ 減算器、１０ Ｄ／Ａ
変換器、１１ レジスタ、１２ 乗算器、２０ 減算
器。
ある。 【図２】 この発明の実施の形態２を示すブロック図で
ある。 【図３】 この発明の実施の形態３を示すブロック図で
ある。 【図４】 この発明の実施の形態４を示すブロック図で
ある。 【図５】 この発明の実施の形態５を示すブロック図で
ある。 【図６】 この発明の実施の形態６を示すブロック図で
ある。 【図７】 従来のデータ収集装置を示すブロック図であ
る。 【符号の説明】 １ 第１マルチプレクサ、２ バッファ増幅器（増幅
器）、３ Ａ／Ｄ変換器、４ ＣＰＵ（演算処理装
置）、５ 第２マルチプレクサ、６ 反転増幅器、７加
算用増幅器、８ 一定電圧、９ 減算器、１０ Ｄ／Ａ
変換器、１１ レジスタ、１２ 乗算器、２０ 減算
器。
Claims (1)
- 【特許請求の範囲】 【請求項１】 複数のアナログ信号のうちいずれか１つ
を選択する第１マルチプレクサと、 前記第１マルチプレクサと同期して動作し、予め設定さ
れた複数の別の信号を選択する第２マルチプレクサと、
前記第１マルチプレクサから出力される信号に対しイン
ピーダンス変換する増幅器と、 前記第２マルチプレクサから出力される信号分を前記増
幅器からの信号から減算する減算器と、 前記減算器から出力されるアナログ信号をディジタル値
に変換するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器により変換されて得られた値により信
号処理を行うとともに、前記第１マルチプレクサ及び第
２マルチプレクサにどの信号を選択するかを指示する演
算処理装置と、 を備えるデータ収集装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002324968A JP2003198367A (ja) | 2002-11-08 | 2002-11-08 | データ収集装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002324968A JP2003198367A (ja) | 2002-11-08 | 2002-11-08 | データ収集装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10364361A Division JP2000188548A (ja) | 1998-12-22 | 1998-12-22 | データ収集装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003198367A true JP2003198367A (ja) | 2003-07-11 |
Family
ID=27606773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002324968A Pending JP2003198367A (ja) | 2002-11-08 | 2002-11-08 | データ収集装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003198367A (ja) |
-
2002
- 2002-11-08 JP JP2002324968A patent/JP2003198367A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4655383B2 (ja) | イメージセンサの画像信号処理装置 | |
| JPH095160A (ja) | フーリエ分光器 | |
| JP2000188548A (ja) | データ収集装置 | |
| JP2003198367A (ja) | データ収集装置 | |
| JP2007189535A (ja) | 歪補償増幅装置 | |
| JPH0865580A (ja) | 撮像装置 | |
| JP2007322145A (ja) | 交流信号測定器、およびそのオフセット調整方法 | |
| JP2006303601A (ja) | 相関二重サンプリング回路およびこれを用いた固体撮像装置 | |
| JP4446139B2 (ja) | 画像信号の自動利得制御装置及び撮像装置 | |
| JP4513559B2 (ja) | センサ回路 | |
| JPS631068A (ja) | 電荷結合素子の信号処理回路 | |
| US11693066B2 (en) | Signal processing circuit for reducing ripple in an output signal of a spinning current hall sensor and signal processing method | |
| JP2006006007A (ja) | 電流測定装置 | |
| JPH11177998A (ja) | 信号処理回路および固体撮像素子の出力信号処理方法 | |
| JP2002152600A (ja) | 電子カメラ装置及びマルチチャンネルクランプ回路 | |
| JPS6037826A (ja) | Ａ／ｄ変換装置 | |
| JP4103901B2 (ja) | 固体撮像装置 | |
| JP3175377B2 (ja) | 画像処理装置 | |
| JPH043582A (ja) | イメージ・スキャナ装置 | |
| JP5225776B2 (ja) | イメージセンサのフロントエンド回路およびそれを用いた試験装置 | |
| JP3431760B2 (ja) | Ａｄ変換装置 | |
| JPH11234130A (ja) | オフセットキャンセル機能を有するｄ／ａ変換器 | |
| JP2020021139A (ja) | Ａｄ変換装置 | |
| JPS5848572A (ja) | 自動コントラスト補正回路 | |
| JPS61239778A (ja) | 画信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041214 |