JP4513559B2 - センサ回路 - Google Patents

Description

本発明は、オフセット電圧の以上を検出できるセンサ回路に関するものである。

従来より、ジャイロセンサ等のように左右一対の振動子が備えられたセンサ装置が知られている。このようなセンサ装置に用いられるセンサ回路においては、例えば、各振動子それぞれの検出信号をチャージアンプで電圧変換させたのち、差動増幅回路によって電圧変換後のそれぞれの検出信号の差動出力を得て、その後、同期検波回路やローパスフィルタ（以下、ＬＰＦ）および零点・感度温度特性調整回路を通過させたものとセンサ出力として用いている。

このようなセンサ回路では、センサ装置の用途等に応じて、差動増幅回路での差動出力が所定値となるように設定されることになるが、この差動出力のオフセット電圧が異常になる場合がある。例えば、振動子とチャージアンプとを電気的に接続するボンディングワイヤが断線した場合等に、オフセット電圧が異常となる。

このため、差動出力に基づいて、オフセット電圧が異常になっていることを検出する異常検出回路をセンサ回路に備えることが提案されている。この回路は、具体的には図５のような回路構成となっている。なお、図５において、入力信号は上述した差動増幅回路の差動出力を示しており、交流信号になる。

この図に示されるように、入力信号がＬＰＦ１００に入力されたのち、このＬＰＦ１００を通過後の信号がウィンドウコンパレータ１０１に入力され、上限しきい値ＶＲＨと下限しきい値ＶＲＬと比較されるようになっている。そして、ＬＰＦを通過後の信号がこれら上限しきい値ＶＲＨと下限しきい値ＶＲＬの間の範囲に入っている場合にはダイアグ信号が出力されず、その範囲から外れている場合にはダイアグ信号が出力されるようになっている。

しかしながら、上記従来のセンサ回路では、交流信号となる差動出力をＬＰＦによって平滑化するようになっているため、ＬＰＦの時定数を十分に大きくしなければならない。このため、オフセット電圧の異常を検出するまでに遅延が生じるという問題、また、時定数以内で収束するような一時的なオフセット電圧の異常を検出できないという問題が発生することが判った。これらの問題について、図６および図７を用いて詳細に説明する。

図６および図７は、共に、図５に示した従来のセンサ回路に備えられる異常検出回路の回路構成を詳細に示したものであり、図６はＬＰＦを非反転タイプとしたものの回路構成、図７は、ＬＰＦを反転タイプとしたものの回路構成を示している。

入力信号の振幅をＶａ、直流成分をＶｄｃ、周波数をｆｄとし、その角周波数をωｄとすると、角周波数ωｄは次式で表される。

（数１）
ωｄ＝２・π・ｆｄ …数式（１）
したがって、入力信号ＶＩＮは下記の式で表すことができる。

（数２）
ＶＩＮ（ｔ）＝Ｖａ・ｓｉｎ（ωｄ・ｔ）＋Ｖｄｃ …数式（２）
ここでいう入力信号の直流成分がオフセット電圧の異常の検出に用いられるものである。図６および図７において、ＬＰＦの出力電圧をＶＬＰＦとし、図７においてＬＰＦの基準電圧として使用される電圧をＶＲＥＦ（一般的にはＶＲＥＦ＝ＶＣＣ／２が用いられる）とすると、ＬＰＦを非反転タイプとした場合と反転タイプとした場合、それぞれにおいて、ＶＬＰＦは以下のように示される。

非反転タイプの場合：
（数３）
ＶＬＰＦ＝Ｖｄｃ …数式（３）
反転タイプの場合：
（数４）
ＶＬＰＦ＝２・ＶＲＥＦ−Ｖｄｃ …数式（４）
これらの電圧がウィンドウコンパレータ１０１に入力され、ウィンドウコンパレータ１０１に備えられた２つのコンパレータ１０１ａ、１０１ｂによって、電圧ＶＲＨおよびこの電圧よりも低い電圧ＶＲＬとそれぞれ比較される。そして、コンパレータ１０１ａの方では電圧ＶＲＨよりもＶＬＰＦが高くなるとローレベル、コンパレータ１０１ｂの方では電圧ＶＲＬよりもＶＬＰＦが低くなるとローレベルが出力されるようになっている。このため、いずれか一方のコンパレータ１０１ａ、１０１ｂでもローレベルになるとアンド回路１０１ｃからローレベルが出力され、ダイアグ信号とされるようになっている。なお、電圧ＶＲＨおよび電圧ＶＲＬは、ウィンドウコンパレータ１０１内に備えられた分圧抵抗１０１ｄ〜１０１ｆによって電源電圧ＶＣＣを分圧することで形成されたものである。

すなわち、図６および図７における入力信号に対するＶＬＰＦは図８のように示され、ＶＲＥＦを中心として設定される電圧ＶＲＬ〜ＶＲＨの範囲（正常電圧範囲）内に、ＶＬＰＦとＶＲＥＦとの差ΔＶｄｃが入っているか否かが判定されることになる。

このような異常検出回路では、平滑化後に残るリップル（ｆｄ成分）が小さくなるようにするのが望ましい。また、ＬＰＦ１００のカットオフ周波数ｆｃは、入力信号の周波数ｆｄより十分に小さくする必要がある。このため、ＬＰＦ１００の時定数を大きくせざるを得ず、オフセット電圧の異常を検出するまでに遅延が生じ、また、時定数以内という短い時間で収束するような一時的なオフセット電圧の異常を検出できなくなるのである。

本発明は上記点に鑑みて、オフセット電圧の異常を検出する際に遅延が生じることを防止できるセンサ回路を提供することを第１の目的とする。また、短い時間で収束するような一時的なオフセット電圧の異常を検出できるセンサ回路を提供することを第２の目的とする。

上記目的を達成するため、請求項１に記載の発明では、差動増幅手段（３３）の出力を入力信号として、該入力信号における交流成分を抽出する交流成分抽出手段（４１）と、交流成分抽出手段（４１）が抽出した入力信号の交流成分を入力信号から取り除くことにより入力信号の直流成分を抽出する直流成分抽出手段（４２）と、直流成分抽出手段（４２）によって抽出された入力信号の直流成分が上限しきい値（ＶＲＨ）と下限しきい値（ＶＲＬ）の間の範囲に入っているか否かにより、オフセット電圧の異常を検出する判定手段（４３）とを備えた異常検出回路が備えられていることを特徴としている。

このように、交流成分抽出手段（４１）にて入力信号から交流成分を抽出し、直流成分抽出手段（４２）にて入力信号から交流成分を取り除くことにより、入力信号の直流成分を抽出するようにしている。これにより、オフセット電圧の異常の検出に用いられる入力信号の直流成分を抽出することが可能となり、オフセット電圧の異常を検出することが可能となる。

そして、このような構成によれば、従来のようにＬＰＦの時定数を大きくしなければならない等の制約を受けないため、オフセット電圧の異常を検出する際に遅延が生じることを防止でき、また、短い時間で収束するような一時的なオフセット電圧の異常を検出できるセンサ回路とすることが可能となる。
また、請求項１に記載の発明では、交流成分抽出手段（４１）としてハイパスフィルタを用い、ハイパスフィルタを、オペアンプ（４１ａ）と、入力信号が入力される端子とオペアンプ（４１ａ）における反転入力端子との間に備えられた第１コンデンサ（４１ｂ）と、オペアンプ（４１ａ）における反転入力端子と出力端子との間に接続された第２コンデンサ（４１ｃ）と、コンデンサ（４１ｃ）に対して並列接続された抵抗（４１ｄ、４１ｅ）とを有した構成とし、オペアンプ（４１ａ）における非反転入力端子に基準電圧（ＶＲＥＦ）が入力されるような構成にすることを特徴としている。
これにより、入力信号がハイパスフィルタに入力されると、該ハイパスフィルタにより、入力信号の交流成分の位相が反転した信号を抽出することができる。

請求項２に記載の発明では、抵抗（４１ｄ、４１ｅ）は、互いに直列接続された第１抵抗（４１ｄ）と第２抵抗（４１ｅ）とを有して構成され、第１抵抗（４１ｄ）と第２抵抗（４１ｅ）の間に、第３抵抗（４１ｆ）を介して基準電圧（ＶＲＥＦ）が印加されるように構成されていることを特徴としている。

このような構成において、第３抵抗（４１ｆ）の抵抗値を小さくすれば、第１、第２抵抗（４１ｄ、４１ｅ）の抵抗値も小さく済ませることが可能となる。

また、請求項３に示されるように、第３抵抗（４１ｆ）に代えてコンデンサ（４１ｇ）を用いることも可能である。この場合、コンデンサ（４１ｇ）は、ＶｒｅｆやＧＮＤ、ＶＣＣなどのような安定的な所定電圧に接続されるようにすれば良い。

請求項４に記載の発明では、直流成分抽出手段（４２）は、入力信号に対して、ハイパスフィルタによって抽出された入力信号の交流成分を足し合わせることにより、入力信号の直流成分を抽出する加算器であることを特徴としている。

このように、ハイパスフィルタによって入力信号の交流成分の位相が反転した信号が抽出される場合、入力信号に対してそれを足し合わせれば、入力信号の直流成分を抽出することができる。したがって、この場合には直流成分抽出手段（４２）を加算器とすれば良い。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

以下、本発明の実施形態について図に基づいて説明する。

（第１実施形態）
本発明の一実施形態を適用した異常検出装置を備えるセンサ回路のブロック構成を図１に示す。以下、この図を参照して本実施形態におけるセンサ回路について説明する。

図１に示されるように、振動子１０と、駆動回路２０と、ヨー検出回路３０と、異常検出回路４０とが備えられ、これらによりセンサ回路が構成されている。

振動子１０は、センシング手段に相当するもので、平面内で可動なセンサエレメント（図示せず）を備えており、センサエレメントが駆動振動を行っている際に可動平面と直交する軸を中心とした回転が発生すると、コリオリ力によって、駆動振動の方向と直交する方向にもセンサエレメントが振動するようになっている。この振動子１０は、コリオリ力による振動に応じた出力（第１、第２検知信号）を発生させると共に、センサエレメントが的確に駆動振動しているかを検出するために駆動振動に応じた出力を発生させるようになっている。

駆動回路２０は、振動子１０におけるセンサエレメントを振動させるためのものである。この駆動回路２０には、高電圧発生回路２１、チャージアンプ２２、位相シフタ２３、振幅一定制御部２４、駆動バッファ２５が含まれている。

高電圧発生回路２１は、電源電圧を昇圧することにより、電源電圧より高いバイアス電圧を発生するもので、このバイアス電圧はセンサエレメントと共に、駆動バッファ２５にも電源として供給される。

チャージアンプ２２は、振動子１０から、振動子１０におけるセンサエレメントの駆動振動に応じた検知信号（以下、駆動振動検知信号という）を受け取り、それを電圧変換するものである。このチャージアンプ２２での電圧変換後の駆動振動検知信号が振幅一定制御部２４および位相シフタ２３に入力されるようになっている。

位相シフタ２３は、駆動信号の位相を調整するためのものである。駆動振動の振幅はできるだけ大きくほうが、センサのＳ／Ｎを向上することができるので望ましい。そのため、センサエレメントはセンサエレメントの共振周波数で駆動される。共振周波数で駆動された場合、駆動力、すなわち駆動信号に対して、センサエレメントの変位、すなわち駆動振動検知信号は９０°位相が遅れる。この位相のズレを修復するために、駆動振動検知信号の位相を調整し、駆動信号の位相に合わせなければならない。このため、位相シフタ２３によって、駆動振動検知信号の位相が補正され、その結果、それに基づいて形成される駆動信号の位相が調整されるようになっている。また、センサエレメントの共振周波数が、駆動信号の周波数ｆｄとなる。

振幅一定制御部２４は、駆動振動検知信号から現在のセンサエレメントの振幅を検知すると共に、その振幅が一定となるような駆動信号を発生させるための交流信号を駆動バッファ２５に出力するものである。

駆動バッファ２５は、振幅一定制御部２４が出力した信号を増幅する。その出力が駆動信号としてセンサエレメントに印加される。

また、ヨー検出回路３０は、振動子１０の検出信号に基づいてセンサ出力を得るためのものである。このヨー検出回路３０には、２つのチャージアンプ３１、３２と、差動増幅回路３３と、同期検波回路３４、ＬＰＦ３５および０点・感度調整回路３６が備えられている。

２つのチャージアンプ３１、３２は、一対の振動子１０それぞれから、センサエレメントに対して可動平面と直交する軸を中心とした回転が加わったときに発生する振動に応じた検知信号（以下、ヨー検知信号という）を受け取り、それを電圧変換するものであり、それぞれ第１、第２電圧変換手段に相当するものである。これら各チャージアンプでの電圧変換後のヨー検知信号が差動増幅回路３３に入力されるようになっている。

差動増幅回路３３は、各チャージアンプ３１、３２で電圧変化されたヨー検知信号の差動出力を発生させる差動増幅手段に相当するものである。この差動増幅回路３３の差動出力が同期検波回路３４に入力されるようになっていると共に、異常検出回路４０における入力信号として用いられるようになっている。この差動増幅回路３３の差動出力は、直流成分となる所定のオフセット電圧を含む交流信号となる。

同期検波回路３４は、位相シフタ２３によって調整された位相に基づいて、差動増幅回路３３の差動出力から周波数ｆｄと同期する成分を通過させ、ＬＰＦ３５に出力するものである。

ＬＰＦ３５は、同期検波回路３４を通過後の信号のうち、所定周波数以下の成分のみを抽出するものである。

０点・感度調整回路３６は、ＬＰＦ３５を通過した後の信号を、所望の０点・感度になるように増幅・調整するとともに、必要に応じて、０点・感度の温度特性も調整するものであり、この０点・感度調整回路３６で増幅・調整された後の信号がセンサ出力として用いられる。

そして、異常検出回路４０は、オフセット電圧の異常を検出するためのものである。この異常検出回路４０には、ハイパスフィルタ（以下、ＨＰＦという）４１、差動出力回路４２およびウィンドウコンパレータ４３が備えられている。

ＨＰＦ４１は、所定周波数以上の信号成分を通過させるものであるが、ここでは上述した入力信号から交流成分のみを抽出する交流成分抽出手段として用いられている。このＨＰＦ４１のコーナー周波数は、入力信号の周波数ｆｄよりも小さくなるように設計されている。本実施形態では、具体的には、ＨＰＦ４１は、入力信号の位相を反転させると共に、反転させた後の信号の直流成分を後述する基準電圧ＶＲＥＦと一致させるようになっている。

差動出力回路４２は、入力信号とこの入力信号をＨＰＦ４１を通過させた後の信号とに基づいて、入力信号から交流成分を取り除き、直流成分のみを抽出する直流成分抽出手段にとして用いられるものである。本実施形態では、この差動出力回路４２は、入力信号からＨＰＦ４１を通過させた後の信号を足し合わせることで、位相が反転した交流信号同士を打ち消しあわせ、直流成分のみが残るようにしている。

ウィンドウコンパレータ４３は、差動出力回路４２の差動出力、つまり入力信号の直流成分を上限しきい値ＶＲＨと下限しきい値ＶＲＬと比較する判定手段として用いられるものである。入力信号の直流成分が上限しきい値ＶＲＨと下限しきい値ＶＲＬの間の範囲に入っていれば、ウィンドウコンパレータ４３からダイアグ信号が出力されず、その範囲から外れている場合にはウィンドウコンパレータ４３からダイアグ信号が出力されるようになっている。

図２に、上記のように構成されたセンサ回路における異常検出回路の具体的な回路構成の一例を示す。

この図に示されるように、ＨＰＦ４１は、オペアンプ４１ａと、入力信号が入力される端子とオペアンプ４１ａの反転入力端子との間に接続されるコンデンサ（第１コンデンサ）４１ｂと、オペアンプ４１ａにおける反転入力端子と出力端子との間において互いに並列接続されたコンデンサ（第２コンデンサ）４１ｃを有するラインと抵抗（第１、第２抵抗）４１ｄ、４１ｅを有するラインとを有して構成されている。オペアンプ４１ａの非反転入力端子には、基準電圧ＶＲＥＦが印加されるようになっており、抵抗４１ｄと抵抗４１ｅとの間にも、抵抗（第３抵抗）４１ｆを介して基準電圧ＶＲＥＦが印加されるようになっている。

このように構成されるＨＰＦ４１では、オペアンプ４１ａの出力は、入力信号における交流成分の位相が反転し、直流成分がＶＲＥＦと一致した信号となる。このオペアンプ４１ａの出力がＨＰＦ４１の出力とされる。

また、差動出力回路４２は、オペアンプ４２ａと、オペアンプ４２ａの反転入力端子とＨＰＦ４１におけるオペアンプ４１ａの出力端子との間に接続される抵抗４２ｂと、入力信号が入力される端子とオペアンプ４２ａの反転入力端子との間に接続される抵抗４２ｃと、オペアンプ４２ａの反転入力端子と出力端子との間に接続される抵抗４２ｄとを備えた構成となっている。

このように構成される差動出力回路４２は、加算器として働き、ＨＰＦ４１の出力と入力信号とを足し合わせたものを出力するようになっている。以下、この差動出力回路４２の出力を異常検出信号という。

ウィンドウコンパレータ４３は、電源電圧ＶＣＣを上限しきい値ＶＲＨと下限しきい値ＶＲＬとに分割する３つの分圧抵抗４３ａ〜４３ｃと、２つのコンパレータ４３ｄ、４３ｅと、アンド回路４３ｆとを備えて構成されている。

このように構成されるウィンドウコンパレータ４３では、２つのコンパレータ４３ｄ、４３ｅによって、電圧ＶＲＨおよび電圧ＶＲＬとそれぞれ比較される。そして、コンパレータ４３ｄの方では電圧ＶＲＨよりも異常検出信号の電圧が高くなるとローレベル、コンパレータ４３ｅの方では電圧ＶＲＬよりも異常検出信号の電圧が低くなるとローレベルが出力されるようになっている。このため、いずれか一方のコンパレータ４３ｄ、４３ｅでもローレベルになるとアンド回路４３ｆからローレベルが出力され、ダイアグ信号とされるようになっている。

次に、以上のように構成されるセンサ回路の作動について説明するが、本実施形態に示したセンサ回路のうち異常検出回路４０以外に関しては従来から用いられているものであるため、ここでは異常検出回路４０の作動についてのみ説明する。

まず、ヨー検出回路３０における差動増幅回路３３の差動出力が発生させられると、それが入力信号としてＨＰＦ４１および差動出力回路４２に入力される。そして、ＨＰＦ４１から入力信号に応じた出力が発生させられると共に、差動出力回路４２からＨＰＦ４１の出力および入力信号に応じた出力が発生させられる。

このとき、ＨＰＦ４１の出力電圧ＶＨＰＦは、コンデンサ４１ｂとコンデンサ４１ｃの容量値をそれぞれＣＩ、ＣＦとし、入力信号の振幅をＶａ、入力信号の直流成分をＶｄｃ、周波数をｆｄとし、入力信号の角周波数をωｄとすると、次式のように表される。

（数５）
ＶＨＰＦ（ｔ）＝−（ＣＩ／ＣＦ）・Ｖａ・ｓｉｎ（ωｄ・ｔ）＋ＶＲＥＦ
…数式（５）
つまり、ＨＰＦ４１の出力電圧の交流成分は、その振幅が入力信号の振幅のＣＩ／ＣＦ倍となり、その位相は入力信号の位相が反転したものとなる。また、ＨＰＦ４１の出力電圧の直流成分は、ＶＲＥＦとなる。

ただし、コンデンサ４１ｃと並列に接続された、抵抗等の回路網の等価抵抗値ＲＦ、もしくは等価インピーダンスの絶対値|ＺＦ｜は、
（数６）
ＲＦ、|ＺＦ｜≫１／（ωｄ・ＣＦ） …数式（６）
となるように設定されている。

また、差動出力回路４２の出力電圧ＶＡＤＤ（ｔ）は、抵抗４２ｂ、４２ｃ、４２ｄの抵抗値をそれぞれＲＩＡ１、ＲＩＡ２、ＲＦＡとすると、次式で表される。なお、次式において、ＶＩＮ（ｔ）は、上述した数式２で示したものである。

（数７）
ＶＡＤＤ（ｔ）＝−［（ＲＦＡ／ＲＩＡ１）・（ＨＰＳ（ｔ）−ＶＲＥＦ）−（ＲＦＡ／ＲＩＡ２）・（ＶＩＮ（ｔ）−ＶＲＥＦ）］＋ＶＲＥＦ …数式（７）
したがって、数式２に示されるＶＩＮ（ｔ）と数式５に示されるＶＨＰＦ（ｔ）とを数式７に代入して整理すると、次式が導き出される。

（数８）
ＶＡＤＤ（ｔ）＝［（ＲＦＡ／ＲＩＡ１）・（ＣＩ／ＣＦ）−（ＲＦＡ／ＲＩＡ２）］・Ｖａ・ｓｉｎ（ωｄ・ｔ）＋（ＲＦＡ／ＲＩＡ２）・（ＶＲＥＦ−Ｖｄｃ）＋ＶＲＥＦ
…数式（８）
したがって、数式８におけるＶＩＮ（ｔ）の振幅Ｖａの係数が０となるように、つまり、次式が成り立つように回路定数を設定すれば、異常検出信号の交流成分がキャンセルされる。

（数９）
（ＲＦＡ／ＲＩＡ１）・（ＣＩ／ＣＦ）＝ＲＦＡ／ＲＩＡ２ …数式（９）
このように、数式９が成り立つような回路定数の設定が行われれば、数式７のうちの直流成分のみが残ることになり、数式８は次式のように表されることになる。

（数１０）
ＶＡＤＤ（ｔ）＝（ＲＦＡ／ＲＩＡ２）・（ＶＲＥＦ−Ｖｄｃ）＋ＶＲＥＦ
…数式（１０）
すなわち、図２における入力信号に対するＨＰＦ４１の出力および差動出力回路４２の出力は図３のように示され、ＶＲＥＦを中心として設定される電圧ＶＲＬ〜ＶＲＨの範囲（正常電圧範囲）内に、差動出力回路４２の出力電圧ＶＡＤＤとＶＲＥＦとの差ΔＶｄｃが入っているか否かが判定されることになる。尚、図３では簡単のため数式１０において、（ＲＦＡ／ＲＩＡ２）＝１とした。（ＲＦＡ／ＲＩＡ２）が１でない場合は、それに応じて、電圧ＶＲＬ〜ＶＲＨの範囲が設定される。

以上説明したように、本実施形態では、ＨＰＦ４１を用いて入力信号における交流成分の位相が反転したものを抽出し、入力信号とＨＰＦ４１の出力信号とを足し合わせるようにしている。これにより、入力信号の交流成分とＨＰＦ４１の出力信号の交流成分とが互いに打ち消しあい、入力信号における直流成分のみを残すことが可能となる。

これにより、オフセット電圧の異常の検出に用いられる入力信号の直流成分を抽出することが可能となり、オフセット電圧の異常を検出することが可能となる。そして、このような構成によれば、従来のようにＬＰＦの時定数を大きくしなければならない等の制約を受けないため、オフセット電圧の異常を検出する際に遅延が生じることを防止でき、また、時定数以内で収束するような一時的なオフセット電圧の異常を検出できるセンサ回路とすることが可能となる。

なお、本実施形態において、コンデンサ４１ｃに対して並列的に接続した抵抗４１ｄ、４１ｅに関して、これら抵抗４１ｄ、４１ｅの間に抵抗４１ｆを接続したのは以下の理由による。

通常、ＨＰＦを構成する場合、抵抗４１ｄ、４２ｅを単なる１つの抵抗で構成すれば済む。しかしながら、１つの抵抗のみによる場合、数式６よりその抵抗の抵抗値を非常に大きなものとしなければならなくなる。

これに対し、本実施形態のような構成とした場合、ＨＰＦ４１における抵抗４１ｄ、４１ｅの抵抗値をそれぞれＲＦ１、ＲＦ２とし、抵抗４１ｆの抵抗値をＲＮとすると、これら各抵抗４１ｄ〜４１ｆによる等価抵抗値ＲＦは、次式で表される。

（数１１）
ＲＦ＝（ＲＦ１・ＲＦ２／ＲＮ）＋ＲＦ１＋ＲＦ２ …数式（１１）
したがって、抵抗４１ｆの抵抗値ＲＮを小さくとれば、等価抵抗値ＲＦを大きくすることが可能となる。これにより、各抵抗４１ｄ〜４１ｆの抵抗値を小さく済ませることが可能となる。これは、各抵抗４１ｄ〜４１ｆをＩＣチップなどに作り込む際において、抵抗４１ｄ〜４１ｆの占める面積を低減する上で有効であり、引いてはＩＣチップの小型化を図れるという効果を得ることが可能となる。

上記の実施形態の場合、オペアンプ４１ａの出力が、抵抗４１ｅと抵抗４１ｆを介して、基準電圧ＶＲＥＦに帰還されているため、オペアンプ４１ａの入力オフセット電圧が（１＋ＲＦ２／ＲＮ）倍に増幅されてオペアンプ４１ａから出力され、入力信号のオフセット電圧の検出精度が悪化することがある。

図４のように、抵抗４１ｆを、コンデンサ４１ｇに置換えれば、オペアンプ４１ａの出力から基準電圧ＶＲＥＦへ直流成分が帰還されないので、オペアンプ４１ａの入力オフセット電圧が増幅されてオペアンプ４１ａから出力されることはなく、入力信号のオフセット電圧の検出精度の悪化を防ぐことができる。

入力信号の角周波数をωｄ、コンデンサ４１ｇの容量値をＣＮとすると、抵抗４１ｄ、４１ｅとコンデンサ４１ｇによる等価インピーダンスＺＦは、次式で表される。

（数１２）
ＺＦ＝ｊ・ωｄ・ＲＦ１・ＲＦ２・ＣＮ＋ＲＦ１＋ＲＦ２ …数式（１２）
したがって、コンデンサ４１ｇの容量値ＣＮにより、等価インピーダンスＺＦの絶対値を大きくすることが可能である。さらに、オペアンプ４１ａの入力オフセット電圧の影響は、抵抗４１ｄ、４１ｅのみの場合と同じあり、入力信号のオフセット電圧の検出精度を悪化させることなく、ＩＣチップの小型化を図ることが可能である。

尚、コンデンサ４１ｇにおける抵抗４１ｄ、４２ｅと接続されていない方の端子は、基準電圧ＶＲＥＦに限らず、ＧＮＤ，ＶＣＣなど安定した電位の節点に接続されていればよい。

（他の実施形態）
上記実施形態では、ＨＰＦ４１によって入力信号の交流成分の位相が反転したものを形成するようにしているが、必ずしも位相が反転していなければならない訳ではない。すなわち、入力信号から交流成分を取り除くために、その交流成分を示す信号を作り出せばよく、仮に位相が一致する非反転の信号を形成するのであれば、差動出力回路４２を減算器として機能させれば良い。なお、このような非反転のＨＰＦ自体の回路構成は、周知であるため、ここでは省略する。

また、上記実施形態ではＨＰＦ４１を用いたが、上記のように入力信号の交流成分を示す信号が作り出せる交流成分形成回路であれば、他のバンドパスフィルタであっても構わない。

また、ここではジャイロセンサに用いられるようなセンサ回路を例に挙げて説明したが、他のセンサ回路にも本発明を適用することができる。

本発明の第１実施形態におけるセンサ回路の回路構成を示す図である。 図１に示したセンサ回路における異常検出回路の回路構成の一例を示した図である。 入力信号に対するＨＰＦの出力および差動出力回路の出力の関係を示した図である。 図１に示したセンサ回路における異常検出回路の回路構成の他の例を示した図である。 従来のセンサ回路の回路構成を示す図である。 図５に示した従来のセンサ回路に備えられる異常検出回路の回路構成を詳細に示したものであり、ＬＰＦを非反転タイプとしたものの回路構成を示した図である。 図５に示した従来のセンサ回路に備えられる異常検出回路の回路構成を詳細に示したものであり、ＬＰＦを反転タイプとしたものの回路構成を示した図である。 入力信号に対するＶＬＰＦの関係を示した図である。

符号の説明

１０…振動子、２０…駆動回路、３０…ヨー検出回路、４０…異常検出回路、
４１…ＨＰＦ、４１ａ…オペアンプ、４１ｂ…コンデンサ、４１ｃ…コンデンサ、
４１ｄ〜４１ｆ…抵抗、４１ｇ…コンデンサ、４２…差動出力回路、
４２ａ…オペアンプ、４２ｂ〜４２ｄ…抵抗、４３…ウィンドウコンパレータ。

Claims (4)

1. 物理量に応じた第１、第２検知信号を出力するセンシング手段（１０）と、
   前記第１、第２検知信号を電圧変換する第１、第２電圧変換手段（３１、３２）と、
   前記第１、第２電圧変換手段（３１、３２）によって電圧変換された前記第１、第２検知信号の差動を取る差動増幅手段（３３）と、
   前記差動増幅手段（３３）の出力を入力信号として、該入力信号における交流成分を抽出する交流成分抽出手段（４１）と、
   前記交流成分抽出手段（４１）が抽出した前記入力信号の交流成分を前記入力信号から取り除くことにより前記入力信号の直流成分を抽出する直流成分抽出手段（４２）と、
   前記直流成分抽出手段（４２）によって抽出された前記入力信号の直流成分が上限しきい値（ＶＲＨ）と下限しきい値（ＶＲＬ）の間の範囲に入っているか否かにより、オフセット電圧の異常を検出する判定手段（４３）と、を備え、
   前記交流成分抽出手段（４１）は、ハイパスフィルタであり、該ハイパスフィルタは、
   オペアンプ（４１ａ）と、
   前記入力信号が入力される端子と前記オペアンプ（４１ａ）における反転入力端子との間に備えられた第１コンデンサ（４１ｂ）と、
   前記オペアンプ（４１ａ）における反転入力端子と出力端子との間に接続された第２コンデンサ（４１ｃ）と、
   前記コンデンサ（４１ｃ）に対して並列接続された抵抗（４１ｄ、４１ｅ）とを有し、
   前記オペアンプ（４１ａ）における非反転入力端子に基準電圧（ＶＲＥＦ）が入力されるように構成されており、
   前記入力信号が前記ハイパスフィルタに入力されると、該ハイパスフィルタにより、前記入力信号の交流成分の位相が反転した信号を抽出するようになっていることを特徴とするセンサ回路。
2. 前記抵抗（４１ｄ、４１ｅ）は、互いに直列接続された第１抵抗（４１ｄ）と第２抵抗（４１ｅ）とを有して構成され、
   前記第１抵抗（４１ｄ）と前記第２抵抗（４１ｅ）の間に、第３抵抗（４１ｆ）を介して前記基準電圧（ＶＲＥＦ）が印加されるように構成されていることを特徴とする請求項１に記載のセンサ回路。
3. 前記抵抗（４１ｄ、４１ｅ）は、互いに直列接続された第１抵抗（４１ｄ）と第２抵抗（４１ｅ）とを有して構成され、
   前記第１抵抗（４１ｄ）と前記第２抵抗（４１ｅ）の間に、コンデンサ（４１ｇ）を介して安定的な所定電圧が印加されるように構成されていることを特徴とする請求項１に記載のセンサ回路。
4. 前記直流成分抽出手段（４２）は、前記入力信号に対して、前記ハイパスフィルタによって抽出された前記入力信号の交流成分を足し合わせることにより、前記入力信号の直流成分を抽出する加算器であることを特徴とする請求項２または３に記載のセンサ回路。

Images