JP6638494B2 - 短絡検出回路 - Google Patents
短絡検出回路 Download PDFInfo
- Publication number
- JP6638494B2 JP6638494B2 JP2016053842A JP2016053842A JP6638494B2 JP 6638494 B2 JP6638494 B2 JP 6638494B2 JP 2016053842 A JP2016053842 A JP 2016053842A JP 2016053842 A JP2016053842 A JP 2016053842A JP 6638494 B2 JP6638494 B2 JP 6638494B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- connection point
- short
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 10
- 239000003990 capacitor Substances 0.000 claims description 63
- 230000005284 excitation Effects 0.000 description 17
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 15
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 15
- 230000016507 interphase Effects 0.000 description 14
- 239000003550 marker Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
本明細書が開示する技術は、レゾルバに用いられる短絡検出回路に関する。
回転子の回転角を検出するセンサとしてレゾルバが知られている。レゾルバは、一次側コイルと、二次側コイルとを備える。多くの場合、レゾルバは、複数の二次側コイル(例えば、正弦相コイルと余弦相コイル)を有している。一次側コイルには、所定の周波数の信号が印加される。二次コイルの両端には、回転子の角度に応じて振幅が変化する交流電圧(以下、レゾルバ信号という)が発生する。レゾルバ信号を検出することで、回転子の角度を検出することができる。
レゾルバでは、一次側コイルと二次側コイルの間で短絡が発生すると、レゾルバ信号にクロストークが発生して、検出される角度データに誤差が生じ得る。そこで、特許文献1には、所定の周波数のマーカ信号をレゾルバ信号に重畳し、短絡検出回路にてマーカ信号が検出されるか否かによって短絡を検出する技術が開示されている。
特許文献1に記載の技術では、マーカ信号発生回路が必要となる。また、マーカ信号を分離するためのフィルタ回路も必要となる。このため、短絡検出回路が大型化する。また、短絡が生じると、マーカ信号が短絡先に伝播し、他の回路に影響が生じる。また、マーカ信号とノイズとの区別が困難となり、レゾルバ信号系のノイズ耐性が低下するという問題がある。
本明細書は、一次側コイルと二次側コイルを有するレゾルバに用いられる短絡検出回路を提供する。この短絡検出回路は、第1コンデンサ、第2コンデンサ、第3コンデンサ及び判定装置を有している。前記第1コンデンサと前記第2コンデンサは、前記二次側コイルの両端間に直列に接続されている。前記第3コンデンサは、前記第1コンデンサと前記第2コンデンサとの接続点と接地端の間に接続されている。前記判定装置は、前記接続点の電圧の振幅が所定値以上の場合に短絡故障と判定する。
レゾルバでは、通常時は、二次側コイルにノーマルモード電流(二次コイルの一端から他端に流れる電流)のみが流れる。ノーマルモード電流のみが流れている状態においては、第1コンデンサと第2コンデンサとの接続点の電圧は略一定となる。一次側コイルと二次側コイルとの間で短絡が生じたときには、二次コイルに、前記ノーマルモード電流に加え、短絡に起因するコモンモード電流が流れる。コモンモード電流は、短絡箇所から二次コイルの両端に向かって流れる。このため、二次コイルの一端の電圧と二次コイルの他端の電圧が接地端に対して同様に変動する。このため、第1コンデンサと第2コンデンサとの接続点の電圧も変動する。つまり、前記接続点に、所定の振幅を有する交流電圧が印加される。このため、接続点の電圧の振幅が所定値以上の場合には、判定装置が短絡故障と判定することができる。この構成によれば、マーカ信号等の短絡検出用の信号を生成しないので、回路の小型化が可能であるとともに、マーカ信号等が他の回路に影響することを防止することができる。また、レゾルバ信号系のノイズ耐性の向上が可能である。
図1を参照して、実施例1のレゾルバシステム10について説明する。レゾルバシステム10は、レゾルバ12を用いて回転子の回転角を検出するシステムである。検出対象の回転子は特に限定されないが、例えば電気自動車(ハイブリッド車を含む)に搭載されたモータのロータ等が挙げられる。
図1に示すように、実施例1のレゾルバシステム10は、レゾルバ12、コンデンサ回路14、プルダウン回路16及び励磁回路20を備える。また、レゾルバシステム10は、レゾルバ−デジタル・コンバータ(RDC)30と処理回路40を備える。処理回路40は、CPU及びメモリを有しており、記憶しているプログラム及びデータに基づいて各種のデータ処理を実行する。
レゾルバ12は、一次側コイルLrと、複数の二次側コイルLs、Lcとを有する。VR(バリアブル・リラクタンス)型レゾルバでは、通常、一次側コイルLr及び複数の二次側コイルLs、Lcが共に固定子(例えばモータのステータ)側に配置される。一次側コイルLrには、励磁回路20によって、一定の励磁周波数で振動する励磁信号(励磁電圧)が入力される。励磁回路20の具体的な構成は特に限定されない。一例ではあるが、本実施例で採用する励磁回路20は、図1に示すように、複数のオペアンプOP21、OP22、複数の抵抗R21〜R29、複数のコンデンサC21〜C23、複数のトランジスタTr21〜Tr24を用いて構成されている。この励磁回路20では、処理回路40から出力された正弦波信号に対して、オペアンプOP21においてインピーダンス変換が行われ、オペアンプOP22において電圧増幅及びレベルシフトが行われる。そして、二つのトランジスタTr21、Tr22で電流増幅が行われた後に、コンデンサC24において直流成分が遮断されることにより、一次側コイルLrに励磁信号が印加される。
第1の二次側コイルLsは、振幅E0、励磁周波数成分ωc、回転子の回転角θに対してE0・sinωt・sinθで表現される正弦波信号を発生し、第2の二次側コイルLcは、E0・sinωt・cosθで表現される余弦波信号を発生する。以下では、第1の二次側コイルLsを正弦相コイルLsと称し、第2の二次側コイルLcを余弦相コイルLcと称する。正弦相コイルLsの両端と余弦相コイルLcの両端は、それぞれRDC30に接続されている。これにより、正弦相コイルLsが出力する正弦波信号と余弦相コイルLcが出力する余弦波信号が、それぞれRDC30に入力される。RDC30に入力された正弦波信号及び余弦波信号は、RDC30によって処理され、回転子の回転角θを示す角度データに変換される。
コンデンサ回路14は、三つのコンデンサC1、C2、C3を有する。三つのコンデンサC1〜C3は、正弦相コイルLsの両端及び接地端GNDの三端間でスター結線されている。即ち、コンデンサC1とコンデンサC2が、正弦相コイルLsの両端の間に直列に接続されている。コンデンサC3は、コンデンサC1とコンデンサC2との接続点X1と接地端GNDの間に接続されている。つまり、接続点X1は、三つのコンデンサC1〜C3の共通接続点である。三つのコンデンサC1〜C3のうち、正弦相コイルLsの両端間で直列に接続された二つのコンデンサC1、C2は、静電容量が互いに等しい。一方、接地端GNDに接続されたコンデンサC3の静電容量は、他のコンデンサC1、C2の静電容量と同じであってもよいし、異なってもよい。
コンデンサ回路14は、三つのコンデンサC4、C5、C6を有する。三つのコンデンサC4〜C6は、余弦相コイルLcの両端及び接地端GNDの三端間でスター結線されている。即ち、コンデンサC4とコンデンサC5が、余弦相コイルLcの両端の間に直列に接続されている。コンデンサC6は、コンデンサC4とコンデンサC5との接続点X2と接地端GNDの間に接続されている。つまり、接続点X2は、三つのコンデンサC4〜C6の共通接続点である。三つのコンデンサC4〜C6のうち、余弦相コイルLcの両端間で直列に接続された二つのコンデンサC4、C5は、静電容量が互いに等しい。一方、接地端GNDに接続されたコンデンサC6の静電容量は、他のコンデンサC4、C5の静電容量と同じであってもよいし、異なってもよい。
プルダウン回路16は、抵抗R1と抵抗R2を有している。抵抗R1の一端は、共通接続点X1に接続されている。抵抗R1の他端は、固定電圧V1(例えば2.5ボルト)を供給する定電圧端に接続されている。このため、通常時は、共通接続点X1における電圧(接地端GNDに対する電位)が、電圧V1に維持される。抵抗R2の一端は、共通接続点X2に接続されている。抵抗R2の他端は、電圧V1を供給する定電圧端に接続されている。このため、通常時は、共通接続点X2における電圧(接地端GNDに対する電位)が、電圧V1に維持される。
また、共通接続点X1は、処理回路40のアナログ入力ポートAD1に接続されている。処理回路40は、共通接続点X1の電圧を検出し、その電圧に基づいて正弦相コイルLsに相間短絡が生じているか否かを判定する。また、共通接続点X2は、処理回路40のアナログ入力ポートAD2に接続されている。処理回路40は、共通接続点X2の電圧を検出し、その電圧に基づいて正弦相コイルLsに相間短絡が生じているか否かを判定する。
以上の構成において、通常時は、正弦相コイルLsの両端間にノーマルモード電流のみが流れる。ノーマルモード電流のみが流れている状態においては、正弦相コイルLsの一端の電位と正弦相コイルLsの他端の電位との平均値が変化しない。このため、共通接続点X1の電圧が電圧V1に維持される。
他方、正弦相コイルLsと一次側コイルLr又は余弦相コイルLcとの間で相間短絡が生じると、接地端GNDに接続された各コンデンサC3、C6、C25等を経由して、短絡相間(短絡した二つのコイルの間)に亘る閉回路が形成される。その結果、コンデンサC1とコンデンサC3を経由して流れる電流と、コンデンサC2とコンデンサC3を経由して流れる電流とが同時に流れる。これらの電流は、いわゆるコモンモード電流である。コモンモード電流は、励磁周波数で振動する交流電流となる。コモンモード電流が流れる結果、正弦相コイルLsの一端の電位と正弦相コイルLsの他端の電位にコモンモード成分が重畳する。その結果、共通接続点X1の電圧が変動する。共通接続点X1の電圧は、励磁周波数と同じ周波数で振動する。例えば、共通接続点X1の電圧が、電圧V1(2.5V)を中心に約0.2Vの振幅で振動する。
処理回路40は、共通接続点X1の電圧を検出し、その電圧の振幅を検出する。上記の通り、通常時は、共通接続点X1の電圧は定電圧であり、その振幅は略ゼロである。また、上記の通り、正弦相コイルLsに相間短絡が生じた場合には、共通接続点X1の電圧は励磁周波数で振動する。この場合、共通接続点X1の電圧の振幅は、比較的大きい。処理回路40は、共通接続点X1の電圧の振幅が閾値よりも大きいか否かを判定する。閾値は、通常時の共通接続点X1の電圧の振幅よりも大きく、相間短絡が生じたときの共通接続点X1の電圧の振幅よりも小さい値(例えば、0.1V)に設定されている。したがって、処理回路40は、正弦相コイルLsに相間短絡が生じているか否かを正確に判定することができる。特に、共通接続点X1は接地コンデンサであるコンデンサC3の一端であるので、共通接続点X1には高周波成分が重畳され難い。このため、ノイズに起因する誤判定を防止することができる。
また、通常時は、余弦相コイルLcの両端間にノーマルモード電流のみが流れるので、共通接続点X2の電圧は電圧V1に維持される。他方、余弦相コイルLcと一次側コイルLr又は正弦相コイルLsとの間で相間短絡が生じると、上述した正弦相コイルLsの場合と同様に、共通接続点X2の電圧が振動する。処理回路40は、共通接続点X2の電圧を検出し、その電圧の振幅が上記の閾値よりも大きいか否かを判定する。したがって、処理回路40は、余弦相コイルLcに相間短絡が生じているか否かを正確に判定することができる。
以上に説明したように、実施例1のレゾルバシステムによれば、短絡検出用の信号を生成することなく、レゾルバ12の相間短絡を検出することができる。したがって、短絡検出回路を小型化することができる。また、短絡検出用の信号による他の回路への影響を無くすことができる。また、レゾルバ信号系のノイズ耐性を向上させることができる。
図2を参照して、実施例2のレゾルバシステムについて説明する。実施例2のレゾルバシステムでは、実施例1のレゾルバシステム10のプルダウン回路16に代えて、差動増幅回路218が設けられている。実施例2のその他の構成は、実施例1と等しい。以下では、実施例1との相違点を主に説明し、実施例1と共通又は対応する構成については、同一の符号を付すことによって重複する説明は省略する。
図2に示すように、本実施例における差動増幅回路218は、オペアンプOP1と、四つの抵抗R3、R4、R5、R6を備える。オペアンプOP1の非反転入力端子(+)は、抵抗R3を介して共通接続点X1に接続されている。また、オペアンプOP1の非反転入力端子(+)は、抵抗R4を介して電圧V1を供給する定電圧端に接続されている。オペアンプOP1の反転入力端子(−)は、抵抗R5を介して共通接続点X2に接続されており、かつ、抵抗R6を介してオペアンプOP1の出力端子に接続されている。また、オペアンプOP1の出力端子は、処理回路40のアナログ入力ポートAD1に接続されている。このような構成により、差動増幅回路218は、共通接続点X1及び共通接続点X2の電圧を、電圧V1にレベルシフトすると共に、共通接続点X1と共通接続点X2との間の電圧差を増幅する差動増幅回路としても機能する。処理回路40は、オペアンプOP1の出力端子の電圧が閾値よりも高いか否かによって、相間短絡の有無を判定する。
実施例2の構成では、通常時は、共通接続点X1の電圧と共通接続点X2の電圧が定電圧V1であるので、非反転入力端子(+)への入力電圧と反転入力端子(−)への入力電圧との差は略ゼロである。このため、オペアンプOP1の出力電圧は定電圧V1である。このため、処理回路40は、相間短絡が生じていないと判定する。これに対し、レゾルバ12で相間短絡が生じたときには、非反転入力端子(+)への入力電圧と反転入力端子(−)への入力電圧に差が生じる。詳細には、正弦波コイルLsと一次コイルLrとの間で相間短絡が生じると、共通接続点X1の電圧は変動するが、共通接続点X2の電圧は一定のため、オペアンプOP1は共通接続点X1の電圧の変動を増幅して出力する。一方、余弦波コイルLcと一次側コイルLrとの間で相間短絡が生じると、共通接続点X2の電圧は変動するが、共通接続点X1の電圧は一定のため、オペアンプOP1は共通接続点X2の電圧の変動を増幅して出力する。さらに、正弦波コイルLsと余弦波コイルLcとの間で相間短絡が生じると、共通接続点X1の電圧と共通接続点X2の電圧は、互いに逆位相で変動する。この場合、オペアンプOP1は共通接続点X1の電圧の変動と共通接続点X2の電圧の変動の差を増幅して出力する。したがって、処理回路40は、相間短絡が生じていると判定する。実施例2の構成によると、正弦波コイルLsと余弦波コイルLcとの間の相間短絡の場合は実施例1の構成と比較して、相間短絡に起因する電圧変動の振幅が2倍となり、S/N比(信号対雑音比)が向上する。また、この電圧変動がオペアンプOP1によって増幅して出力される。このため、処理回路40は相間短絡を精度よく検出することができる。また、処理回路40に入力及び処理される信号が一つで済むので、必要とされるアナログ入力ポートはAD1のみに削減され、処理回路40における処理の負荷も低減される。
図3を参照して、実施例3のレゾルバシステムについて説明する。実施例3のレゾルバシステムでは、実施例2のレゾルバシステムと比較して、振幅判定回路320が付加されている。以下では、実施例2との相違点を主に説明し、実施例2と共通又は対応する構成については、同一の符号を付すことによって重複する説明は省略する。なお、図3では、振幅判定回路320の図示明瞭化を目的として、励磁回路20の回路構成については図示を省略する。励磁回路20の回路構成については、図1、2に図示されたとおりである。
振幅判定回路320は、差動増幅回路218のオペアンプOP1の出力端子に接続されており、オペアンプOP1の出力電圧が所定の正常範囲内(例えば、2.3ボルト以上2.7ボルト以下)であるのか否かを判定する。振幅判定回路320は、第1コンパレータCMP1と、第2コンパレータCMP2と、第3コンパレータCMP3と、七つの抵抗R7〜R13と、コンデンサC7と、電解コンデンサC8を有している。オペアンプOP1の出力端子は、抵抗R7を介して、第1コンパレータCMP1の反転入力端子(−)及び第2コンパレータCMP2の非反転入力端子(+)にそれぞれ接続されている。コンデンサC7は、抵抗R7の一端(すなわち、第1コンパレータCMP1の反転入力端子(−)及び第2コンパレータCMP2の非反転入力端子(+))と接地端GNDの間に接続されている。三つの抵抗R8、R9、R10は、第1定電圧端Vcc(例えば5ボルト)と接地端GNDとの間で直列に接続されている。そして、第1コンパレータCMP1の非反転入力端子(+)が、二つの抵抗R8、R9の間の中点に接続され、第2コンパレータCMP2の反転入力端子(−)が、二つの抵抗R9、R10の間の中点に接続されている。
第1コンパレータCMP1及び第2コンパレータCMP2の出力端子は、互いに接続されていると共に、抵抗R11を介して第1定電圧端Vccに接続されている。また、第1コンパレータCMP1及び第2コンパレータCMP2の出力端子は、抵抗R12を介して第3コンパレータCMP3の非反転入力端子(+)に接続されている。一方、第3コンパレータCMP3の反転入力端子(−)は、電圧V1(例えば2.5ボルト)を供給する定電圧端に接続されている。第3コンパレータCMP3の出力端子は、抵抗R13を介して第1定電圧端Vccに接続され、かつ、処理回路40のデジタル入力ポートP01に接続されている。電解コンデンサC8は、第1定電圧端Vccと第3コンパレータCMP3の非反転入力端子(+)の間に接続されている。
上記した構成により、第1コンパレータCMP1及び第2コンパレータCMP2は、いわゆるウインドコンパレータ回路を構成しており、オペアンプOP1の出力電圧が所定範囲内にあるときはハイレベル信号を出力し、そうでないときはローレベル信号を出力する。例えば、本実施例では、第1コンパレータCMP1の非反転入力端子(+)に2.7ボルトが入力され、第2コンパレータCMP2の反転入力端子(−)に2.3ボルトが入力されるように、三つの抵抗R8、R9、R10の抵抗値が設計されている。従って、ウインドコンパレータ回路(CMP1、CMP2)は、オペアンプOP1の出力電圧が2.3ボルト以上かつ2.7ボルト以下のときにハイレベル信号を出力し、そうでないときにローレベルの信号を出力する。
実施例2の説明から明らかなように、レゾルバ12で相間短絡が生じると、オペアンプOP1の出力電圧は励磁周波数で変動する。このとき、オペアンプOP1の出力電圧は、周期的に正常範囲(ここでは2.3ボルト以上2.7ボルト以下)を逸脱することから、ウインドコンパレータ回路(CMP1、CMP2)の出力電圧も断続的にローレベルとなる。このとき、例えばノイズに起因する誤検出を避けるために、正常範囲を比較的に広く設定すると、ウインドコンパレータ回路(CMP1、CMP2)の出力電圧がローレベルとなる期間が短くなり、それを検出することが困難となり得る。
上記の問題に対して、本実施例の振幅判定回路320では、電解コンデンサC8が設けられている。電解コンデンサC8の一端は、抵抗R12を介して第1コンパレータCMP1及び第2コンパレータCMP2の出力端子に接続されており、電解コンデンサC8の他端は、第1定電圧端Vccに接続されている。そして、電解コンデンサC8の両端は、二つの抵抗R11、R12を介して互いに接続されている。このような構成により、電解コンデンサC8は、ウインドコンパレータ回路(CMP1、CMP2)の出力電圧がローレベルであるときに充電され、ウインドコンパレータ回路(CMP1、CMP2)の出力電圧がハイレベルであるときに放電される。
電解コンデンサC8の充電は、抵抗R12を介して行われる一方で、電解コンデンサC8の放電は、二つの抵抗R11及びR12を介して行われる。従って、電解コンデンサC8の充電時における時定数(=C8・R12)は、放電時における時定数(=C8・(R11+R12))よりも小さくなる。これにより、ウインドコンパレータ回路(CMP1、CMP2)の出力電圧が断続的にローレベルとなるときでも、電解コンデンサC8は充電された状態が維持されることになり、それによって、第3コンパレータCMP3の非反転入力端子(+)にローレベルの信号が継続的に入力され続ける。あるいは、当該ローレベルの信号が入力される時間が長くなる。第3コンパレータCMP3の非反転入力端子(+)にローレベルの信号が入力されると、第3コンパレータCMP3の出力信号はローレベルとなり、処理回路40はレゾルバ12で相間短絡が生じたことを知得することができる。
このように、実施例3の構成、特に、振幅判定回路320によると、オペアンプOP1の出力電圧が正常範囲を僅かに逸脱する範囲で変動する場合でも、その電圧変動を確実に検知することができ、それによってレゾルバ12の相間短絡を確実に検出することができる。また、処理回路40は、デジタル入力ポートP01に入力されるデジタル信号(二値信号)を監視するだけでよいので、処理回路40における処理の負荷も低減することができる。
以上、本明細書が開示する技術の実施例について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時の請求項に記載された組み合わせに限定されるものではない。また、本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10 :レゾルバシステム
12 :レゾルバ
14 :コンデンサ回路
16 :プルダウン回路
20 :励磁回路
40 :処理回路
12 :レゾルバ
14 :コンデンサ回路
16 :プルダウン回路
20 :励磁回路
40 :処理回路
Claims (1)
- 一次側コイルと二次側コイルを有するレゾルバに用いられる短絡検出回路であり、
前記二次側コイルの両端間に直列に接続されている第1コンデンサ及び第2コンデンサと、
前記第1コンデンサと前記第2コンデンサとの接続点と接地端の間に接続された第3コンデンサと、
前記接続点の電圧の振幅が所定値以上の場合に短絡故障と判定する判定装置、
を有する短絡検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016053842A JP6638494B2 (ja) | 2016-03-17 | 2016-03-17 | 短絡検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016053842A JP6638494B2 (ja) | 2016-03-17 | 2016-03-17 | 短絡検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017167037A JP2017167037A (ja) | 2017-09-21 |
JP6638494B2 true JP6638494B2 (ja) | 2020-01-29 |
Family
ID=59913323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016053842A Expired - Fee Related JP6638494B2 (ja) | 2016-03-17 | 2016-03-17 | 短絡検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6638494B2 (ja) |
-
2016
- 2016-03-17 JP JP2016053842A patent/JP6638494B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017167037A (ja) | 2017-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI481144B (zh) | 感應式電源供應器之供電模組中電流訊號檢測方法 | |
JP2019533143A (ja) | 角度レゾルバ不均衡検出 | |
EP3940735B1 (en) | Detection device | |
US9354279B2 (en) | Magnetic sensor device for generating an output in accordance with a magnetic field intensity applied to a magnetoelectric conversion hall effect element | |
US9030209B2 (en) | Failure detecting apparatus for signal detection apparatus | |
US10145887B2 (en) | Semiconductor device and electronic control system including the same | |
US20100114524A1 (en) | Rotation angle detection apparatus | |
JP2016156625A (ja) | レゾルバの異常検出装置 | |
JP4561528B2 (ja) | センサ回路 | |
KR100593116B1 (ko) | 리졸버 고장 진단 회로 | |
JP5621758B2 (ja) | 短絡検出装置 | |
JP5994407B2 (ja) | 回転角検出装置 | |
JP4122606B2 (ja) | 相間短絡検出装置 | |
JP6638494B2 (ja) | 短絡検出回路 | |
JP5067880B2 (ja) | 回転角度検出装置 | |
JP2017075796A (ja) | レゾルバ信号入力回路 | |
WO2017102572A1 (en) | Capacitive loading mode measurement circuit with compensation of measurement errors due to parasitic sensor impedances | |
JP2007089277A (ja) | 電気自動車のリーク検出装置 | |
JP6814858B2 (ja) | 電子制御システム | |
JP2017044528A (ja) | 相間短絡検出装置 | |
JP6386970B2 (ja) | センサの異常検出装置及びセンサ装置 | |
JP2005233626A (ja) | 車輪速検出装置 | |
JP4513559B2 (ja) | センサ回路 | |
JP5429575B2 (ja) | レゾルバ信号処理装置 | |
KR101592778B1 (ko) | 레졸버 고장 검출 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191209 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6638494 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |