JPH0865580A

JPH0865580A - 撮像装置

Info

Publication number: JPH0865580A
Application number: JP6195266A
Authority: JP
Inventors: Teruo Hieda; 輝夫稗田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-08-19
Filing date: 1994-08-19
Publication date: 1996-03-08
Also published as: US6088057A

Abstract

(57)【要約】【目的】ノイズの影響を低減することのできる撮像装
置を得る。【構成】撮像光学系１を通じて被写体像がＣＣＤ２で
撮像されＣＣＤ出力はＩＣ化されたディジタル化回路３
におけるサンプルアンドホールド回路、可変ゲインアン
プ及びＡＤコンバータにより順次処理されてディジタル
信号となる。このディジタル信号は上記ＩＣとは別のＩ
Ｃ上のディジタル処理回路４に加えられて所定形式のデ
ィジタルビデオ信号に変換される。【効果】ディジタル化回路の処理が後段のディジタル
処理回路で発生するノイズの影響を受けることなく行わ
れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル信号処理を行
う撮像装置に関するものである。

【０００２】

【従来の技術】固体撮像素子であるＣＣＤを用いた撮像
装置は、半導体技術の進歩により、小型、軽量化や高性
能化が進んでいる。特に、近年では、ディジタル技術の
進歩により、撮像装置の内部の信号処理の大部分をディ
ジタル信号処理で行い、ディジタルＩＣ化している装置
が多く提案されている。

【０００３】これらは、撮像素子であるＣＣＤの出力信
号を、まず、サンプルアンドホールドを用いて信号成分
を取り出し、可変ゲインアンプによりゲインを変えた
後、ＡＤコンバータによりディジタル信号に変換し、こ
のディジタル信号を前述したディジタルＩＣに入力して
ディジタル信号処理を行い、その後、処理された信号を
ＤＡ変換して、ＶＴＲやテレビモニタなどに出力した
り、あるいはＤＡ変換せずにディジタルビデオ信号とし
て外部機器に出力するように構成されている。

【０００４】これら従来例の構成においては、ＣＣＤ出
力信号は微弱でかつ高速なため、サンプルアンドホール
ド回路は、ＳＮが良くかつ周波数特性の良いバイポーラ
プロセスのＩＣを用いて構成している。また、可変ゲイ
ンアンプは、周波数特性が良く、低域ノイズが少なくか
つ製造上のばらつきの少ないバイポーラプロセスのＩＣ
を用いて構成している。またＡＤコンバータは、消費電
力の削減のためにＣＭＯＳアナログプロセスのＩＣを用
いて構成している。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
これらの撮像装置においては、ＣＣＤ出力の微小信号に
対してディジタル処理回路から発生するノイズが影響
し、Ｓ／Ｎの劣化が生じてしまうことがあった。この場
合、低周波数のノイズで有れば２重相関サンプリングに
よりこれを除くことができるが、ノイズを取り除く能力
を上げようとすると、高速の動作が必要になり、さらに
消費電力が増加し、また、精度が必要になる。このた
め、製造上の特性ばらつきが問題になり、歩留まりが低
下したり、あるいは調整回路を必要とする等の問題があ
った。

【０００６】また、アナログ信号を処理するサンプルア
ンドホールド回路や可変ゲインアンプの間の接続部分な
どにおいても、ディジタル処理回路からのノイズの影響
を受けやすい。さらに、撮像装置全体として、アナログ
処理回路やディジタル処理回路を全て小型の装置の内部
に配置する際に、相互の影響を除くために電磁シールド
が必要であったり、あるいは、これらのノイズの影響を
受けないようにするために必要な大きさまで小さくでき
ず、またＳ／Ｎ比が劣化する等の問題があった。

【０００７】特に、アナログ信号をサンプルアンドホー
ルド回路から可変ゲインアンプ、可変ゲインアンプから
ＡＤコンバータへ信号を受け渡す際に、各回路の能動素
子から発生する温度変動や低域ノイズ、外来ノイズ、電
源ノイズ等により徐々にＳ／Ｎ比が劣化してしまう。こ
れを防止するため、個々の回路の特性を非常に高くしな
ければならず、このため回路構成が複雑となり、また消
費電流が多くなる。また、温度による電圧ドリフトに対
する補償回路を付加したり、調整回路を追加したりしな
ければならない。さらに装置の外部からのノイズが、ア
ナログ信号に影響することを防ぐため、装置全体を電磁
シールドすると、装置が大きく重くなってしまう等の問
題もあった。

【０００８】また、サンプルアンドホールド回路や可変
ゲインアンプでは、ＩＣに必要とされる精度が高いた
め、バイポーラプロセスを用いなければならず、このた
めＩＣの消費電力が大きくなり、また集積度が低くなっ
てしまう。また、ＡＤコンバータはＣＭＯＳアナログプ
ロセスのために、サンプルアンドホールド回路、可変ゲ
インアンプ、ＡＤコンバータ等の全てを１つのＩＣ上に
形成することができない等の問題があった。

【０００９】

【課題を解決するための手段】請求項１の発明において
は、所定の画素数を有し被写体の光学像を電気的な信号
に変換して出力する撮像素子と、上記撮像素子の出力信
号をサンプルアンドホールド、ゲイン可変、ＡＤ変換を
順次行ってディジタル信号に変換するディジタル化回路
と、上記ディジタル化回路から得られる上記ディジタル
信号を信号処理して所定の形式のディジタルビデオ信号
に変換するディジタル信号処理回路とを備え、上記ディ
ジタル化回路とディジタル信号処理回路とをそれぞれ単
一の半導体集積回路で構成したものである。

【００１０】請求項２の発明においては、上記ディジタ
ル化回路における上記サンプルアンドホールド出力と上
記ゲイン可変との間、又は上記ゲイン可変出力と上記Ａ
Ｄ変換との間の信号が、上記撮像素子の１画素分の信号
についてノイズ部分と信号部分とで構成されているもの
である。

【００１１】

【作用】請求項１の発明によれば、撮像素子出力の微小
な信号に対してディジタル化回路により、ディジタル処
理回路とは別のＩＣ上で処理を行うため、ディジタル処
理回路から発生されるノイズが撮像素子の出力信号に与
える影響を最小限に留めることができる。また、アナロ
グ信号はディジタル化回路のＩＣの内部で全て処理され
るため、ノイズの影響を少なくすることができる。

【００１２】また、請求項２の発明によれば、サンプル
アンドホールドから可変ゲインアンプ、可変ゲインアン
プからＡＤコンバータへの信号の受け渡しの際に、各画
素毎にノイズ部分と信号部分とが伝達され、後段におい
て、実質的に信号部分からノイズ部分が減算されるた
め、温度変動や外来、電源ノイズ、能動素子の発生する
低域ノイズなどの影響を受けない。

【００１３】

【実施例】

（第１の実施例）図１は本発明の第１の実施例による撮
像装置のブロック図である。図１において、１は撮像レ
ンズ、絞りを含む撮像光学系、２はカラー撮像素子であ
るＣＣＤ、３はＣＣＤ出力信号を入力してサンプルアン
ドホールド回路、ゲイン可変アンプ、ＡＤコンバータ等
によりディジタル信号に変換するディジタル化回路であ
って、これらの回路が単一のＩＣ上に形成されている。
４はディジタルＣＣＤ出力信号を色分離、ガンマ補正、
輪郭強調等の信号処理をしてディジタルビデオ信号を形
成すると共に、絞り制御信号ＳＩを形成するディジタル
処理回路であって、これもまた別の単一のＩＣ上に形成
されている。５はディジタルビデオ信号を不図示のＶＴ
Ｒやテレビモニタなどの外部機器に出力する出力端子で
ある。

【００１４】次に動作について説明する。不図示の被写
体像は撮像光学系１を通って光量を制御されるととも
に、ＣＣＤ２の光電変換面に結像され光電変換される。
ＣＣＤ２は順次読み出されてＣＣＤ出力信号ＳＣＣＤが
得られる。この信号ＳＣＣＤはディジタル化回路３に入
力される。ディジタル化回路３では入力された信号ＣＣ
Ｄをまずサンプルアンドホールドして、その出力をゲイ
ン可変アンプにより所定利得で増幅した後、ＡＤコンバ
ータで変換してディジタルＣＣＤ信号ＳＤＣＣＤを形成
し出力する。

【００１５】ディジタル処理回路４では、そのＳＤＣＣ
Ｄ信号を入力して、色分離、ガンマ補正、輪郭強調等の
処理を行い、ディジタルビデオ信号ＳＤＶを形成して出
力端子５より上述の外部機器に入力する。また、ディジ
タル処理回路４は、入力信号ＳＤＣＣＤに応じた絞り制
御信号ＳＩを形成して撮像光学系１の絞りを制御し、Ｃ
ＣＤ２の入射光量が適正になるように制御する。

【００１６】ディジタル処理回路４は全てディジタル処
理のため、例えばＣＭＯＳロジックプロセスの単一の集
積回路として構成されている。また、ディジタル化回路
３も例えばＣＭＯＳアナログディジタルプロセスや、ま
たはＢｉ−ＣＭＯＳアナログディジタルプロセスの単一
の集積回路として構成されている。

【００１７】図２は本発明の第１の実施例におけるディ
ジタル化回路３の構成例である。図２において、１０、
１１はサンプルアンドホールド回路１２はスイッチ回
路、１３は信号をクランプしてから増幅するクランプ型
アンプ、１４はＡＤコンバータ、１５は基準電圧源であ
る。

【００１８】次に動作について説明する。ＣＣＤ出力信
号ＳＣＣＤは２つのサンプルアンドホールド回路１０及
び１１に入力される。サンプルアンドホールド回路１０
では、不図示の同期パルス発生回路によりＣＣＤ２を駆
動するパルスや信号処理を動作させる同期パルスと同期
して発生された、ＣＣＤ２の出力のうち図３について後
述するノイズ部分に対応するパルスＰＮによりノイズ部
分を抽出した信号ＳＮが形成される。また、サンプルア
ンドホールド回路１１では、同様に同期パルス発生回路
により発生された、ＣＣＤ２の出力のうち、後述する信
号部分に対応するパルスＰＳにより、信号部分を抽出し
た信号ＳＳが形成される。これらの信号ＳＮ，ＳＳはそ
れぞれスイッチ回路１２に入力される。スイッチ回路１
２では上記同期パルス発生回路により発生された後述す
る切換パルスＰＳＷにより入力される信号ＳＮ，ＳＳの
うち１つが選択されて信号ＳＮＳとして出力され、クラ
ンプ型アンプ１３に入力される。

【００１９】クランプ型アンプ１３では、上記同期パル
ス発生回路により発生されたクランプパルスＰＣＬに応
じて入力信号ＳＮＳを基準電圧源１５の基準電圧ＶＲと
してクランプし、不図示のゲイン設定スイッチ又は不図
示のカメラ制御回路から発生されたゲイン設定信号ＤＧ
に応じたゲインで増幅して信号ＳＣＡとして出力する。
この信号ＳＣＡは、ＡＤコンバータ１４によりディジタ
ル信号処理に必要な分解能、例えば、１０ＢＩＴを有す
るディジタル信号ＳＡＤに変換される。

【００２０】図３は図２のディジタル化回路３の動作説
明図である。同図（１）は、ＣＣＤ２の出力信号ＳＣＣ
Ｄの波形を示している。ここで、ＶＲはＣＣＤ２の出力
部分のリセット電圧であり、ＶＦＡは同じくＣＣＤ２の
出力部分のフローティング電圧の平均値を示す。ＣＣＤ
２では、１画素分の信号を出力する際に、上記同期パル
ス発生回路からのパルスに応じてａのリセット状態、ｂ
のフローティング状態、ｃの信号出力状態の３つの状態
を有する。尚ＣＣＤ出力信号ＳＣＣＤは負極性のため図
の下に行くほどレベルが高い信号である。

【００２１】（２）は、サンプルアンドホールド回路１
０に加えられるノイズ部分に対応するパルスＰＮを示
し、上述のフローティング状態ｂに対応するタイミング
を有する。このパルスＰＮによりサンプルアンドホール
ド回路１０は信号ＳＣＣＤ中のｃのノイズ部分を取り出
す動作を行う。

【００２２】（３）は、サンプルアンドホールド回路１
１に加えられる信号部分に対応するパルスＰＳを示し、
上述の信号出力状態ｃに対応するタイミングを有する。
このパルスＰＳにより、サンプルアンドホールド回路１
１は信号ＳＣＣＤ中のｃの信号部分を取り出す動作を行
う。

【００２３】（４）は、サンプルアンドホールド回路１
０の出力信号ＳＮを示す。この信号ＳＮはサンプルアン
ドホールド回路１０の内部で正極性に反転されているた
め、図の上に行くほどレベルが高くなる。また、図示さ
れるように、信号ＳＣＣＤのうちＰＮに対応するノイズ
部分のレベルが出力されている。（５）は、サンプルア
ンドホールド回路１１の出力信号ＳＳを示す。この信号
ＳＳも信号ＳＮと同様にサンプルアンドホールド回路１
１の内部で正極性に反転されている。図示されるよう
に、信号ＳＣＣＤのうちＰＳに対応する信号部分のレベ
ルが出力されている。

【００２４】（６）は、スイッチ回路１２の切換パルス
ＰＳＷを示す。図中、ｄの部分ではＳＮが、ｅの部分で
はＳＳが選択される。（７）は、スイッチ回路１２の出
力ＳＮＳである。ＰＳＷのｄに対応する部分ｆにはＳＮ
が、ｅに対応する部分ｇにはＳＳが出力される。

【００２５】（８）は、クランプ型アンプ１３に加えら
れるクランプパルスＰＣＬである。ＳＮＳのｆの部分つ
まりＳＮに対応する部分にパルスが発生している。クラ
ンプ型アンプ１３では前述のようにこの部分を基準電圧
ＶＲになるようにクランプした後増幅する。（９）は、
クランプ型アンプ１３の出力のＳＣＡである。ここにお
いてもノイズ部分と信号部分とが各画素毎に交互に出力
されている。

【００２６】このように、図２の構成により、サンプル
アンドホールド回路１０，１１からクランプ型アンプ１
３，クランプ型アンプ１３からＡＤコンバータ１４への
信号の受け渡しの際に、各画素毎にノイズ部分と信号部
分とが伝達されるため、温度変動や外来、電源ノイズ、
能動素子の発生する低減ノイズなどの影響を受けない。
従って、個々の回路の特性として、温度による電圧ドリ
フトや、電源電圧変動の抑圧比、低減ノイズ電圧等の項
目について、通常必要とされる値より大幅に大きな値で
あっても、回路全体としては十分な特性を得ることがで
きる。

【００２７】このため、各回路に補正回路等の必要が無
くなり、また、余分に電流を流して特性を向上させる必
要も無いため、無調整化、コスト低減、低消費電力化、
小面積化がはかれる。さらに、小型化した際に、周辺回
路からの影響を受けにくいため、電磁シールドなどを必
要としない。特に、能動素子としてＭＯＳトランジスタ
を用いることにより、大幅な低消費電力化と大規模集積
化とが可能になり、装置の小型化、低消費電力化が可能
になる。

【００２８】図４はサンプルアンドホールド回路１０，
１１の構成例を示す。図４において２０，２８はバッフ
ァアンプ、２１，２３，２５，２９，３１，３３はスイ
ッチ回路、２２，３０はパルスディレイ、２４，２６，
３２，３４はコンデンサ、２７，３５は反転アンプであ
る。２２〜２７によりサンプルアンドホールド回路１０
を構成し、２８〜３５によりサンプルアンドホールド回
路１１を構成している。

【００２９】次に動作について説明する。ＣＣＤ２の出
力信号ＳＣＣＤは、まずバッファアンプ２０で増幅され
た後、スイッチ回路２１に入る。スイッチ回路２１は図
３のパルスＰＮが加えられているため、ＳＣＣＤのフロ
ーティング状態のノイズ成分の時にオンされ、スイッチ
回路２３、コンデンサ２４に接続される。この時、スイ
ッチ回路２３に加えられるパルスＰＮ２は、ＰＮをパル
スディレイ２２で遅延させたものであるが、まだこのパ
ルスＰＮ２が来ないため、スイッチ回路２３はオフであ
る。従って、スイッチ回路２１の出力はコンデンサ２４
に充電される。コンデンサ２４の反対側の電極は反転ア
ンプ２７、コンデンサ２６及びスイッチ回路２５に接続
されている。スイッチ回路２５はスイッチ回路２３と同
様にパルスＰＮ２により動作するため、この時はオフで
ある。

【００３０】さらに反転アンプ２７の入力インピーダン
スが十分低ければ、コンデンサ２４からの電荷の流れは
全てコンデンサ２６に流れ込み、その結果信号ＳＮはコ
ンデンサ２６に流れ込んだ電荷量分電圧が変化する。コ
ンデンサ２４の容量をＣ１、コンデンサ２６の容量をＣ
２、反転アンプ２７のゲインを−Ａ倍、スイッチ回路２
１の出力電圧をＶ１、ＳＮの電圧をＶ２とすると、この
アンプの利得Ｇ１は

【００３１】Ｇ１＝Ｖ２／Ｖ１＝−Ｃ１／（Ｃ２＋（Ｃ１＋Ｃ２）／Ａ） ………（１）で表される。この時Ａが十分に大きければＧ１＝−Ｃ１／Ｃ２ ………（２）と、２つのコンデンサ２４，２６の比率で表すことがで
きる。

【００３２】上記動作の後、パルスディレイ２２により
決まる一定時間経過すると、今度はスイッチ回路２１が
オフし、スイッチ回路２３及び２５がオンする。する
と、スイッチ回路２３によりコンデンサ２４が、スイッ
チ回路２５によりコンデンサ２６がそれぞれ放電されて
電荷量が０になる。この時の出力電圧は反転アンプ２７
の特性で定まる所定値である。このようにして形成され
た信号ＳＮは前述のようにスイッチ回路１２の一つの入
力に加えられる。

【００３３】２８〜３５により構成されるサンプルアン
ドホールド回路１１の動作も上記と同様に行われるが、
その際の動作パルスはＰＳであり、ＣＣＤ２の出力ＳＣ
ＣＤの信号部分を取り出す所のみが異なっている。この
ようにして、形成された出力ＳＳは、前述のようにスイ
ッチ回路１２の他方の入力に加えられ、ＰＳＷによって
切り換えられＳＮＳとして、クランプ型アンプ１３に加
えられる。

【００３４】図５は図４の動作説明図である。同図
（１）は、図３の（１）と同じＣＣＤ２の出力信号ＳＣ
ＣＤである。（２）は、図３の（２）と同じノイズに対
応するパルスＰＮである。（３）は、パルスディレィ２
２によって遅延されたパルスＰＮ２であり、図示のよう
に時間ｔ１分遅延されている。

【００３５】（４）は、サンプルアンドホールド１０の
出力ＳＮである。このＳＮのうち、ｈで示される部分
は、ＰＮ２によって、スイッチ回路２３及び２５がオン
した際に、反転アンプ２７の特性により決まる所定電圧
Ｖ３を出力している。また、ｉで示される部分はＰＮに
よってスイッチ回路２１がオンされて発生したノイズ出
力電圧ＶＮである。（５）は、図３の（３）と同じ信号
に対応するパルスＰＳである。（６）は、パルスディレ
イ３０によって遅延されたパルスＰＳ２であり、図示の
ように時間ｔ２分遅延されている。

【００３６】（７）は、サンプルアンドホールド回路１
１の出力ＳＳである。このＳＳのうちｊで示される部分
は、ＰＳ２によって、スイッチ回路３１及び３３がオン
した際に、反転アンプ３５の特性により決まる所定電圧
Ｖ４を出力している。また、ｋで示される部分は、ＰＳ
によってスイッチ回路２９がオンされて発生した信号出
力電圧ＶＳである。（８）は、図３の（６）と同じ、ス
イッチ回路１２の切り換えパルスＰＳＷである。０レベ
ルの部分はＳＮのｉ部分に、１レベルの部分はＳＳのｋ
部分に対応している。（９）は、図３の（７）と同じス
イッチ回路１２の出力電圧ＳＮＳである。

【００３７】なお、図４において、ＰＮ２、ＰＳ２はパ
ルスディレイ２２，３０を用いずに、同期パルス発生回
路で、ＰＮ，ＰＳと共に発生しても良い。あるいはＰＮ
２，ＰＳ２を同期パルス発生回路で発生し、ＰＳ，ＰＮ
をそれらからパルスディレイを用いて発生しても良い。
図４の構成では、要素部品として、スイッチ回路、コン
デンサ、バッファアンプ、反転アンプ、パルスディレイ
が用いられているが、これらの要素部品はＭＯＳトラン
ジスタを用いると大変容易に実現することができる。従
って、図４の構成をＭＯＳトランジスタで構成すると、
ＭＯＳトランジスタの特性である低消費電力、高集積度
という特徴を十分に生かし、装置の小型化低消費電力化
が可能になる。

【００３８】また、図４の構成では、ノイズ部分のサン
プルアンドホールド回路と信号部分のサンプルアンドホ
ールド回路とが全く対照的に構成されており、さらに出
力においてこれを切り換え、同時に次段に渡す構成のた
め、実質的に信号からノイズが減算されてＳ／Ｎが向上
する。またさらに、サンプルアンドホールド回路の利得
はコンデンサの比率で定まるため、ＩＣ化した際に、各
回路の定数が、絶対精度と比較して相対精度が非常に高
いという特性とよくマッチしている。また、コンデンサ
の容量比はほぼ機械寸法で定まるため、抵抗比を用いた
場合と比較してもさらに精度の高い回路を実現すること
ができる。さらに、反転アンプの利得の、回路全体に与
える影響は非常に少なく、これもＩＣ化する際に、アン
プの利得がパラつきやすい欠点を補うことができる。

【００３９】図６は、クランプ型アンプ１３の構成例を
示す。図６において、４０、４２、４４、４６、４８、
５２、５３、５４、５９、６０、６２、６５はスイッチ
回路、４１、４３、４５、４７、４９、５５、５６、６
１、６３はコンデンサ、５０、５７、６４は反転アン
プ、５１はパルス発生回路である。

【００４０】次に動作について説明する。スイッチ回路
１２の出力からの信号ＳＮＳは、まずスイッチ回路４
０、４２、４４、４６及びコンデンサ４１、４３、４
５、４７からなる回路に入力される。これらのスイッチ
回路の制御端子は、前述のように不図示のゲイン設定ス
イッチ又は不図示のカメラ制御回路から発生されたゲイ
ン設定信号ＤＧが加えられている。このＤＧに応じてこ
れらのスイッチ回路のうち設定されたものがオンされ、
そこに接続されているコンデンサにＳＮＳが加えられ
る。これにより、等価的にコンデンサの容量を可変する
ことになる。コンデンサ４１、４３、４５、４７の他方
の端子は共通に、スイッチ回路４８、コンデンサ４９及
び反転アンプ５０の入力端子に接続されている。スイッ
チ回路４８の制御端子はクランプパルスＰＣＬが加えら
れている。

【００４１】入力信号がノイズ部分の時、クランプパル
スによりスイッチ回路４８がオンして、コンデンサ４９
の電荷が０になり、同時に反転アンプ５０の出力は、基
準電圧ＶＲになる。その後、スイッチ回路４８がオフ
し、さらに後にＳＮＳの信号部分が入力されると、コン
デンサ４１、４３、４５、４７のうち対応するスイッチ
回路がオンしているものが充電されて、その電荷と同量
の電荷がコンデンサ４９に流れ込み、反転アンプ５０の
出力からはノイズ部分と信号部分との差分の電圧が得ら
れる。

【００４２】この時、コンデンサ４９に流れ込む電荷量
はコンデンサ４１、４３、４５、４７のうちＤＧによっ
て設定されたコンデンサの容量の総和に比例する。従っ
て、例えば、コンデンサ４１、４３、４５、４７の容量
比を１：２：４：８として、ＤＧのＬＳＢをコンデンサ
４１に、ＭＳＢをコンデンサ４７になるように順次接続
すれば、ＤＧに設定された２進数に比例したゲインの増
幅が行える。

【００４３】反転アンプ５０の出力は２つに分かれ、ス
イッチ回路５２、５３、５４、コンデンサ５５、５６、
反転アンプ５７、パルス発生回路５１より成る第１のア
ンプと、スイッチ回路５９、６０、６２、コンデンサ６
１、６３、反転アンプ６４、パルス発生回路５８よりな
る第２のアンプに接続されている。

【００４４】第１のアンプでは、図４のサンプルアンド
ホールド回路１０と同様の動作をする。この時、パルス
発生回路５１ではクランプパルスＰＣＬを入力して、反
転アンプ５０の出力信号ＳＣのうちノイズ部分に対応す
るパルスを発生する。従って、コンデンサ５５の容量を
Ｃ３、コンデンサ５６の容量をＣ４とすると、反転アン
プ５７の出力にはＳＣノイズ部分をゲインＧ２＝Ｃ３／
Ｃ４倍増幅した信号ＳＮ２が得られる。

【００４５】同様に第２のアンプでは、パルス発生回路
５８ではクランプパルスＰＣＬを入力して、反転アンプ
５０の出力信号ＳＣのうち信号部分に対応するパルスを
発生する。従って、コンデンサ６１、６３の各容量をＣ
５、Ｃ６とすると、反転アンプ６４の出力にはＳＣの信
号部分をゲインＧ３＝Ｃ５／Ｃ６倍増幅した信号ＳＳ２
が得られる。また、セレクタ６５ではパルス発生回路５
８の発生する切り換えパルスＰＳＷ２に応じてＳＮ２と
ＳＳ２と切り換えＳＣＡを出力する。

【００４６】図７は図６のクランプ型アンプ１３の動作
説明図である。図７において、（１）は入力信号ＳＮＳ
であり、前述のようにノイズ部分ｆと信号部分ｇとを持
つ。（２）は、クランプパルスＰＣＬであり、ＳＮＳの
ノイズ部分に対応するタイミングで１になる。（３）
は、反転アンプ５０の出力信号ＳＣであり、ＰＣによっ
てスイッチ回路４８がオンした部分は基準電圧ＶＲにな
っている。また、信号部分は前述のようにＤＧによって
設定されたゲイン倍されている。

【００４７】（４）（５）は、パルス発生回路５１から
発生されたＰＮ３、ＰＮ４である。ＰＮ３によってスイ
ッチ回路５２がオンされて、入力信号が増幅され出力さ
れた後、ＰＮ４によって、スイッチ回路５３、５４がオ
ンされて、コンデンサ５５、５６の電荷が０になり、出
力信号ＳＮ２がＶＲになる。（６）は、上述のようにし
て増幅されたノイズ信号ＳＮ２である。

【００４８】（７）（８）は、パルス発生回路５８から
発生されたＰＳ３，ＰＳ４である。ＰＳ３によってスイ
ッチ回路５９がオンされて、入力信号が増幅され出力さ
れた後、ＰＳ４によってスイッチ回路６０，６１がオン
されて、コンデンサ６１、６３の電荷が０になり、出力
信号ＳＳ２がＶＲになる。（９）は、上述のようにして
増幅された信号ＳＳ２である。（１０）は、バルス発生
回路５８から発生されるスイッチ６５の切り換えパルス
ＰＳＷ２である。０の部分がＳＮ２に、また１の部分が
ＳＳ２に対応している。（１１）は、スイッチ回路６５
の出力信号ＳＣＡである。ＳＣＡもノイズ部分ｐ信号部
分ｑとから構成されている。また、入力信号ＳＮＳに対
しＤＧにより設定されたゲイン倍増幅されている。

【００４９】図６の例においては、回路ゲインを４つの
スイッチ回路と４つのコンデンサで可変しているが、こ
れは必要に応じて増減可能である。例えば２５６ステッ
プに切り換える必要が有れば、８個のスイッチ回路と８
個のコンデンサとで構成できる。また、ＰＮ３，ＰＮ
４，ＰＳ３，ＰＳ４，ＰＳＷ２のパルスはパルス発生回
路を用いずに、前述の同期パルス発生回路から直接発生
しても良い。

【００５０】図６の構成では、図４と同様に要素部品と
して、スイッチ回路、コンデンサ、バッファアンプ、反
転アンプ、パルス発生回路が用いられているが、これら
の要素部品はＭＯＳトランジスタを用いると大変容易に
実現することができる。従って、図６の構成をＭＯＳト
ランジスタで構成すると、ＭＯＳトランジスタの特性で
ある低消費電力、高集積度という特徴を十分に生かし、
装置の小型、低消費電力化が可能になる。また。図６の
構成では、ノイズ部分のアンプと信号部分のアンプが全
く対照的に構成されており、さらに出力においてこれを
切り換え、同時に次段に渡す構成のため、実質的に信号
からノイズが減算されてＳ／Ｎが向上する。

【００５１】またさらに、アンプの利得はコンデンサの
比率で定まるため、ＩＣ化した際に、各回路の定数が絶
対精度と比較して相対精度が非常に高いという特性とよ
くマッチしており、また、コンデンサの容量比はほぼ機
械寸法で定まるため、抵抗比を用いた場合と比較しても
さらに精度の高い回路を実現することができる。さら
に、反転アンプの利得の回路全体による影響は非常に少
なく、これもＩＣ化する際にアンプの利得がバラつきや
すい欠点を補うことができる。

【００５２】また、可変ゲインアンプの利得の設定が直
接ディジタル信号で行えるため、大量生産時の個々のば
らつきや温度変動などが非常に少なく、また、マイクロ
コンピュータなどのディジタル回路で直接制御可能なた
め利得調整用のＤＡコンバータを必要としない。

【００５３】図８はＡＤコンバータ１４の構成例であ
る。７０〜７４は抵抗、７５〜７８はコンデンサ、７９
〜８２はスイッチ回路、８３〜８６はコンパレータ、８
７、８８は基準電圧、８９はエンコーダ、９０はＤ型フ
リップフロップである。なお、図８においては説明の簡
略化のため一部のみを示しているが、実際の回路では、
ｎビットのディジタル出力を得るために２のｎ乗個の抵
抗と、２のｎ乗−１個のコンデンサ、コンパレータ、ス
イッチ回路が必要である。

【００５４】入力信号ＳＣＡはコンデンサ７５〜７８に
加えられる。コンデンサ７５〜７８の他方の電極には、
スイッチ回路７９〜８２とコンパレータ８３〜８６の一
方の入力端子とが接続されている。コンパレータ８３〜
８６の他方の入力端子は抵抗７０〜７４により構成され
る分圧器の各タップに接続されている。この分圧器の上
端の抵抗７０の他方の端子には基準電圧８７のＶｔが、
また、この分圧器の下端の抵抗７４の他方の端子には基
準電圧８８のＶｂが接続されている。スイッチ回路７９
〜８２の他方の端子は、この基準電圧Ｖｂに接続されい
る。さらに、スイッチ回路７９〜８２の制御端子にはＰ
ａｄ１パルスが加えられている。このＰａｄ１は入力信
号ＳＣＡのノイズ部分に対応する部分に対応するパルス
である。

【００５５】コンパレータ８３〜８６の出力はエンコー
ダ８９に入力される。エンコーダ８９では入力データを
下位側から比べて、１から０に変化する部分に対応する
２進数を出力する。エンコーダ８９の出力はＤ型フリッ
プフロップ９０のＤ端子に接続されている。Ｄ型フリッ
プフロップ９０のクロック端子にはＰａｄ２パルスが加
えられている。このＰａｄ２の立ち上がり時のデータを
Ｄ型フリップフロップ９０はＳａｄ２として出力する。

【００５６】動作としては、まずスイッチ回路８１がオ
フの時に入力信号ＳＣＡのノイズ部分が入力される。そ
の後スイッチ回路がＰａｄ１によりオンした時、ＳＣＡ
のノイズ部分の電圧をＶｓｃａｎとすると、コンデンサ
７５〜７８にはＶｓｃａｎ−Ｖｂという電圧が充電
される。次にスイッチ回路が再度オフし、ＳＣＡの信号
部分が入力されるとコンパレータのコンデンサ側の入力
端子の電圧は、ＳＣＡの信号部分の電圧をＶｓｃａｓと
するとＶｓｃａｓ−Ｖｓｃａｎ＋Ｖｂになる。

【００５７】一方、コンパレータの他方の入力端子の電
圧は、そのコンパレータが下からｍ番目とするとＶｂ＋ｍ＊Ｖａ但し、Ｖａ＝（Ｖｔ−Ｖｂ）／２ⁿ 従ってコンパレータの２つの入力電圧の差

【００５８】（Ｖｓｃａｓ−Ｖｓｃａｎ＋Ｖｂ）−（Ｖｂ＋ｍ＊Ｖａ）＝（Ｖｓｃａｓ−Ｖｓｃａｎ）−ｍ＊Ｖａ ………（３）の符号によって各コンパレータの出力が決まる。この式
（３）に表されているように、コンパレータの出力は、
ＳＣＡの信号レベルとノイズとの差と基準電圧のみによ
って出力が決まるため、温度によるＤＣドリフトや低周
波ノイズ、電源電圧変動などの影響を受けない。また、
入力信号ＳＣＡのノイズ部分と信号部分に共通に含まれ
るノイズもキャンセルされるため、ＳＮ比の改善が可能
である。エンコーダ８９はこれらのコンパレータの出力
を受けて、前述のように１から０に切り換わる所に対応
する２進コードを出力する。

【００５９】図９は図８のＡＤコンパレータ１４の動作
説明図である。図９において、（１）は入力信号ＳＣＡ
である。図７の（１１）に示されるようにノイズ部分ｐ
と信号部分ｑとにより構成されている。（２）は、Ｐａ
ｄ１を示す。ＳＣＡのノイズ部分に対応するタイミング
でパルスが発生する。（３）は、各コンパレータの入力
信号である。Ｐａｄ１によりＳＣＡのｐの部分がＶｂの
電圧になっている。（４）は、あるコンパレータの出力
信号である。このコンパレータの（３）の入力の他方の
入力には（３）中Ｖｘで示されている電圧が加わってい
る。従って、（３）の信号の電圧がＶｘを越えた場合、
（４）の信号が１になっている。

【００６０】（５）は、エンコーダ８９の出力である。
入力信号Ｓｃａに対応したディジタル信号が得られてい
る。（６）は、Ｐａｄ２を示す。（５）の信号のうち、
ＳＣＡの信号部分に対応するディジタル信号を取り出す
タイミングのパルスである。（７）は、Ｄ型フリップフ
ロップ９０の出力Ｓａｄである。（５）のうち信号部分
に対応するディジタル信号のみが取り出されている。

【００６１】図８の構成では、フラッシュ型のＡＤコン
バータを構成したが、ハーフフラッシュと呼ばれる構成
も可能である。例えば８ビットの出力を得るために、４
ビットのフラッシュ型のＡＤコンバータ２個と４ビット
のＤＡコンバータと、信号遅延回路及び減算回路とを用
いればハーフフラッシュ型のＡＤコンバータを構成でき
ることはよく知られている。この際にも、上述の２つの
ＡＤコンバータを図８の構成にすることが可能である。

【００６２】図８の構成では、図４と同様に要素部品と
して、スイッチ回路、コンデンサ、コンパレータ等が用
いられているが、これらの要素部品はＭＯＳトランジス
タを用いると大変容易に実現することができる。従っ
て、図８の構成をＭＯＳトランジスタで構成すると、Ｍ
ＯＳトランジスタの特性である低消費電力、高集積度と
いう特徴を十分に生かし、装置の小型、低消費電力化が
可能になる。

【００６３】また、図６の構成では、ノイズ部分のアン
プと信号部分のアンプが全く対照的に構成されており、
さらに出力においてこれを切り換え、同時に次段に渡す
構成のため、実質的に信号からノイズが減算されて、Ｓ
／Ｎが向上する。またさらに、アンプの利得はコンデン
サの比率で定まるため、ＩＣ化した際に各回路の定数が
絶対精度と比較して相対精度が非常に高いという特性と
よくマッチしており、また、コンデンサの容量比は、ほ
ぼ機械寸法で定まるため、抵抗比を用いた場合と比較し
てもさらに精度の高い回路を実現することができる。さ
らに、反転アンプき利得の回路全体に与える影響は非常
に少なく、これもＩＣ化する際にアンプの利得がバラつ
きやすい欠点を補うことができる。

【００６４】また、可変ゲインアンプの利得の設定が直
接ディジタル信号で行えるため、大量生産時の個々のば
らつきや温度変動などが非常に少なく、また、マイクロ
コンピュータなどのディジタル回路で直接制御可能なた
め利得調整用のＤＡコンバータを必要としない。

【００６５】

【発明の効果】以上のように、請求項１の発明によれ
ば、撮像素子の出力信号に対してディジタル処理回路と
は別のＩＣ上のディジタル化回路で処理を行うように構
成したことによりディジタル処理回路から発生するノイ
ズが撮像素子の出力信号に与える影響を最少限に留める
ことができる。また、アナログ信号はディジタル化回路
のＩＣの内部で全て処理されるためにノイズの影響を少
なくすることができる。

【００６６】従って、装置全体として従来と同一の配置
にしても、これらのノイズの影響を受けないためＳ／Ｎ
比の良い装置を実現できる。さらに、装置全体を小型化
した際に隣接する部品からのノイズの影響を除くための
電磁シールドを必要とせず、あるいは必要な大きさまで
小さくできないことが生じたりすることが無い。また、
装置を構成する部品数が非常に少なくなるため、装置を
小型化、低消費電力化することができる、等の効果があ
る。

【００６７】また、請求項２の発明によれば、ディジタ
ル化回路におけるサンプルアンドホールドからゲイン可
変、ゲイン可変からＡＤ変換への信号の受け渡しの際
に、撮像素子の各画素毎にノイズ部分と信号部分とが伝
達されるように構成したので、後段において、実質的に
信号部分からノイズ部分が減算されるため、温度変動や
外来、電源ノイズ、能動素子の発生する低域ノイズなど
の影響を受けない。

【００６８】従って、個々の回路の特性として、温度に
よる電圧ドリフトや電源電圧変動の抑圧比、低域ノイズ
電圧等の項目について、通常必要とされる値より大幅に
大きな値であっても、回路全体としては十分な特性を得
ることができ、このため、各回路に補正回路等の必要が
無くなり、また、余分に電流を流して特性を向上させる
必要も無いため、無調整化、コスト低減、低消費電力
化、小面積化がはかれる。

【００６９】さらに、小型化した際に、周辺回路からの
影響を受けにくいため、電磁シールドなどを必要としな
い。特に、能動素子としてＭＯＳトランジスタを用いる
ことにより、大幅な低消費電力化と大規模集積化が可能
になり、装置の小型化、低消費電力化が可能になる。ま
た、ディジタル化回路を単一のＩＣとして製造する際
に、チップ面積を小さくできるため、製造歩溜まりが向
上し、また、チップ内の回路の特性ばらつきが押さえら
れるため精度が向上する等の効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図であ
る。

【図２】図１のディジタル化回路の構成例を示すブロッ
ク図である。

【図３】図２のディジタル化回路の動作説明のためのタ
イミングチャートである。

【図４】図２のディジタル化回路におけるサンプルアン
ドホールド回路の構成例を示す構成図である。

【図５】図４の動作説明のためのタイミングチャートで
ある。

【図６】図２のディジタル化回路におけるクランプ型ア
ンプの構成例を示す構成図である。

【図７】図６のクランプ型アンプ動作説明のためのタイ
ミングチャートである。

【図８】図２のディジタル化回路におけるＡＤコンバー
タの構成例を示す構成図である。

【図９】図８のＡＤコンバータの動作説明のためのタイ
ミングチャートである。

【符号の説明】

２撮像素子３ディジタル化回路４ディジタル処理回路１０，１１サンプルアンドホールド回路１３クランプ型アンプ１４ＡＤコンバータ

Claims

【特許請求の範囲】

【請求項１】所定の画素数を有し被写体の光学像を電
気的な信号に変換して出力する撮像素子と、上記撮像素子の出力信号をサンプルアンドホールド、ゲ
イン可変、ＡＤ変換を順次に行ってディジタル信号に変
換するディジタル化回路と、上記ディジタル化回路から得られる上記ディジタル信号
を信号処理して所定の形式のディジタルビデオ信号に変
換するディジタル処理回路とを備え、上記ディジタル化回路とディジタル処理回路とがそれぞ
れ単一の半導体集積回路で構成されていることを特徴と
する撮像装置。
【請求項２】上記ディジタル化回路における上記サン
プルアンドホールド出力と上記ゲイン可変との間、又は
上記ゲイン可変出力と上記ＡＤ変換との間の信号が、上
記撮像素子の１画素分の信号についてノイズ部分と信号
部分とで構成されていることを特徴とする請求項１記載
の撮像装置。