JP3618232B2 - 固体撮像装置のクランプ回路 - Google Patents
固体撮像装置のクランプ回路 Download PDFInfo
- Publication number
- JP3618232B2 JP3618232B2 JP26375098A JP26375098A JP3618232B2 JP 3618232 B2 JP3618232 B2 JP 3618232B2 JP 26375098 A JP26375098 A JP 26375098A JP 26375098 A JP26375098 A JP 26375098A JP 3618232 B2 JP3618232 B2 JP 3618232B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mosfet
- inverting amplifier
- imaging device
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 25
- 239000003990 capacitor Substances 0.000 claims description 38
- 238000005070 sampling Methods 0.000 description 10
- 230000002596 correlated effect Effects 0.000 description 9
- 238000001228 spectrum Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/7795—Circuitry for generating timing or clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Manipulation Of Pulses (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、固体撮像装置から出力された画素信号を相関2重サンプリングするときに用いられるクランプ回路に関する。
【0002】
【従来の技術】
固体撮像装置には、CCD型、CMOS型等、各種のものが提案及び実用化されている。この様な固体撮像装置において、画素信号のノイズを抑圧するには、各画素信号を黒レベルと信号レベルの対により構成し、各画素信号毎に、黒レベルをクランプ電位にクランプし、信号レベル期間に、該クランプを解除して、黒レベルから信号レベルへの変化分をサンプルホールドするという相関2重サンプリング(CDS)が極めて有効であることが、従来より知られている。
【0003】
例えば、CCD撮像装置の場合には、各画素信号毎のリセットノイズが黒レベルと信号レベルに相関をもって発生するため、該リセットノイズが前記CDS動作により除去される。また、CMOS撮像装置の場合には、固定パターンノイズが黒レベルと信号レベルに相関をもって発生するため、該固定パターンノイズが前記CDS動作により除去される。更に、どの様な種類の固体撮像装置においても、低周波域のノイズがMOS型の出力アンプで発生し易いが、低周波ノイズは、対となる黒レベルと信号レベル間でやはり相関があるため、CDS動作で抑圧することが可能である。
【0004】
このCDS動作を実現するために、CCD撮像装置においては、CCDとは別素子により構成される専用素子が使われることが多く、クランプ回路及びサンプルホールド回路ともに、複雑な回路構成となる。CMOS撮像装置においては、CCDとCDS回路の一体化が容易なため、比較的簡単な回路構成が提案されている。
【0005】
クランプ回路としては、クランプ容量と反転増幅器を用いた例があり、これが特開平5−207220号公報に示されている。この公報には、反転増幅器を複数個用い、該反転増幅器毎のバラツキを抑えるという技術が開示されている。ここでは、その技術は直接関係ないので、これを省き、クランプ回路の要点のみを図6に示す。図6(a)はクランプ回路全体を示すブロック図、(b)は該クランプ回路における反転増幅器を示す回路図、(c)は該反転増幅器の動作を説明するためのグラフである。
【0006】
反転増幅器102は、図6(b)に示すようにn型MOSFET111,112の組み合わせで構成される。この反転増幅器102において、各FET111,112の閾値をVT1,VT2とすると、次式(1)が成立する。
【0007】
Vo>Vi−VT1,VD−Vo>VD−Vo−VT2 …(1)
ただし、Viは入力電圧(固体撮像素子からの画素信号)、Voはクランプ回路101の出力電圧、VDは電源電圧である。
【0008】
上記式(1)の条件では、各FET111,112は飽和領域動作となる。このとき、各FET111,112に流れる電流IDは等しいから、次式(2)が成立する。
【0009】
K・(W1/L1)・(Vi−VT1)2
=K・(W2/L2)・(VD−Vo−VT2)2 …(2)
ただし、Kはトランスコンダクタンス・パラメータ、W1/L1、W2/L2は各FET111,112のチャネル幅/チャネル長である。
【0010】
更に、上記式(2)を整理すると、クランプ回路101の出力電圧Voは次式(3)によって表される。
【0011】
Vo=−α・(Vi−VT1)+(VD−VT2) …(3)
ただし、α=√((W1/L1)/(W2/L2))、である。
【0012】
図6(c)のグラフは、入力電圧Viと出力電圧Voの関係を示している。図6(c)のグラフにおいて、直線部121が上記式(3)の関係を表している。
【0013】
図6(a)のクランプ回路において、反転増幅器102の入出力を短絡した状態では、Vi=Vo=V1となる。
【0014】
各FET111,112がエンハンスメント形であるならば、VT1>0,VT2>0であるため、スイッチSW1をオフにして、入出力を切り離した状態では、Vi<V1、Vo>V1となり、上記式(1)を満たす。従って、各FET111,112は飽和領域で動作し、図6(c)の直線部121で動作する。よって入力変化分viと出力変化分voの比は、次式(4)で表される。
【0015】
vo/vi=−α …(4)
以上の関係を前提とすると、図6(a)のクランプ回路において、制御信号φcによってクランプスイッチSW1をオンにし、反転増幅器102の入出力を短絡すると、クランプ電位がV1となる。その後、クランプスイッチSW1をオフとし、この状態で入力信号Viを入力すると、クランプ容量Ccによって入力信号ViのDC成分がカットされ、入力信号ViのAC成分、つまり変化分viが反転増幅器102によってゲイン−α倍で増幅され、反転増幅器102からは変化分voが出力される。このとき、反転増幅器102の出力側の電位は、vo+V1となる。αの値は、上記式(3)から容易に分かるように、任意の高い値を設定することができ、よって増幅が可能である。また、クランプ電位となる電圧V1は、入出力間の短絡により、常に先述のように図6(c)の直線部121において定まり、最適の動作点が得られる。
【0016】
図6(a)のクランプ回路を画素信号の周期で高速に動作させるものとすると、このときの該クランプ回路の各信号は、例えば図7に示す様に変化する。
【0017】
図7(a)は、入力電圧Vi(固体撮像素子からの画素信号)を示し、画素信号の周期T3の内、T1が黒レベル期間、T2が信号レベル期間である。
【0018】
図7(a)に示す様に、各画素信号において、黒レベルに対する信号レベルの変化分viが一定であっても、固体撮像装置特有のノイズにより、各画素信号毎に、信号レベルが変動している。
【0019】
この様な固体撮像装置特有のノイズをクランプ動作によって抑圧する。すなわち、図7(b)に示す様に、期間T1内の期間T4に、制御信号φcによってクランプスイッチSW1をオンにし、反転増幅器102の入出力を短絡して、黒レベルをクランプ電位V1にクランプし、この後にクランプを解除して、信号レベルの変化分viのみをクランプ容量Ccを介して反転増幅器102に入力し、図7(c)に示す様に、反転増幅器102によりゲイン−α倍に増幅された変化分vo(AC成分)を得る。これによって、画素信号のノイズ成分が抑圧され、画素信号の信号レベルのみを正確に抽出することができる。
【0020】
【発明が解決しようとする課題】
しかしながら、上記従来のクランプ回路においては、クランプ電位に下記ノイズが含まれる。
【0021】
▲1▼スイッチSW1のオン時に反転増幅器102の入力側に導入されるkTCノイズ。
【0022】
▲2▼MOSFETからなる反転増幅器の出力側に発生するノイズ。
【0023】
ここで、▲1▼は反転増幅器がノイズを全く含まない理想的な場合でも発生するもので、次式(5)で表される。
【0024】
VnA=√(kT/C) …(5)
ただし、Cは反転増幅器の入力側での有効容量、kはボルツマン定数、Tは絶対温度である。
【0025】
また、▲2▼は一般に次式(6)で表される。
【0026】
VnB=√(α2・(Vn1)2+(Vn2)2) …(6)
ただし、Vn1は図6(b)のFET111側で発生する等価ノイズ、Vn2はFET112側で発生する等価ノイズである。また、Vn1,Vn2は、それぞれ熱ノイズとフリッカノイズの和である。
【0027】
従って、クランプ電位には、次式(7)に示すノイズVnAとVnBとの和が現れる。
【0028】
Vn=√((VnA)2+(VnB)2) …(7)
この様にクランプ電位のノイズは、kTCノイズ、熱ノイズ及びフリッカノイズからなる。kTCノイズ及び熱ノイズのスペクトラムは白色であり、フリッカノイズは1/fの周期で現れる(fは周波数である)。
【0029】
しかしながら、クランプ動作により周期T3=1/fcで画素信号をサンプリングするため、クランプ電位のノイズスペクトラムは、ナイキスト限界:fN=fc/2によって制約され、図8のグラフの特性曲線VNに示す様なものとなる。同様に、画素信号のスペクトラムもサンプリングによりナイキスト限界:fN=fc/2によって制約され、図8のグラフの特性曲線Vsに示す様なものとなる。
【0030】
以上の考察に基づくと、クランプ電位は、図6(c)に示すV1の値では安定せず、上記式(7)に示すノイズVnに含まれる図8の特性曲線VNのノイズにより変動する。例えば、図7(c)に示す様に、ノイズ成分Δvnが原因となって、クランプ電位が電圧V1に対してノイズ成分Δvcだけばらつくと、信号レベルがノイズ成分△voでばらつく。これによって、画質が劣化する。
【0031】
すなわち、上記従来のクランプ回路においては、黒レベルと信号レベルに相関のあるノイズを除去することはできても、ノイズVnが原因となって、クランプ電位がばらついたときには、このばらつきの影響が信号レベルに現れて、画質が劣化した。
【0032】
なお、図6(a)において、反転増幅器102の出力インピーダンスをZとし、入力側の寄生容量をC’とすると、時定数:τ=C’・Zは、制御信号φcのオン期間T4より十分短くなければならない。この場合、反転増幅器102の動作帯域は、ナイキスト限界:fN=fc/2から明らかな様に、十分高い周波数であるから、周波数帯域fN以内での議論に影響は与えない。
【0033】
そこで、本発明の課題は、簡単な回路構成によりクランプ動作に伴うノイズを大幅に抑圧して、高画質を得ることができる固体撮像装置のクランプ回路を提供することにある。
【0034】
【課題を解決するための手段】
上記課題を解決するために、本発明は、黒レベルと信号レベルからなる画素信号を信号線を通じて入力し、該画素信号のノイズを抑圧して出力する固体撮像装置のクランプ回路であって、前記信号線に挿入され直列接続されたクランプ用の第1容量及び反転増幅器と、直列接続された第1及び第2スイッチと、前記第1及び第2スイッチの中間点と一定電位間に接続された第2容量とを備え、前記第1及び第2スイッチからなる直列回路の両側を前記反転増幅器の入力側及び出力側に接続している。
【0035】
1実施形態では、前記第1及び第2スイッチをクロック信号に同期して開閉しており、前記第1及び第2スイッチが閉じているときに前記反転増幅器の出力側インピーダンスと前記第2容量によって定められる時定数は、前記クロック信号の周期より十分に長くされている。
【0036】
1実施形態では、前記第1スイッチは、第1導電型の第1MOSFET及び第2導電型の第2MOSFETを並列接続してなり、前記第2スイッチは、前記第1導電型の第3MOSFET及び前記第2導電型の第4MOSFETを並列接続してなり、前記第1MOSFET及び前記第3MOSFETは、第1制御信号により駆動され、前記第2MOSFET及び前記第4MOSFETは、第2制御信号により駆動され、前記第1制御信号の極性及び前記第2制御信号の極性は相互に異なる。
【0037】
1実施形態では、前記反転増幅器からの前記画素信号を入力し、該画素信号の信号レベルをサンプリングしてホールドするサンプルホールド回路を備え、前記画素信号の黒レベルの期間に、前記第1及び第2スイッチを閉じて、クランプ動作を行い、前記画素信号の信号レベルの期間に、前記サンプルホールド回路によって該画素信号の信号レベルをサンプリングしてホールドする。
【0038】
1実施形態では、前記第2容量は、外付けのコンデンサである。
【0039】
以下作用について説明する。
【0040】
本発明によれば、クランプ動作時に、第1及び第2スイッチをオンにすると、信号線と一定電位(例えば接地電位)間に十分に大きな第2容量が接続される状態となるため、該信号線上のクランプ電位のノイズ成分が該第2容量を通じて除去され、低ノイズ化することが可能となる。
【0041】
1実施形態によれば、第1及び第2スイッチを第1導電型及び第2導電型(例えばn型及びp型)のMOSFETにより構成し、これらのトランジスタを互いに逆相の制御信号で駆動するから、スイッチ動作に伴う誘導ノイズがキャンセルされ、一層低ノイズのクランプ動作が可能となる。
【0042】
1実施形態によれば、前記クランプ回路の後段にサンプルホールド回路を挿入し、固体撮像装置からの画素信号の黒レベル期間にクランプ動作を行うと共に、信号レベル期間にサンプルホールド動作を行うことにより、相関2重サンプリングを行っている。この相関2重サンプリングを前記低ノイズクランプ動作と組み合わせれば、理想的な低ノイズのクランプ並びにサンプリングが実現される。
【0043】
1実施形態によれば、前記第2容量は、外付けのコンデンサであるため、第2容量を十分大きな値とすることが容易となり、低域通過フィルタによるノイズ抑圧効果を一段と高めることが可能となる。
【0044】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して説明する。
【0045】
図1は、本発明のクランプ回路の1実施形態を示している。図1において、Ccはクランプ容量(第1容量)、Aは反転増幅器、CLは第2容量、SW1,SW2はそれぞれ第1及び第2スイッチを示す。第1及び第2スイッチSW1,SW2は共通の制御信号φCで開閉される。
【0046】
反転増幅器A、第1及び第2スイッチSW1,SW2等は、1つの半導体素子上に形成することができる。これに対し、第2容量CLは、外付け容量としてもよい。
【0047】
図2は、本実施形態のクランプ回路における各信号を示している。入力電圧Vin(固体撮像装置からの画素信号)は、黒レベルと信号レベルの対で構成される。各画素信号は、周期T3で繰り返され、画素信号の周期T3の内、T1が黒レベル期間、T2が信号レベル期間である。
【0048】
画素信号は、クランプ容量Ccに入力され、そのDC成分がクランプ容量Ccによって遮断され、その変化分(AC成分)のみがクランプ容量Ccを通じて反転増幅器Aに入力される。
【0049】
期間T4において、第1及び第2スイッチSW1,SW2が制御信号φcに応答して閉じると、反転増幅器Aの入出力が短絡され、反転増幅器Aの入出力にクランプ電位V1が与えられる。
【0050】
期間T4以外では、第1及び第2スイッチSW1,SW2が開かれ、反転増幅器Aの入出力が開放される。このとき、クランプ容量Ccを通じて入力された画素信号の変化分viが反転増幅器Aによって−α倍で増幅され、該反転増幅器Aからは変化分voが出力される。
【0051】
以降同様に、各画素信号毎に、期間T4において反転増幅器Aの入出力にクランプ電位V1が与えられ、期間T4以外において画素信号の変化分viがクランプ容量Ccを通じて反転増幅器Aに与えられ、ここで増幅されて変化分voが出力される。
【0052】
なお、高速応答が求められる期間、即ち各信号レベル期間T2においては、第1及び第2スイッチSW1,SW2がオフ状態であるから、第2容量CLがどんなに大きな容量であっても、信号レベルの抽出動作は影響を受けない。
【0053】
さて、クランプ動作の期間T4においては、第1及び第2スイッチSW1,SW2が閉じられ、反転増幅器Aの入出力が第1及び第2スイッチSW1,SW2の中間点の大きな第2容量CLを介して接地される。この期間T4における反転増幅器Aの出力インピーダンスをZとすると、時定数τLは、Z・CLで表され(τL=Z・CL)、十分大きな値とすることができる。このとき、反転増幅器Aの入力側を時定数τLを持つ積分回路とみなせるから、その周波数特性は、図3のグラフの特性曲線R(f)の様になる。即ち、反転増幅器Aの入力側には、次式(8)によって示される帯域周波数f0を持つを持つ低域通過フィルタが設けられたことになる。
【0054】
f0=1/(2πτL) …(8)
なお、図3のグラフにおいて、特性曲線VNは、図8のグラフと同様に、ナイキスト限界:fN=fc/2によって制約されるクランプ電位のノイズスペクトラムを表し、特性曲線Vsは、図8のグラフと同様に、ナイキスト限界:fN=fc/2によって制約され画素信号のスペクトラムを表す。
【0055】
第2容量CLを大きな値のものとし、時定数τLを増大させて、上記低域通過フィルタの帯域周波数f0を十分に小さくすれば、該低域通過フィルタによってクランプ動作に伴い発生するノイズの大部分をカットすることができる。この結果、図2(c)に示す様にクランプ電位のノイズ成分Δvcは抑圧され、出力信号のノイズ成分Δvoも抑圧される。
【0056】
更に、本実施形態においては、次の効果がある。即ち、図6に示す従来技術では、反転増幅器の出力インピーダンスZを前述のように、τ=C・Z<T4となるよう、小さくする必要があったが、本実施形態では、Cc≪CLであれば、第2容量CLにクランプ電位が充電されて保持されることになる。従って、τL=Z・CLが装置立ち上げ時間(一般に数100ms)内であれば、つまり、装置が実際に稼動するまでに、第2容量CLにクランプ電位が充電されれば、出力インピーダンスZが大きくても良い。これによって、反転増幅器Aの設計上の制約が大幅に緩和される。
【0057】
なお、本実施形態におけるクランプ動作は、画素信号の周期毎の高速動作を対象としている。従って、画素信号の周期の数百倍程度の周期(例えば2次元撮像装置での水平周期)を1単位とする低速のクランプ動作と組み合わせれば、該低速のクランプ動作により発生した低域のノイズをカットすることが可能となる。
【0058】
図4は、図1に示したクランプ回路の具体例を示している。ここでは、反転増幅器Aをn型MOSFET15,16の組み合わせで構成している。この反転増幅器Aの動作特性は、図6(b)に示す反転増幅器102と全く同様である。
【0059】
また、第1及び第2スイッチSW1,SW2をCMOS回路で構成して示している。第1スイッチSW1は、n型MOSFET11とp型MOSFET12の組み合わせからなり、また第2スイッチSW2は、n型MOSFET13とp型MOSFET14の組み合わせからなる。各n型MOSFET11,13は、制御信号φcに応答動作し、各p型MOSFET12,14は、制御信号φcを反転してなる反転制御信号/φcに応答動作する。
【0060】
このように第1及び第2スイッチSW1,SW2をCMOS化することにより、該各スイッチSW1,SW2両端の電位が電源電圧0〜VDの範囲で完全にオン/オフする。また、互いに逆相の制御信号φc,/φc(クロック信号)によって駆動されるため、クロック信号による誘導がキャンセルされ、スイッチ動作に伴う誘導ノイズが抑圧される。更に、n型MOSFETとp型MOSFETnMOSの組合せにより、第1及び第2スイッチSW1,SW2のオン抵抗を容易に低くすることができる。
【0061】
図5は、図1に示したクランプ回路の後段に、バッファアンプBを介してサンプルホールド回路を接続してなる相関2重サンプリングのための回路構成を例示している。サンプルホールド回路は、制御信号φsで駆動されるスイッチSW3と、ホールド容量Csにより構成される。スイッチSW3は、MOSトランジスタ等の既知の技術で構成したものである。
【0062】
本実施形態のクランプ回路を通過した信号は、バッファアンプBを介して、図2(c)の信号Voとなる(簡単のためアンプBのゲインを1とする)。信号レベル期間T2のうち期間T5において、制御信号φsによってスイッチSW3をオンにし、信号Voの変化分voをサンプリングして、ホールド容量Csにホールドする。この結果、サンプルホールド回路の出力信号SHoutは、図2(e)に示す様に、ノイズが除去された正味の変化分voのみとなり、この変化分voがノイズを含まないクランプ電位V1に重畳されて得られる。即ち、極めて低ノイズの相関2重サンプリングを実現することができる。出力信号SHoutをさらに他のバッファアンプを通してもよい。
【0063】
なお、本発明は、上記実施形態に限定されるものでなく、多様に変形することができる。例えば、反転増幅器やスイッチを構成する各スイッチング素子は、MOSFETに限定されるものでなく、他の種類の能動素子を用いても構わない。また、クランプ回路において、抵抗や他の能動素子等を適宜に追加することができる。
【0064】
【発明の効果】
以上説明した様に、本発明によれば、画素信号のクランプ動作において、反転増幅器を用いたときに問題となる各種のノイズの発生を大幅に抑えることが可能となる。
【0065】
この反転増幅器を利用した場合は、高いゲインが得られるばかりでなく、クランプ電位が自動的に最適値に設定される。
【0066】
従って、本発明は、画素信号のクランプ動作ために反転増幅器を用いることを前提とした上で、反転増幅器の欠点を抑制しつつ、反転増幅器の利点を有効に活用することを可能にするものである。
【0067】
また、本発明のクランプ回路は、従来のクランプ回路と比較すると、1組のスイッチ素子と大きな1個の第2容量を追加するのみで済む。
【0068】
更に、クランプ動作時以外では、第2容量を反転増幅器から切り離すので、第2容量を大きくすることができる。そして、この大きな第2容量にクランプ電位を充電して保持することができるので、反転増幅器への制約が緩和される。また、大きな第2容量を外付けとすることも可能であり、これを容易に実現することができる。
【0069】
また、本発明のクランプ回路を相関2重サンプリングのために用いれば、極めて低ノイズの固体撮像装置を形成することが可能となる。
【0070】
更に、第1及び第2スイッチをそれぞれn型及びp型MOSFETにより構成し、互いに逆相の制御信号で駆動することから、スイッチ動作に伴い誘導されるノイズがキャンセルされ、一層低ノイズのクランプ動作を実現することができる。
【図面の簡単な説明】
【図1】本発明のクランプ回路の1実施形態を示すブロック図である。
【図2】図1のクランプ回路における各信号を示すタイミングチャートである。
【図3】図1のクランプ回路における低域通過フィルタの特性、クランプ電位のノイズスペクトラム特性、及び画素信号のスペクトラム特性を示すグラフである。
【図4】図1に示したクランプ回路における第1及び第2スイッチの構成を例示する回路図である。
【図5】図1に示したクランプ回路にサンプルホールド回路等を追加してなるブロック図である。
【図6】(a)は従来の固体撮像装置のクランプ回路を示すブロック図、(b)は(a)のクランプ回路における反転増幅器を示す回路図、(c)は(b)の反転増幅器の特性を示すグラフである。
【図7】図6(a)のクランプ回路における各信号を示すタイミングチャートである。
【図8】図6のクランプ回路におけるクランプ電位のノイズスペクトラム特性、及び画素信号のスペクトラム特性を示すグラフである。
【符号の説明】
Cc クランプ容量(第1容量)
A 反転増幅器
CL 第2容量
SW1 第1スイッチ
SW2 第2スイッチ
11,13 n型MOSFET
12,14 p型MOSFET
Claims (5)
- 黒レベルと信号レベルからなる画素信号を信号線を通じて入力し、該画素信号のノイズを抑圧して出力する固体撮像装置のクランプ回路であって、
前記信号線に挿入され直列接続されたクランプ用の第1容量及び反転増幅器と、
直列接続された第1及び第2スイッチと、
前記第1及び第2スイッチの中間点と一定電位間に接続された第2容量とを備え、
前記第1及び第2スイッチからなる直列回路の両側を前記反転増幅器の入力側及び出力側に接続した固体撮像装置のクランプ回路。 - 前記第1及び第2スイッチをクロック信号に同期して開閉しており、
前記第1及び第2スイッチが閉じているときに前記反転増幅器の出力側インピーダンスと前記第2容量によって定められる時定数は、前記クロック信号の周期より十分に長くされている請求項1に記載の固体撮像装置のクランプ回路。 - 前記第1スイッチは、第1導電型の第1MOSFET及び第2導電型の第2MOSFETを並列接続してなり、
前記第2スイッチは、前記第1導電型の第3MOSFET及び前記第2導電型の第4MOSFETを並列接続してなり、
前記第1MOSFET及び前記第3MOSFETは、第1制御信号により駆動され、
前記第2MOSFET及び前記第4MOSFETは、第2制御信号により駆動され、
前記第1制御信号の極性及び前記第2制御信号の極性は相互に異なる請求項1に記載の固体撮像装置のクランプ回路。 - 前記反転増幅器からの前記画素信号を入力し、該画素信号の信号レベルをサンプリングしてホールドするサンプルホールド回路を備え、
前記画素信号の黒レベルの期間に、前記第1及び第2スイッチを閉じて、クランプ動作を行い、
前記画素信号の信号レベルの期間に、前記サンプルホールド回路によって該画素信号の信号レベルをサンプリングしてホールドする請求項1に記載の固体撮像装置のクランプ回路。 - 前記第2容量は、外付けのコンデンサである請求項1に記載の固体撮像装置のクランプ回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26375098A JP3618232B2 (ja) | 1998-09-17 | 1998-09-17 | 固体撮像装置のクランプ回路 |
KR1019990039945A KR100301885B1 (ko) | 1998-09-17 | 1999-09-16 | 고체촬상장치의 클램핑회로 |
US09/398,343 US6606118B1 (en) | 1998-09-17 | 1999-09-17 | Clamping circuit for solid-state imaging apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26375098A JP3618232B2 (ja) | 1998-09-17 | 1998-09-17 | 固体撮像装置のクランプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000101931A JP2000101931A (ja) | 2000-04-07 |
JP3618232B2 true JP3618232B2 (ja) | 2005-02-09 |
Family
ID=17393779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26375098A Expired - Lifetime JP3618232B2 (ja) | 1998-09-17 | 1998-09-17 | 固体撮像装置のクランプ回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6606118B1 (ja) |
JP (1) | JP3618232B2 (ja) |
KR (1) | KR100301885B1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001056382A (ja) * | 1999-06-07 | 2001-02-27 | Toshiba Corp | 放射線検出器及び放射線診断装置 |
JP2010246129A (ja) * | 1999-06-07 | 2010-10-28 | Toshiba Corp | 放射線検出器 |
JP3751187B2 (ja) * | 2000-06-26 | 2006-03-01 | 松下電器産業株式会社 | 固体撮像装置 |
JP2004088323A (ja) * | 2002-08-26 | 2004-03-18 | Sanyo Electric Co Ltd | 撮像装置 |
JP4662833B2 (ja) * | 2005-10-04 | 2011-03-30 | 富士フイルム株式会社 | サンプルホールド増幅回路、相関二重サンプリング回路 |
CN111918003B (zh) * | 2019-05-08 | 2022-11-25 | 上海耕岩智能科技有限公司 | 图像传感器及其信号采集方法和电路、存储介质、终端 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2965777B2 (ja) | 1992-01-29 | 1999-10-18 | オリンパス光学工業株式会社 | 固体撮像装置 |
JPH0865580A (ja) * | 1994-08-19 | 1996-03-08 | Canon Inc | 撮像装置 |
US6018364A (en) * | 1996-02-06 | 2000-01-25 | Analog Devices Inc | Correlated double sampling method and apparatus |
-
1998
- 1998-09-17 JP JP26375098A patent/JP3618232B2/ja not_active Expired - Lifetime
-
1999
- 1999-09-16 KR KR1019990039945A patent/KR100301885B1/ko not_active IP Right Cessation
- 1999-09-17 US US09/398,343 patent/US6606118B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100301885B1 (ko) | 2001-11-07 |
US6606118B1 (en) | 2003-08-12 |
JP2000101931A (ja) | 2000-04-07 |
KR20000023229A (ko) | 2000-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7642846B2 (en) | Apparatuses and methods for providing offset compensation for operational amplifier | |
US8493139B2 (en) | Low noise auto-zero circuits for amplifiers | |
Tian et al. | Analysis of temporal noise in CMOS photodiode active pixel sensor | |
US7639073B2 (en) | Switched-capacitor amplifier with improved reset phase | |
US7030922B2 (en) | Image pickup apparatus which reduces noise generated in an amplifier transistor | |
US8563916B2 (en) | Compact low noise signal readout circuit having at least one open-loop amplifier and method for operating thereof | |
JP5645543B2 (ja) | 撮像装置 | |
US8542066B2 (en) | Apparatus and methods for reducing output noise of a signal channel | |
US20080273106A1 (en) | Class AB amplifier and imagers and systems using same | |
JPH0927883A (ja) | 画像読取信号処理装置 | |
JP3667186B2 (ja) | 信号転送装置及びそれを用いた固体撮像装置 | |
JP2009538099A (ja) | Cmosリニア電圧/電流デュアル・モード・イメージャ | |
JP3618232B2 (ja) | 固体撮像装置のクランプ回路 | |
JP4110816B2 (ja) | 画素信号処理方法および装置、撮像装置 | |
JP3877360B2 (ja) | 固体撮像装置 | |
US6573784B2 (en) | Low power wide bandwidth programmable gain CDS amplifier/instrumentation amplifier | |
JPH10164442A (ja) | 相関二重サンプリング回路 | |
US20060022708A1 (en) | Semiconductor device and camera using same | |
JP2011013037A (ja) | アレイセンサ装置 | |
JP3685118B2 (ja) | Cmosインバータ回路及びdcオフセット検出回路 | |
JP2003134303A (ja) | 画像読取信号処理装置 | |
Wei et al. | Analysis and a Reduction Method of Temporal Noise in the CMOS Image Sensor Readout Chain | |
JP3687046B2 (ja) | 電子装置 | |
JP2942198B2 (ja) | サンプリングホールド回路 | |
JP2010148008A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041109 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
EXPY | Cancellation because of completion of term |