KR100301885B1 - 고체촬상장치의 클램핑회로 - Google Patents

고체촬상장치의 클램핑회로 Download PDF

Info

Publication number
KR100301885B1
KR100301885B1 KR1019990039945A KR19990039945A KR100301885B1 KR 100301885 B1 KR100301885 B1 KR 100301885B1 KR 1019990039945 A KR1019990039945 A KR 1019990039945A KR 19990039945 A KR19990039945 A KR 19990039945A KR 100301885 B1 KR100301885 B1 KR 100301885B1
Authority
KR
South Korea
Prior art keywords
switch
signal
clamping
inverting amplifier
circuit
Prior art date
Application number
KR1019990039945A
Other languages
English (en)
Other versions
KR20000023229A (ko
Inventor
와타나베타카시
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20000023229A publication Critical patent/KR20000023229A/ko
Application granted granted Critical
Publication of KR100301885B1 publication Critical patent/KR100301885B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Picture Signal Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

흑레벨 및 신호레벨을 포함하는 화소신호를 신호선을 통해 수신하여 노이즈가 억제된 화소신호를 출력하는 고체촬상장치의 클램핑회로는: 상기 신호선에 삽입되어 서로 직렬 접속된 제 1 용량 및 반전증폭기; 직렬회로를 형성하기 위해 서로 직렬로 접속된 제 1 스위치 및 제 2 스위치; 및 직렬회로의 상기 제 1 및 제 2 스위치와 일정전위 사이에 접속된 제 2 용량을 포함하며, 상기 제 1 스위치 및 제 2 스위치를 포함하는 직렬 회로의 양측은 각각 상기 반전증폭기의 입력측 및 출력측에 접속되며; 상기 제 1 스위치 및 제 2 스위치는 클록신호에 동기하여 개폐되고; 상기 제 1 스위치 및 제 2 스위치가 닫힐 때 반전증폭기의 출력측 임피던스 및 제 2 용량에 의해 정해지는 시정수가 상기 클록신호의 주기보다 충분히 길다.

Description

고체촬상장치의 클램핑회로{CLAMPING CIRCUIT FOR SOLID-STATE IMAGING APPARATUS}
본 발명은 고체촬상장치로부터 출력된 화소신호의 상관 2중 샘플링(CDS)에 사용되는 클램핑회로에 관한 것이다.
CCD형 장치, CMOS형 장치 등의 각종의 고체촬상장치의 종류가 제안되어 실용화되고 있다. 이러한 장치에 있어서, 흑레벨 및 신호레벨을 포함하는 화소신호의 노이즈를 억제하기 위해 상관 2중 샘플링(CDS)이 매우 효과적인 것으로 종래부터 알려져 있다. 상관 2중 샘플링에서, 각 화소신호의 흑레벨이 클램핑전위에 클램프되고, 신호레벨기간 동안에, 클램핑이 해제되고 흑레벨로부터 신호레벨로의 변화분이 샘플 및 홀드된다.
예컨대, CCD형 촬상장치에 있어서, 흑레벨 및 신호레벨에 상관하여 리셋 노이즈가 각 화소신호마다 발생되기 때문에, 리셋 노이즈가 상기 설명된 CDS 동작에 의해 제거될 수 있다. CM0S형 촬상장치에 있어서, 고정된 패턴 노이즈가 흑레벨 및 신호레벨에 상관하여 발생되기 때문에, 고정된 패턴 노이즈도 CDS 동작에 의해 제거될 수 있다. 또한, 어떤 종류의 고체촬상장치에 있어서, M0S형 출력증폭기가 저주파영역 내에서 노이즈를 쉽게 발생하더라도, 저주파 노이즈는, 서로 대응하는 흑레벨과 신호레벨 사이에서 상관되어 있기 때문에 CDS 동작에 의해 억제될 수 있다.
이 CDS 동작을 얻기 위해서, CCD와는 별도의 소자가 CCD형 촬상장치에 빈번히 사용된다. 따라서, CCD형 촬상장치는 클램핑회로 및 샘플 홀드회로에 접속되어복잡한 회로구성을 초래한다. CM0S 촬상장치에 있어서는, CCD 및 CDS 회로가 용이하게 일체화되기 때문에 비교적 간단한 회로구성이 제안된다.
일본국 특허공개공보 제 93-207220호에 설명된, 클램핑용량 및 반전증폭기를 사용하는 클램핑회로의 예가 공개되어 있다. 이 공보는 복수의 반전증폭기를 사용함에 의해 각 반전증폭기의 변화분을 감소시키는 기술을 공개하고 있다. 그러나, 이 기술은 본 발명에 직접적인 관계가 없다; 따라서, 도 6(a) 내지 6(c)에 도시된 클램핑회로의 구체적인 특징을 제외하고, 상세한 설명은 생략한다. 도 6(a)는 클램핑회로의 전체를 나타내는 블록도이다. 도 6(b)은 클램핑회로에서의 반전증폭기를 나타내는 회로도이다. 도 6(c)는 반전증폭기의 동작을 설명하기 위한 그래프이다.
도 6(b)에 도시된 바와 같이, 반전증폭기(102)는 n형 MOSFET(111, 112)의 조합을 포함한다. 반전증폭기(102)에 있어서, FET(111,112)의 임계값이 각각 VT1및 VT2인 경우, 다음 식(1)이 성립된다:
Vo > Vi-VT1, VD-Vo > VD-Vo-VT2…(1)
여기서, Vi는 입력전압(고체촬상장치로부터의 화소신호)을 나타내며, Vo는 클램핑회로(1O1)의 출력전압을 나타내고, VD는 전원전압을 나타낸다.
식(l)에 의해 정의되는 조건하에서, FET(111,112)는 포화영역에서 동작한다. 이 경우에, FET(111,112)에 흐르는 전류(ID)가 동일하므로, 다음 식(2)이 성립된다.
K×(W1/L1)×(Vi+VT1)2= K×(W2/L2)×(VD-Vo-VT2)2…(2)
여기서, K는 트랜스콘덕턴스 파라미터를 나타내며, W1및 W2는 각각 FET(111,112)의 채널폭을 나타내고, L1및 L2는 각각 FET(111,112)의 채널길이를 나타낸다.
또한, 식(2)로부터, 클램핑회로(101)의 출력전압(Vo)은 다음 식(3)에 의해 나타내진다.
Vo = -α×(Vi-VTl)+(VD-VT2) …(3)
여기서, α = √((W1/Ll)/(W2/L2))이다.
도 6(c)의 그래프는 입력전압(Vi) 및 출력전압(Vo)의 관계를 나타낸다. 도 6(c)의 그래프에서, 직선부(121)가 식(3)을 만족한다.
도 6(a)에 도시된 클램핑회로에서, 반전증폭기(102)의 입출력이 단락되는 상태에서 Vi=Vo=V1이 된다.
FET(111,112)가 인핸스먼트형일 때, VT10, VT2O 이다. 따라서, 스위치(SW1)가 서로 입출력을 분리하기 위해 오프로 될 때, Vi<V1, Vo>V1이 되어, 식(1)을 만족한다. 따라서, FET(111,112)는 포화영역에서, 즉, 도 6(c)의 직선부에서 동작한다. 따라서, 입력변화분(vi)에 대한 출력변화분(vo)의 비는 다음 식(4)에 의해 나타내진다:
vo/vi = -α …(4)
상기 조건하에서, 도 6(a)의 클램핑회로에서, 제어신호(øc)에 의해 클램핑스위치(SW1)가 반전증폭기(102)의 입출력을 단락하기 위해 온으로 될때, 클램핑전위는 V1이 된다. 그 후, 클램핑스위치(SW1)가 오프로 되고 오프 상태로 유지되는 동안 입력신호(Vi)가 입력될 때, 클램핑용량(Cc)에 의해 입력신호(Vi)의 DC 성분이 차단된다. 부가하여, 입력신호(Vi)의 AC 성분, 즉, 변화분(vi)이 반전증폭기(102)에 의해 -α의 게인으로 증폭되고, 반전증폭기(102)로부터 변화분(vo)이 출력된다. 이 때, 반전증폭기(102)의 출력측 전위는 vo+V1이 된다. α의 값은 식(3)으로부터 용이하게 알 수 있는 바와 같이 임의의 높은 값으로 설정될 수 있기 때문에, 증폭이 실행될 수 있다. 또한, 클램핑전압으로 되는 전압(V1)은, 입출력 단락에 의해 상기 설명된 바와 같이 도 6(c)의 직선부(121)의 임의의 점으로 항상 고정되어, 최적의 동작점이 얻어진다.
도 6(a)에 도시된 클램핑회로가 화소신호와 동일한 주기로 고속으로 동작되는 것으로 가정하면, 클램핑회로의 각 신호는, 예컨대, 도 7에 도시된 바와 같이 변화한다.
도 7은 입력전압(Vin)(고체촬상소자로부터의 화소신호)을 나타낸다. 화소신호의 주기(T3)내에서, 기간(T1)이 흑레벨기간이고, 기간(T2)이 신호레벨기간이다.
도 7에 도시된 바와 같이, 각 화소신호에 있어서 흑레벨에 대한 신호레벨의 변화분(vi)이 일정할 때라도, 고체촬상장치의 특유의 노이즈로 인해 각 화소신호마다 신호레벨이 변화한다.
이러한 고체촬상장치의 특유의 노이즈가 클램핑동작에 의해 억제된다. 도 7에 도시된 바와 같이, 기간(T1)내의 기간(T4) 동안, 제어신호(øc)에 의해 반전증폭기(102)의 입출력을 단락하도록 클램핑스위치(SW1)가 온으로 된다. 다음, 흑레벨이 클램핑전위(V1)에 클램프된다. 이 후, 클램핑이 해제되어, 신호레벨의 변화분(vi)만이 클램핑용량(Cc)을 통해 반전증폭기(102)에 입력된다. 그 결과, 도 7에 도시된 바와 같이, 반전증폭기(102)에 의해 -α의 게인으로 증폭된 변화분(vo)(AC 성분)이 제공된다. 이로써 화소신호의 노이즈성분을 억제하여, 화소신호의 신호레벨만이 정확히 추출된다.
그러나, 상기 종래의 클램핑회로에 있어서, 클램핑전위는:
1) 스위치(SW1)가 온일 때 반전증폭기(102)의 입력측에 도입되는 kTC 노이즈; 및
2) MOSFET로 형성되는 반전증폭기의 출력측에 발생되는 노이즈를 포함한다.
반전증폭기가 노이즈를 전혀 포함하지 않는 이상적인 경우라도 발생되는, kTC 노이즈(1))는 다음 식(5)에 의해 나타내진다.
VnA= √(kT/C) …(5)
여기서, C는 반전증폭기의 입력측에서의 유효용량을 나타내며, k는 볼쯔만상수를 나타내고, T는 절대온도이다.
노이즈(2))는 일반적으로 다음 식(6)에 의해 나타내진다.
VnB= √(α2×(Vn1)2+(Vn2)2) …(6)
여기서, Vn1은 FET(111)측(도 6(b))에서 발생하는 등가 노이즈를 나타내고, Vn2는FET(l12)측에서 발생하는 등가 노이즈이다. 각 Vn1, Vn2는 열 노이즈 및 플리커 노이즈의 합계를 나타낸다.
따라서, 다음 식(7)에 도시된, 노이즈(VnA,VnB)의 합계가 클램핑전위에 나타난다.
Vn= √((VnA)2+(VnB)2) …(7)
따라서, 클램핑전위의 노이즈는, kTC 노이즈, 열 노이즈, 및 플리커 노이즈를 포함한다. kTC 노이즈 및 열 노이즈는 백색 노이즈이고, 플리커 노이즈는 1/f의 주기로 나타난다(f는 주파수를 나타냄).
그러나, 클램핑동작에 의해 T3= 1/fc의 주기로 화소신호가 샘플링되기 때문에, 클램핑전위의 노이즈 스펙트럼은 나이퀴스트(Nyquist)한계, fN= fc/2에 의해 제한되어, 도 8에 도시된 특성곡선(VN)을 초래한다. 동일하게, 화소신호의 스펙트럼은 샘플링으로 인해 나이퀴스트(Nyquist)한계, fN= fc/2에 의해 제한되어, 도 8에 도시된 특성곡선(Vs)을 초래한다.
상기 고찰에 따르면, 클램핑전위는 도 6(c)에 도시된 V1의 값으로는 안정되지 않고, 식(7)에 의해 표현된 노이즈(Vn)에 포함되는 도 8의 특성곡선(VN)의 노이즈로 인해 변동한다. 예컨대, 도 7에 도시된 바와 같이, 노이즈성분(△vn) 때문에, 클램핑전위가 전압(V1)에 대해 노이즈성분(△vc)의 양에 의해 변화할 때, 신호레벨이 노이즈성분(△vo)의 양에 의해 변화한다. 이로써 화질이 열화된다.
즉, 상기 설명된 종래의 회로에서는, 흑레벨 및 신호레벨에 상관된 노이즈가 제거될 수 있다. 그러나, 노이즈(Vn)로 인해 클램핑전위가 변동할 때, 변동분이 신호레벨에 영향을 주어, 화질이 열화된다.
도 6(a)를 참조하면, Z는 반전증폭기(102)의 출력임피던스를 나타내고 C'은 반전증폭기(102)의 입력측의 기생용량을 나타내는 경우, 시정수, τ = C'×Z는, 제어신호(øc)의 온기간(T4)보다 충분히 짧아야 한다. 이 경우에, 반전증폭기(102)의 동작주파수대역은 나이퀴스트(Nyquist)한계, fN= fc/2보다 높다. 따라서, 동작주파수대역은 주파수대역(fN) 이내에서의 신호처리에 영향을 주지 않는다.
본 발명의 일 양태에 의하면, 흑레벨 및 신호레벨을 포함하는 화소신호를 신호선을 통해 수신하여 노이즈가 억제된 화소신호를 출력하는 고체촬상장치의 클램핑회로는: 상기 신호선에 삽입되어 서로 직렬 접속된 제 1 용량 및 반전증폭기; 직렬회로를 형성하기 위해 서로 직렬로 접속된 제 1 스위치 및 제 2 스위치; 및 직렬회로의 상기 제 1 및 제 2 스위치와 일정전위 사이에 접속된 제 2 용량을 포함하며: 상기 제 1 스위치 및 제 2 스위치를 포함하는 직렬 회로의 양측은 각각 상기 반전증폭기의 입력측 및 출력측에 접속되며; 상기 제 1 스위치 및 제 2 스위치는 클록신호에 동기하여 개폐되고; 상기 제 1 스위치 및 제 2 스위치가 닫힐 때 반전증폭기의 출력측 임피던스 및 제 2 용량에 의해 정해지는 시정수가 상기 클록신호의 주기보다 충분히 길다.
본 발명의 다른 실시예에서, 상기 제 1 스위치는 서로 병렬로 접속된 제 1 도전형의 제 1 MOSFET 및 제 2 도전형의 제 2 MOSFET를 포함하고; 상기 제 2 스위치는 서로 병렬로 접속된 상기 제 1 도전형의 제 3 MOSFET 및 상기 제 2 도전형의 제 4 MOSFET를 포함하고; 상기 제 1 MOSFET 및 상기 제 3 MOSFET는 제 1 제어신호에 의해 구동되고; 상기 제 2 MOSFET 및 상기 제 4 MOSFET는 제 2 제어신호에 의해 구동되고; 상기 제 1 제어신호의 극성 및 상기 제 2 제어신호의 극성이 서로 다르다.
본 발명의 또 다른 실시예에서, 고체촬상장치의 클램핑회로는 상기 반전증폭기로부터의 상기 화소신호 입력의 신호레벨을 샘플링 및 홀딩하는 샘플 홀드회로를 더 포함하며: 상기 화소신호의 흑레벨 기간에, 상기 제 1 스위치 및 상기 제 2 스위치가 클램핑동작을 실행하기 위해 닫혀지고, 상기 화소신호의 신호레벨 기간에, 상기 샘플 홀드회로가 화소신호의 신호레벨을 샘플링 및 홀딩한다.
본 발명의 또 다른 실시예에서, 상기 제 2 콘덴서는 외부 콘덴서이다.
이하, 본 발명의 작용에 대해 설명한다.
본 발명에 의하면, 클램핑동작 동안에 제 1 및 제 2 스위치를 온으로 할 때, 신호선과 일정전위(예컨대, 접지전위) 사이에 충분히 큰 제 2 용량이 접속된다. 따라서, 신호선상의 클램핑전위의 노이즈성분이 제 2 용량을 통해 차단되어, 회로의 노이즈의 양을 감소시킬 수 있다.
본 발명의 일 실시예에 의하면, 제 1 및 제 2 스위치가 제 1 도전형 MOSFET및 제 2 도전형 MOSFET(예컨대, n형 및 p형)로 구성되고, 이들 트랜지스터가 서로 역상인 제어신호에 의해 구동된다. 따라서, 스위치동작으로 인해 발생되는 유도 노이즈가 상쇄되어, 더욱 노이즈가 감소된 클램핑동작이 실행될 수 있다.
본 발명의 일 실시예에 의하면, 클램핑회로의 후단에 샘플 홀드회로가 접속된다. 이러한 구성에서, 화소신호의 흑레벨기간 동안에 클램핑동작이 실행되며, 고체촬상장치로부터의 화소신호의 신호레벨기간 동안에 샘플 홀드동작이 실행된다. 이 방식에서, 상관 2중 샘플링이 실행된다. 상관 2중 샘플링이 저노이즈 클램핑동작과 결합될 때, 이상적인 저노이즈의 클램핑 및 샘플링이 얻어질 수 있다.
본 발명의 일 실시예에 의하면, 제 2 용량이 외부 콘덴서에 의해 제공되기 때문에, 제 2 용량을 충분히 큰 값으로 설정하는 것이 용이하다. 따라서, 저역통과필터에 의한 노이즈억제 효과가 더욱 향상될 수 있다.
따라서, 명세서에 설명된 본 발명은, 고화질 화상을 제공하도록 샘플회로 구성의 클램핑동작에 의한 노이즈를 충분히 억제하는 고체촬상장치의 클램핑회로를 제공할 수 있는 장점이 있다.
본 발명의 상기 장점 및 다른 장점은, 첨부도면을 참조하여 다음 상세한 설명을 읽고 이해함으로써 당업자들에게 명백해질 것이다.
도 1은 본 발명에 따른 클램핑회로의 일 실시예를 나타내는 블록도;
도 2는 도 1에 도시된 클램핑회로에서의 각 신호를 나타내는 타이밍챠트;
도 3은 도 1에 도시된 클램핑회로의 저역통과필터의 특성, 클램핑전위의 노이즈 스펙트럼특성, 및 화소신호의 스펙트럼특성을 나타내는 그래프;
도 4는 도 1에 도시된 클램핑회로의 제 1 및 제 2 스위치의 구성의 예를 나타내는 회로도;
도 5는 도 1에 도시된 클램핑회로 및 클램핑회로에 부착된 샘플 홀드회로 등을 나타내는 블록도;
도 6(a)는 종래의 고체촬상장치의 클램핑회로를 나타내는 블록도;
도 6(b)는 도 6(a)에 도시된 클램핑회로의 반전증폭기를 나타내는 회로도;
도 6(c)는 도 6(b)에 도시된 반전증폭기의 특성을 나타내는 그래프;
도 7은 도 6(a)에 도시된 클램핑회로에서의 각 신호를 나타내는 타이밍챠트; 및
도 8은 도 6(a)에 도시된 클램핑회로에서의 클램핑전위의 노이즈 스펙트럼특성 및 화소신호의 스펙트럼특성을 나타내는 그래프이다.
이하, 본 발명의 실시예를 첨부도면을 참조하여 설명한다.
도 1은 본 발명에 따른 클램핑회로의 일 실시예를 나타낸다. 도 1에서, 기호(Cc)는 클램핑용량(제 1 용량)을 나타낸다; 기호(A)는 반전증폭기를 나타낸다;기호(CL)는 제 2 용량을 나타내고; 기호(SW1,SW2)는 각각 제 1 스위치 및 제 2 스위치를 나타낸다. 제 1 및 제 2 스위치(SW1,SW2)는 공통 제어신호(øc)에 의해 개폐된다.
반전증폭기(A), 제 1 및 제 2 스위치(SW1,SW2) 등은 1개의 반도체소자상에 형성될 수 있다. 제 2 용량(CL)은 외부 용량이 될 수 있다.
도 2는 본 실시예의 클램핑회로에서의 각 신호를 나타낸다. 입력전압(Vin)(고체촬상장치로부터의 화소신호)은 흑레벨 및 신호레벨을 포함한다. 각 화소신호는 주기(T3)로 반복된다. 주기(T3)내에서, 주기(T1)는 흑레벨기간이고, 주기(T2)는 신호레벨기간이다.
화소신호는 클램핑용량(Cc)에 입력되고, 화소신호의 DC 성분은 클램핑용량(CC)에 의해 차단된다. 화소신호의 변화분(AC 성분)만이 클램핑용량(Cc)을 통해 반전증폭기(A)에 입력된다.
기간(T4) 동안, 제 1 및 제 2 스위치(SW1,SW2)가 제어신호(øc)에 대응하여 닫힐 때, 반전증폭기(A)의 입출력이 단락되어, 반전증폭기(A)의 입출력에 클램핑전위(V1)가 제공된다.
기간(T4) 이외에서는, 제 1 및 제 2 스위치(SW1,SW2)가 개방되어, 반전증폭기(A)의 입출력이 개방된다. 이 경우에, 클램핑용량(Cc)을 통해 입력된 화소신호의 변화분(vi)이 반전증폭기(A)에 의해 -α배로 증폭되고, 변화분(vo)은 반전증폭기(A)로부터 출력된다.
이후, 동일한 방식으로, 각 화소에 대해 기간(T4) 동안에 반전증폭기(A)의 입출력에 클램핑전위(V1)가 제공된다. 기간(T4) 이외에서, 화소신호의 변화분(vi)이 클램핑용량(Cc)을 통해 반전증폭기(A)에 제공되고, 반전증폭기(A)에 의해 증폭되어 변화분(vo)이 출력된다.
고속응답이 요구되는 기간 동안, 즉, 신호레벨기간(T2) 동안, 제 1 및 제 2 스위치(SW1,SW2)가 오프 상태이다. 따라서, 아무리 큰 용량이더라도, 신호레벨의 추출동작은 제 2 용량(CL)에 의해 영향을 받지 않는다.
클램핑동작이 실행되는 기간(T4) 동안, 제 1 및 제 2 스위치(SW1,SW2)가 닫혀진다. 또한, 반전증폭기(A)의 입출력은, 제 1 및 제 2 스위치(SW1,SW2) 사이의 중간 위치에 접속되는, 제 2 대용량(CL)을 통해 접지된다. 기간(T4) 동안 반전증폭기(A)의 출력임피던스가 Z일 경우, 시정수(τL)는 Z×CL로 나타내지고(τL=Z×CL), 충분히 큰 값으로 설정될 수 있다. 이 경우에, 반전증폭기(A)의 입력측이 적분회로로 간주될 수 있다. 즉, 반전증폭기(A)의 입력측에는 다음 식(8)에 의해 나타내지는 대역주파수(fo)를 갖는 저역통과필터가 제공된다. 저역통과필터의 주파수특성은 도 3의 그래프의 특성곡선(R(f))으로서 나타내진다.
fo=1/(2πτL) …(8)
도 3에서, 특성곡선(VN)은 도 8과 같이 나이퀴스트(Nyquist)한계, fN= fc/2에 의해 제한되는 클램핑전위의 노이즈 스펙트럼을 나타내며, 특성곡선(VS)은 도 8과 같이 나이퀴스트(Nyquist)한계, fN=fc/2에 의해 제한되는 화소신호의 노이즈 스펙트럼을 나타낸다.
저역통과필터의 대역주파수(fo)를 충분히 감소시키기 위해 큰 값을 갖도록 제 2 용량을 조정하고 시정수(τL)를 증가시킴에 의해, 저역통과필터에 의한 클램핑동작으로 인해 발생되는 노이즈의 대부분이 제거될 수 있다. 이 결과, 도 2에 도시된 바와 같이 클램핑전위의 노이즈성분(△vc)은 억제되고, 출력신호의 노이즈성분(△vo)도 억제될 수 있다.
본 실시예에서, 다음 효과가 더 얻어진다. 도 6에 도시된 종래 기술에서는, 식, τ=C×Z<T4가 충족되도록 충분히 작게 하기 위해 반전증폭기의 출력임피던스(Z)를 조정할 필요가 있다. 그러나, 본 실시예에서는, Cc≪CL일 때, 제 2 용량(CL)의 클램핑전위가 유지된다. 따라서, τL=Z×CL이 장치상승시간(일반적으로 수 1OOms) 이하일 때, 즉, 장치가 실제적인 동작을 시작하기 전에 제 2 용량(CL)이 클램핑전위로 충전될 때, 출력임피던스(Z)가 커진다. 이것은 반전증폭기(A)의 설계상의 제한을 대폭 완화시킨다.
본 실시예의 클램핑동작은 각 주기의 화소신호의 고속동작에 직결된다. 따라서, 화소신호의 주기의 약 수 백배의 주기(예컨대, 2차원 촬상장치에서의 수평주기)가 일 단위인 저속 클램핑동작과 결합될 때, 저속 클램핑동작으로 인해 발생된 저주파수대역의 노이즈가 제거될 수 있다.
도 4는 도 1에 도시된 클램핑회로의 구체적인 예를 나타낸다. 이 실시예에서, 반전증폭기(A)는 n형 MOSFET(15,16)의 조합을 포함한다. 이 반전증폭기(A)의 동작특성은 도 6(b)에 도시된 반전증폭기(102)와 완전히 동일하다.
제 1 및 제 2 스위치(SW1,SW2)는 CMOS 회로를 포함한다. 제 1 스위치(SW1)는 n형 MOSFET(11) 및 p형 MOSFET(12)의 조합을 포함한다. 제 2 스위치(SW2)는 n형 MOSFET(13) 및 p형 MOSFET(14)의 조합을 포함한다. n형 MOSFET(11,13)는 제어신호(øc)에 대응하여 동작한다. p형 MOSFET(12,14)는 제어신호(øc)에 대해 반전되는, 제어신호(/øc)에 대응하여 동작한다.
따라서, 제 1 및 제 2 스위치(SW1,SW2)를 CMOS 회로화함에 의해, 제 1 및 제 2 스위치(SW1,SW2) 양단의 전위가 0와 VD사이의 범위의 전압으로 완전히 온/오프된다. 또한, 서로 역상인 제어신호(øc,/øc)(클록신호)에 의해 제 1 및 제 2 스위치(SW1,SW2)가 구동되기 때문에, 각 클록신호에 의한 유도가 상쇄되어, 스위칭동작으로 인해 발생되는 유도 노이즈가 억제된다. 또한, n형 MOSFET 및 p형 MOSFET의 조합은 제 1 및 제 2 스위치(SW1,SW2)의 온 저항을 용이하게 감소시킬 수 있다.
도 5는 도 1의 버퍼 증폭기(B)를 통해 클램핑회로의 후단에 접속되는 샘플 홀드회로인, 상관 2중 샘플링을 위한 회로구성을 나타낸다. 샘플 홀드회로는 제어신호(øs)에 의해 구동되는 스위치(SW3) 및 홀드용량(Cs)을 포함한다. 스위치(SW3)는 공지의 기술에 따른 MOS 트랜지스터 등으로 구성된다.
본 실시예의 클램핑회로를 통해 통과된 신호는, 버퍼증폭기(B)를 통해 도 2에 도시된 신호(Vo)가 된다. (간략화를 위해서, 증폭기(B)의 게인은 1로 설정된다.) 신호레벨기간(T2)내의 기간(T5) 동안, 제어신호(øs)에 의해 스위치(SW3)가 온되고, 신호(Vo)의 변화분(vo)이 샘플링되고 홀드용량(Cs)에 홀드된다. 이 결과, 도 2에 도시된 바와 같이, 샘플 홀드회로의 출력신호(SHout)는, 노이즈가 제거된 정미의 변화분(vo)이 노이즈를 포함하지 않는 클램핑전위(Vl)에 중첩됨에 의해 얻어진다. 즉, 이는 지극히 노이즈가 매우 낮은 상관 2중 샘플링이 얻어질 수 있음을 의미한다. 이와 다르게, 출력신호(SHout)는 다른 버퍼증폭기를 통해 통과될 수 있다.
본 발명은 상기 설명된 실시예에 한정되지 않고, 다양한 방식으로 변경될 수 있다. 예컨대, 반전증폭기 및 스위치를 형성하는 스위칭소자는 MOSFET에 한정되지 않고, 다른 종류의 능동소자가 채택될 수 있다. 필요할 때, 저항 및 다른 능동소자가 적절히 추가될 수 있다.
상기 설명된 바와 같이, 본 발명에 의하면, 반전증폭기가 채택될 때 화소신호의 클램핑동작 동안에 발생되는 각종 노이즈가 상당히 감소될 수 있다.
반전증폭기가 채택될 때, 클램핑전위가 자동적으로 최적값으로 설정되고 높은 게인도 얻어진다.
따라서, 본 발명은, 화소신호의 클램핑동작을 위해 반전증폭기가 채택된 것을 전제로 하여 반전증폭기의 단점을 억제하면서, 반전증폭기의 장점이 효과적으로 이용될 수 있게 한다.
본 발명의 클램핑회로는 종래의 클램핑회로에 한 쌍의 스위치소자 및 하나의 큰 제 2 용량을 추가함으로써 형성될 수 있다.
클램핑동작 기간을 제외하고, 제 2 용량이 반전증폭기로부터 분리되기 때문에, 제 2 용량으로서 큰 용량을 제공할 수 있다. 또한, 상기 제 2 대용량이 클램핑전위로 충전되고 유지될 수 있기 때문에, 반전증폭기의 제한이 완화될 수 있다. 상기 제 2 대용량도 클램핑회로의 외부에 제공될 수 있어서, 반전증폭기의 제한이 용이하게 완화될 수 있다.
본 발명의 클램핑회로가 상관 2중 샘플링에 사용될 때, 상당히 노이즈가 감소된 고체촬상장치가 형성될 수 있다.
제 1 및 제 2 스위치가 각각 n형 MOSFET 및 p형 MOSFET로 형성되고, 서로 역상의 제어신호에 의해 구동될 때, 스위칭동작으로 인해 발생되는 노이즈가 상쇄되어, 노이즈가 더 감소된 클램핑동작이 실현될 수 있다.
본 발명의 범위 및 정신으로부터 벗어남이 없이 당업자들에 의해 다양한 다른 변경이 실시될 수 있음은 명백하다. 따라서, 첨부된 특허청구의 범위는 명세서에서 설명된 내용으로 한정되지 않고, 더 넓게 해석되어야 한다.

Claims (4)

  1. 흑레벨 및 신호레벨을 포함하는 화소신호를 신호선을 통해 수신하여 노이즈가 억제된 화소신호를 출력하는 고체촬상장치의 클램핑회로로서:
    상기 신호선에 삽입되어 서로 직렬 접속된 제 1 용량 및 반전증폭기; 직렬회로를 형성하기 위해 서로 직렬로 접속된 제 1 스위치 및 제 2 스위치; 및
    직렬회로의 상기 제 1 및 제 2 스위치와 일정전위 사이에 접속된 제 2 용량을 포함하며:
    상기 제 1 스위치 및 제 2 스위치를 포함하는 직렬 회로의 양측은 각각 상기 반전증폭기의 입력측 및 출력측에 접속되며;
    상기 제 1 스위치 및 제 2 스위치는 클록신호에 동기하여 개폐되고;
    상기 제 1 스위치 및 제 2 스위치가 닫힐 때 반전증폭기의 출력측 임피던스 및 제 2 용량에 의해 정해지는 시정수가 상기 클록신호의 주기보다 충분히 긴 고체촬상장치의 클램핑회로.
  2. 제 1 항에 있어서, 상기 제 1 스위치는 서로 병렬로 접속된 제 1 도전형의 제 1 MOSFET 및 제 2 도전형의 제 2 MOSFET를 포함하고;
    상기 제 2 스위치는 서로 병렬로 접속된 상기 제 1 도전형의 제 3 MOSFET 및 상기 제 2 도전형의 제 4 MOSFET를 포함하고;
    상기 제 1 MOSFET 및 상기 제 3 MOSFET는 제 1 제어신호에 의해 구동되고;
    상기 제 2 MOSFET 및 상기 제 4 MOSFET는 제 2 제어신호에 의해 구동되고;
    상기 제 1 제어신호의 극성 및 상기 제 2 제어신호의 극성이 서로 다른 고체촬상장치의 클램핑회로.
  3. 제 1 항에 있어서, 상기 반전증폭기로부터의 상기 화소신호 입력의 신호레벨을 샘플링 및 홀딩하는 샘플 홀드회로를 더 포함하며:
    상기 화소신호의 흑레벨 기간에, 상기 제 1 스위치 및 상기 제 2 스위치가 클램핑동작을 실행하기 위해 닫혀지고,
    상기 화소신호의 신호레벨 기간에, 상기 샘플 홀드회로가 화소신호의 신호레벨을 샘플링 및 홀딩하는 고체촬상장치의 클램핑회로.
  4. 제 1 항에 있어서, 상기 제 2 콘덴서는 외부 콘덴서인 고체촬상장치의 클램핑회로.
KR1019990039945A 1998-09-17 1999-09-16 고체촬상장치의 클램핑회로 KR100301885B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26375098A JP3618232B2 (ja) 1998-09-17 1998-09-17 固体撮像装置のクランプ回路
JP10-263750 1998-09-17

Publications (2)

Publication Number Publication Date
KR20000023229A KR20000023229A (ko) 2000-04-25
KR100301885B1 true KR100301885B1 (ko) 2001-11-07

Family

ID=17393779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990039945A KR100301885B1 (ko) 1998-09-17 1999-09-16 고체촬상장치의 클램핑회로

Country Status (3)

Country Link
US (1) US6606118B1 (ko)
JP (1) JP3618232B2 (ko)
KR (1) KR100301885B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001056382A (ja) * 1999-06-07 2001-02-27 Toshiba Corp 放射線検出器及び放射線診断装置
JP2010246129A (ja) * 1999-06-07 2010-10-28 Toshiba Corp 放射線検出器
JP3751187B2 (ja) * 2000-06-26 2006-03-01 松下電器産業株式会社 固体撮像装置
JP2004088323A (ja) * 2002-08-26 2004-03-18 Sanyo Electric Co Ltd 撮像装置
JP4662833B2 (ja) * 2005-10-04 2011-03-30 富士フイルム株式会社 サンプルホールド増幅回路、相関二重サンプリング回路
CN111918003B (zh) * 2019-05-08 2022-11-25 上海耕岩智能科技有限公司 图像传感器及其信号采集方法和电路、存储介质、终端

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2965777B2 (ja) 1992-01-29 1999-10-18 オリンパス光学工業株式会社 固体撮像装置
JPH0865580A (ja) * 1994-08-19 1996-03-08 Canon Inc 撮像装置
US6018364A (en) * 1996-02-06 2000-01-25 Analog Devices Inc Correlated double sampling method and apparatus

Also Published As

Publication number Publication date
US6606118B1 (en) 2003-08-12
JP2000101931A (ja) 2000-04-07
JP3618232B2 (ja) 2005-02-09
KR20000023229A (ko) 2000-04-25

Similar Documents

Publication Publication Date Title
US7030922B2 (en) Image pickup apparatus which reduces noise generated in an amplifier transistor
KR100660193B1 (ko) 자기-보상 상관 이중 샘플링 회로
US7746170B2 (en) Class AB amplifier and imagers and systems using same
US6664530B2 (en) Low-noise CMOS active pixel having control signals active/inactive during a reset phase
US7847846B1 (en) CMOS image sensor readout employing in-pixel transistor current sensing
US20070222881A1 (en) Cmos image sensor with active reset and 4-transistor pixels
US8471189B2 (en) CMOS linear voltage/current dual-mode imager
US7663088B2 (en) Bolometer-type infrared imaging apparatus including a one or two dimensional sensor array semiconductor device
KR100264920B1 (ko) 열형적외선촬상장치
JP4110816B2 (ja) 画素信号処理方法および装置、撮像装置
US20040195491A1 (en) Signal processing circuit, image sensor IC, and signal processing method
KR100301885B1 (ko) 고체촬상장치의 클램핑회로
US20090268072A1 (en) Solid-state imaging device, driving method thereof, and camera
JP3877360B2 (ja) 固体撮像装置
US20030052717A1 (en) Track and hold circuit
US6291810B1 (en) Image sensor
US7274224B2 (en) Semiconductor device and camera using same
Tanzer et al. Design and evaluation of current-mode image sensors in CMOS-technology
US20240072738A1 (en) Reducing sampled az noise and sampled reset noise in switched capacitor amplifiers
JP2002188959A (ja) 赤外線検出装置
EP0951142A2 (en) Cmos imager column buffer gain compensation circuit
US7064786B2 (en) Substrate electrical bounce compensation circuitry for digital cinematography image capture cameras
JPH06205248A (ja) 固体撮像装置
JPH07236091A (ja) 固体撮像装置
JPH0797837B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee