JP4662833B2 - サンプルホールド増幅回路、相関二重サンプリング回路 - Google Patents

Description

本発明は、信号のフィードスルー部分の電圧をサンプリングし、信号のデータ部分の電圧とフィードスルー部分の電圧との差分を増幅してホールドするサンプルホールド増幅回路に関する。

ビデオカメラやデジタルスチルカメラ等では、一般に、撮像素子としてＣＣＤイメージセンサが使用される。このＣＣＤイメージセンサから出力される信号は、フィードスルー部分が一定のレベルになく、また、光電変換された電気信号をＣＣＤイメージセンサの内部で走査転送する際に生じるリセットノイズを含んでいる。このため、信号のフィードスルー部分の電圧（以下、フィードスルーレベルという）とデータ部分の電圧（以下、データレベルという）の差分を検出して正確な信号レベルを検出すると共に、リセットノイズを除去するために、ＣＣＤイメージセンサの出力側に相関二重サンプリング回路を設けている（例えば、特許文献１参照）。以下では、ＣＣＤイメージセンサから出力される信号をＣＣＤ出力信号という。

図５に、従来の相関二重サンプリング回路の基本的な構成を例示する。本例に係る相関二重サンプリング回路では、図６に示すように、ＣＣＤ出力信号ＣＤＳＩＮが入力すると、フィードスルー期間に同期したハイレベル（Ｈレベル）のサンプルホールドパルス信号（以下、ＳＨＰ信号という）によってスイッチＳ３１の接点が閉じ、ＣＣＤ出力信号ＣＤＳＩＮのフィードスルーレベルがサンプリングされて、サンプリング用コンデンサＣ３１にホールドされる。同時に、ＨレベルのＳＨＰ信号でスイッチＳ３２の接点が閉じてアンプ用コンデンサＣ３２及び演算増幅器Ａ３０がリセットされる。

次に、ＣＣＤ出力信号ＣＤＳＩＮのデータ期間に同期したＨレベルのデータサンプリングパルス（以下、ＳＨＤ信号という）でスイッチＳ３３が閉じると、演算増幅器Ａ３０は、ＣＣＤ出力信号ＣＤＳＩＮのデータレベルから、サンプリング用コンデンサＣ３１にホールドしているフィードスルーレベルを減算した電圧を、サンプリング用コンデンサＣ３１及びアンプ用コンデンサＣ３２の各容量Ｃ_Ｓ、Ｃ_Ａの比であるＣ_Ｓ／Ｃ_Ａ倍に増幅して負荷用コンデンサＣ３３を充電する。これにより、ＣＣＤ出力信号ＣＤＳＩＮからリセットノイズを除去して正確なデータレベルを検出することができる。

以上説明した従来の相関二重サンプリング回路は、１つの受光素子から得られたＣＣＤ出力信号ＣＤＳＩＮに対する信号処理を、フィードスルーレベルのサンプリングと、演算増幅器Ａ３０及びアンプ用コンデンサＣ３２のリセットとを同時に行うリセット期間と、出力信号ＣＤＳＩＮのデータレベルから、サンプリングしたフィードスルーレベルを減算した電圧をＣ_Ｓ／Ｃ_Ａ倍に増幅して負荷用コンデンサＣ３３を充電するアンプ期間との２相で切り替えて行う。

しかしながら、この相関二重サンプリング回路では、アンプ期間において、演算増幅器Ａ３０による増幅と負荷用コンデンサＣ３３の充電を同時に行うため、消費電流が増大するという問題点がある。

これに対して、演算増幅器を差動増幅器とインバータの２段で構成することにより、低消費電力化を図った相関二重サンプリング回路の例がある（例えば、特許文献２参照）。

図７に、本例に係る相関二重サンプリング回路の構成を示す。この相関二重サンプリング回路では、演算増幅器を差動増幅器Ａ４１とインバータＡ４２の２段からなる演算増幅器Ａ４０で構成し、両者間の接続を遮断するためのスイッチＳ４３を設けたものである。

図７の回路において、ＣＣＤ出力信号ＣＤＳＩＮが入力すると、フィードスルー期間に同期したＨレベルのＳＨＰ信号によってスイッチＳ４１の接点が閉じ、ＣＣＤ出力信号ＣＤＳＩＮのフィードスルーレベルがサンプリングされて、サンプリング用コンデンサＣ４１にホールドされる。同時に、ＨレベルのＳＨＰ信号でスイッチＳ４２のメーク接点が閉じてアンプ用コンデンサＣ４２がリセットされるとともに、ＳＨＤ信号を反転したＬレベルのＳＨＤバー信号によってスイッチＳ４３のブレーク接点が閉じ、差動増幅器Ａ４１がリセットされる。

次に、ＣＣＤ出力信号ＣＤＳＩＮのデータ期間にＨレベルのＳＨＤ信号でスイッチＳ４３のメーク接点が閉じると差動増幅器Ａ４１とインバータＡ４２が接続され、ＣＣＤ出力信号ＣＤＳＩＮのデータレベルから、サンプリング用コンデンサＣ４１にホールドしているフィードスルーレベルを減算した電圧が、サンプリング用コンデンサＣ４１及びアンプ用コンデンサＣ４２の各容量Ｃ_Ｓ、Ｃ_Ａの比であるＣ_Ｓ／Ｃ_Ａ倍に増幅されて位相補償用コンデンサＣ４３にホールドされる。

続いて、ＨレベルのＳＨＤバー信号によってスイッチＳ４４が閉じ、インバータＡ４２の出力端と負荷用コンデンサＣ４４が接続されると、スイッチＳ４３によって差動増幅器Ａ４１と切り離されたインバータＡ４２は、位相補償用コンデンサＣ４３にホールドした電圧で負荷用コンデンサＣ４４を充電する。

以上説明したこの相関二重サンプリング回路では、１つの受光素子から得られるＣＣＤ出力信号ＣＤＳＩＮに対する処理を、フィードスルーレベルのサンプリングと、差動増幅器Ａ４１及びアンプ用コンデンサＣ４２のリセットと、負荷用コンデンサＣ４４の充電とを行うホールド期間と、ＣＣＤ出力信号ＣＤＳＩＮのデータレベルから、サンプリングしたフィードスルーレベルを減算した電圧をＣ_Ｓ／Ｃ_Ａ倍に増幅するアンプ期間との２相で切り替えて行う。これにより、前述した従来の回路に比較して、消費電流を低減することができる。

国際公開ＷＯ９９／２３８１９号 特開２００２−７４９７６号公報

しかしながら、この相関二重サンプリング回路は、インバータＡ４２がリセットされないために、前の信号について処理したデータが次の信号の処理に影響を与えるおそれがある。

また、２段構成の演算増幅器Ａ４０は、単一の演算増幅器に比較して、Ｃ_Ｓ／Ｃ_Ａ倍の増幅率が低い場合に消費電流が大きくなるという問題点がある。

さらに、インバータＡ４２に付随して位相補償用コンデンサＣ４３を必要とするため、回路実装面積が大きくなる。

本発明は、上記の事情に鑑みてなされたものであって、消費電流及び回路実装面積を低減すること、前の信号処理がその後の信号処理に影響を与えるのを防ぐことが可能なサンプルホールド増幅回路を提供することを目的とする。

本発明のサンプルホールド増幅回路は、信号のフィードスルー部分の電圧をサンプリングし、前記信号のデータ部分の電圧と前記フィードスルー部分の電圧との差分を増幅してホールドするサンプルホールド増幅回路であって、前記フィードスルー部分の電圧をサンプリングしてホールドするためのサンプリング用の容量と、前記ホールドされた電圧と、前記データ部分の電圧との差分を増幅する増幅手段と、前記増幅手段の出力端に接続された負荷容量と、前記フィードスルー部分の電圧をサンプリングして前記容量にホールドすると共に、前記増幅手段をリセットするリセット期間と、前記ホールドされた電圧と前記データ部分の電圧との差分を前記増幅手段により増幅するアンプ期間と、前記増幅された電圧をホールドして前記負荷容量を充電するホールド期間とを順次切り替えるための切り替え手段とを備える。

本発明のサンプルホールド増幅回路は、前記増幅手段が、前記ホールドされた電圧と前記データ部分の電圧との差分を増幅する差動増幅器と、前記増幅された電圧を反転増幅するインバータとを含み、前記切り替え手段は、前記差動増幅器と前記インバータとの間に設けられ、前記アンプ期間及び前記リセット期間において導通し、前記ホールド期間において非導通となる第１のスイッチと、前記インバータと前記負荷容量との間に設けられ、前記ホールド期間において導通し、前記リセット期間及び前記アンプ期間において非導通となる第２のスイッチと、前記差動増幅器の出力端及び前記インバータの出力端と接地端子との間に設けられ、前記リセット期間において導通し、前記アンプ期間及び前記ホールド期間において非導通となる第３のスイッチとを含む。

本発明のサンプルホールド増幅回路は、前記切り替え手段が、前記増幅手段と前記サンプリング用の容量との間に設けられ、前記リセット期間及び前記アンプ期間において導通し、前記前記ホールド期間において非導通となる第１のスイッチと、前記増幅手段と前記負荷容量との間に設けられ、前記ホールド期間において導通し、前記リセット期間及び前記アンプ期間において非導通となる第２のスイッチとを含む。

本発明の相関二重サンプリング回路は、前記サンプルホールド増幅回路を備える。

本発明によれば、消費電流及び回路実装面積を低減すること、前の信号処理がその後の信号処理に影響を与えるのを防ぐことが可能なサンプルホールド増幅回路を提供することができる。

以下、本発明を実施するための最良の形態である第１及び第２の実施形態について、図面を用いて説明する。

（第１の実施形態）
図１は、この実施形態に係る相関二重サンプリング回路に含まれるサンプルホールド増幅回路の基本構成を示す図である。サンプルホールド増幅回路は、信号のフィードスルー部分の電圧をサンプリングし、前記信号のデータ部分の電圧と前記フィードスルー部分の電圧との差分を増幅してホールドする回路であり、相関二重サンプリング回路に用いられる。

図１に示すサンプルホールド増幅回路１０は、ＣＣＤ出力信号ＣＤＳＩＮのフィードスルーレベルをサンプリングしてホールドするためのサンプリング用コンデンサＣ１１と、このコンデンサＣ１１と接地端子との間に接続され、Ｈ（ハイ）レベルのＳＨＰ信号で接点が閉じるスイッチＳ１１と、コンデンサＣ１１に反転入力端が接続されると共に、非反転入力端が所定電位に接続された差動増幅器Ａ１１と、差動増幅器Ａ１１の出力端と接地端子との間に接続され、ＨレベルのＳＨＰ信号で接点が閉じるスイッチＳ１２と、同じく差動増幅器Ａ１１の出力端に接続され、ＳＨＨ信号の反転信号ＳＨＨバー信号がＨレベルとなる期間（つまり、ＳＨＨ信号がＬ（ロー）レベルとなる期間）で接点が閉じるスイッチＳ１３と、このスイッチＳ１３に入力端が接続されるインバータＡ１２と、差動増幅器Ａ１１の反転入力端に接続され、インバータＡ１２の出力端に現れる信号ＣＤＳＯを帰還するためのアンプ用コンデンサＣ１２と、アンプ用コンデンサＣ１２とインバータＡ１２の出力端との間に接続され、ＨレベルのＳＨＨバー信号によって接点が閉じるスイッチＳ１４と、インバータＡ１２の出力端と接地端子との間に接続され、ＨレベルのＳＨＰ信号で接点が閉じるスイッチＳ１５と、インバータＡ１２の入力端と出力端との間に接続される位相補償用コンデンサＣ１３と、インバータＡ１２の出力端に接続され、ＨレベルのＳＨＨ信号によって接点が閉じるスイッチＳ１６と、このスイッチＳ１６に接続される負荷用コンデンサＣ１４を有する構成である。

差動増幅器Ａ１１、インバータＡ１２、及び位相補償用コンデンサＣ１３により２段構成演算増幅器Ａ１０を構成している。インバータＡ１２は、差動増幅器Ａ１１で増幅された電圧を反転増幅する。

次に、上記のように構成された本実施形態のサンプルホールド増幅回路の動作について説明する。
図２は、図１に示すサンプルホールド増幅回路の動作を説明するためのタイミングチャートである。
ＣＣＤ出力信号ＣＤＳＩＮのフィードスルーレベルが入力されると、これに同期してＳＨＰ信号がＨレベルとなり、スイッチＳ１１，Ｓ１２，Ｓ１５が閉じる。これにより、ＣＣＤ出力信号ＣＤＳＩＮのフィードスルーレベルがサンプリングされてサンプリング用コンデンサＣ１１にホールドされると共に、差動増幅器Ａ１１及びインバータＡ１２のそれぞれの出力端が接地されて、差動増幅器Ａ１１及びインバータＡ１２がリセットされる。またこのとき、ＳＨＨ信号はＬレベルとなっているため、スイッチＳ１３，Ｓ１４は閉じており、アンプ用コンデンサＣ１２もリセットされる。

ＣＣＤ出力信号ＣＤＳＩＮのデータレベルが入力されると、これに同期してＳＨＰ信号はＬレベルとなり、スイッチＳ１１，Ｓ１２，Ｓ１５が開く。この状態では、差動増幅器Ａ１１とインバータＡ１２が接続されていると共に、インバータＡ１２の出力端から差動増幅器Ａ１１の反転入力端に至る帰還回路が形成されている。このため、演算増幅器Ａ１０は、ＣＣＤ出力信号ＣＤＳＩＮのデータレベルから、サンプリング用コンデンサＣ１１にホールドされたフィードスルーレベルを減算した電圧を、サンプリング用コンデンサＣ１１の容量Ｃ_Ｓとアンプ用コンデンサＣ１２の容量Ｃ_Ａの比であるＣ_Ｓ／Ｃ_Ａ倍に増幅する。

データレベルの入力が終わると、これに同期してＳＨＨ信号がＨレベルになり、スイッチＳ１３，Ｓ１４が開き、スイッチＳ１６が閉じる。これにより、インバータＡ１２は、差動増幅器Ａ１１から切り離され、差動増幅器Ａ１１で増幅された電圧を位相補償用コンデンサＣ１３にホールドするとともに、スイッチＳ１６を介して負荷用コンデンサＣ１４を充電する。

このように、本実施形態のサンプルホールド増幅回路は、固体撮像素子の１つの受光素子から得られるＣＣＤ出力信号に対する処理を、フィードスルーレベルのサンプリングと、差動増幅器Ａ１１、インバータＡ１２、及びアンプ用コンデンサＣ１２のリセットとを行うリセット期間（ＳＨＰ信号がＨレベルの期間）と、ＣＣＤ出力信号ＣＤＳＩＮのデータレベルからフィードスルーレベルを減算した電圧をＣ_Ｓ／Ｃ_Ａ倍に増幅するアンプ期間（ＳＨＰ信号がＬレベルになってからＳＨＨ信号がＨレベルになるまでの期間）と、位相補償用コンデンサＣ１３にホールドした電圧で負荷用コンデンサＣ１４を充電するホールド期間（ＳＨＨ信号がＨレベルの期間）との３相で切り替えて行う。

以上の構成によれば、差動増幅器Ａ１１とインバータＡ１２をリセットしてから、信号の増幅及びホールドを行う期間に移行することができるため、前に処理した信号が次に処理する信号に影響を与えてしまうといった問題を解決することができる。

（第２の実施形態）
図３は、この実施形態に係るサンプルホールド増幅回路の基本構成を示す図である。

図３に示すサンプルホールド増幅回路２０は、ＣＣＤ出力信号ＣＤＳＩＮのフィードスルーレベルをサンプリングしてホールドするためのサンプリング用コンデンサＣ２１と、このコンデンサＣ２１に接続され、フィードスルー期間に同期するＨレベルのＳＨＰ信号で接点が閉じるスイッチＳ２１と、同じくコンデンサＣ２１に接続され、ＨレベルのＳＨＨバー信号で接点が閉じるスイッチＳ２２と、このスイッチＳ２２に反転入力端が接続されると共に、非反転入力端が所定電位に接続された演算増幅器Ａ２０と、演算増幅器Ａ２０の反転入力端と出力端との間に接続され、出力端に現れる信号ＣＤＳＯを帰還するためのアンプ用コンデンサＣ２２と、演算増幅器Ａ２０の出力端と接地端子との間に接続され、ＨレベルのＳＨＰ信号によって接点が閉じるスイッチＳ２３と、演算増幅器Ａ２０の出力端に接続されてＨレベルのＳＨＨ信号で接点が閉じるスイッチＳ２４と、このスイッチＳ２４に接続された負荷用コンデンサＣ２３とを備える構成である。

次に、上記のように構成された本実施形態のサンプルホールド増幅回路の動作について説明する。
図４は、図３に示すサンプルホールド増幅回路の動作を説明するためのタイミングチャートである。
ＣＣＤ出力信号ＣＤＳＩＮのフィードスルーレベルが入力されると、ＳＨＰ信号がＨレベルとなり、スイッチＳ２１，Ｓ２３が閉じる。またこのとき、ＳＨＨ信号はＬレベルとなっているため、スイッチＳ２２も閉じている。これにより、ＣＣＤ出力信号ＣＤＳＩＮのフィードスルーレベルがサンプリングされてサンプリング用コンデンサＣ２１にホールドされると共に、アンプ用コンデンサＣ２２及び演算増幅器Ａ２０がリセットされる。

ＣＣＤ出力信号ＣＤＳＩＮのデータレベルが入力されると、ＳＨＰ信号がＬレベルとなってスイッチＳ２１，Ｓ２３が開く。これにより、演算増幅器Ａ２０は、ＣＣＤ出力信号ＣＤＳＩＮのデータレベルから、サンプリング用コンデンサＣ２１にホールドされているフィードスルーレベルを減算した電圧を、サンプリング用コンデンサＣ２１の容量Ｃ_Ｓ及びアンプ用コンデンサＣ２２の各容量Ｃ_Ａの比であるＣ_Ｓ／Ｃ_Ａ倍に増幅する。

データレベルの入力が終わると、ＳＨＨ信号がＨレベルになり、スイッチＳ２２が開いて、スイッチＳ２４が閉じる。これにより、サンプリングコンデンサＣ２１と演算増幅器Ａ２０の反転入力端が切り離されると共に、演算増幅器Ａ２０によって増幅された電圧がアンプ用コンデンサＣ２２の容量Ｃ_Ａにホールドされて、負荷用コンデンサＣ２３が充電される。

このように、本実施形態のサンプルホールド増幅回路は、１つの受光素子から得られるＣＣＤ出力信号に対する処理を、フィードスルーレベルのサンプリングと、演算増幅器Ａ２０及びアンプ用コンデンサＣ２２のリセットとを行うリセット期間（ＳＨＰ信号がＨレベルの期間）と、ＣＣＤ出力信号ＣＤＳＩＮのデータレベルからフィードスルーレベルを減算した電圧をＣ_Ｓ／Ｃ_Ａ倍に増幅するアンプ期間（ＳＨＰ信号がＬレベルになってからＳＨＨ信号がＨレベルになるまでの期間）と、負荷用コンデンサＣ２３を充電するホールド期間（ＳＨＨ信号がＨレベルの期間）との３相で切り替えて行う。

以上の構成によれば、演算増幅器Ａ２０による電圧の増幅と、負荷用コンデンサＣ２３の充電とを分けて行うことができるため、増幅と充電を同時に行っている図５に示した従来例と比べて消費電力を抑えることができる。また、演算増幅器を１段構成にしているため、サンプリングコンデンサＣ２１とアンプ用コンデンサＣ２２の各容量Ｃ_Ｓ、Ｃ_Ａによって決まる増幅率が小さい場合に、回路全体の消費電流を小さくすることができる。さらに、位相補償用コンデンサが不要となるので、回路実装面積を小さくすることが可能となる。

以上説明した用語において、演算増幅器Ａ１０及び演算増幅器Ａ２０は、それぞれ特許請求の範囲の増幅手段に相当する。サンプリング用コンデンサＣ１１及びＣ２１は、それぞれ特許請求の範囲のサンプリング用の容量に相当する。負荷用コンデンサＣ１４，Ｃ２３は、それぞれ特許請求の範囲の負荷容量に相当する。スイッチＳ１２〜Ｓ１６と、スイッチＳ２１〜Ｓ２４は、それぞれ特許請求の範囲の切り替え手段に相当し、スイッチＳ１３は第１のスイッチ、スイッチＳ１６は第２のスイッチ、スイッチＳ１２，Ｓ１５は第３のスイッチに相当する。また、スイッチＳ２２は第１のスイッチに相当し、スイッチＳ２４は第２のスイッチに相当する。

本発明の第１の実施形態に係るサンプルホールド増幅回路の基本的な構成を示す図 第１の実施形態に係るサンプルホールド増幅回路の動作を説明するためのタイミングチャート 本発明の第２の実施形態に係るサンプルホールド増幅回路の基本的な構成を示す図 第２の実施形態に係るサンプルホールド増幅回路の動作を説明するためのタイミングチャート 従来の相関二重サンプリング回路の基本構成を示す図 従来の相関二重サンプリング回路の動作を説明するためのタイミングチャート 従来の相関二重サンプリング回路の基本構成を示す図 従来の相関二重サンプリング回路の動作を説明するためのタイミングチャート

符号の説明

１０、２０ サンプルホールド増幅回路
Ａ１０，Ａ２０ 演算増幅器
Ａ１１ 差動増幅器
Ａ１２ インバータ
Ｃ１１、Ｃ２１ サンプリング用コンデンサ
Ｃ１３ 位相補償用コンデンサ
Ｃ１２、Ｃ２２ アンプ用コンデンサ
Ｃ１４、Ｃ２３ 負荷用コンデンサ
Ｓ１１〜Ｓ１６、Ｓ２１〜Ｓ２４ スイッチ

Claims (2)

1. 信号のフィードスルー部分の電圧をサンプリングし、前記信号のデータ部分の電圧と前記フィードスルー部分の電圧との差分を増幅してホールドするサンプルホールド増幅回路であって、
   前記フィードスルー部分の電圧をサンプリングしてホールドするためのサンプリング用の容量と、
   前記ホールドされた電圧と、前記データ部分の電圧との差分を増幅する増幅手段と、
   前記増幅手段の出力端に接続された負荷容量と、
   前記フィードスルー部分の電圧をサンプリングして前記容量にホールドすると共に、前記増幅手段をリセットするリセット期間と、前記ホールドされた電圧と前記データ部分の電圧との差分を前記増幅手段により増幅するアンプ期間と、前記増幅された電圧をホールドして前記負荷容量を充電するホールド期間とを順次切り替えるための切り替え手段とを備え、
   前記増幅手段は、前記ホールドされた電圧と前記データ部分の電圧との差分を増幅する差動増幅器と、前記増幅された電圧を反転増幅するインバータとを含み、
   前記切り替え手段は、前記差動増幅器と前記インバータとの間に設けられ、前記アンプ期間及び前記リセット期間において導通し、前記ホールド期間において非導通となる第１のスイッチと、前記インバータと前記負荷容量との間に設けられ、前記ホールド期間において導通し、前記リセット期間及び前記アンプ期間において非導通となる第２のスイッチと、前記差動増幅器の出力端及び前記インバータの出力端と接地端子との間に設けられ、前記リセット期間において導通し、前記アンプ期間及び前記ホールド期間において非導通となる第３のスイッチとを含むサンプルホールド増幅回路。
2. 請求項１記載のサンプルホールド増幅回路を備える相関二重サンプリング回路。

Images