JP2001045325A

JP2001045325A - 映像信号処理回路

Info

Publication number: JP2001045325A
Application number: JP11214205A
Authority: JP
Inventors: Yoji Urayama; 洋治浦山
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-07-28
Filing date: 1999-07-28
Publication date: 2001-02-16
Anticipated expiration: 2019-07-28
Also published as: JP3570301B2

Abstract

(57)【要約】【課題】回路規模が小さく、消費電力が少ない映像信号
処理回路を提供する。【解決手段】ＣＣＤ２１と、クランプアンドホールド回
路２２と、Ａ／Ｄコンバータ２３と、駆動回路２４と、
タイミング発生回路２５とから構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像信号処理回路
に関し、特にクランプアンドホールド回路を用いた映像
信号処理回路に関する。

【０００２】

【従来の技術】従来、この種の映像信号処理回路は、例
えば特開平９−６９９７７号公報に示されるように、電
荷結合素子（以下、ＣＣＤという）などに代表される撮
像素子からの映像信号を適切に検出し、映像信号を処理
する目的で用いられている。図１０は従来例の映像信号
処理回路の構成を示すブロック図である。図１０に於い
て、ＣＣＤ９０は受光部と電荷転送部とからなり、入射
された光に応じて信号を電圧で出力する撮像素子であ
る。ＣＣＤ９０はＴＧ（タイミングジェネレータ）９６
からの水平転送パルスとＶドライバ９５からの垂直転送
パルスとを入力することによって、水平転送パルスと垂
直転送パルスとのタイミングに同期して映像信号をＣＤ
Ｓ（ＣｏｒｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌ
ｉｎｇ：相関二重サンプリング）回路９１へ出力する。
ＣＤＳ回路９１は、映像信号の基準となるレベルと、映
像信号レベルの双方のレベルをＴＧ９６のタイミングで
サンプリングし、双方の差分をＡＧＣ（Ａｕｔｏｍａｔ
ｉｃＧａｉｎＣｏｎｔｒｏｌ）回路９２ヘ出力す
る。ＡＧＣ回路９２は、ＣＤＳ回路９１から出力された
映像信号に利得を与えて、映像信号を１Ｈ遅延線へ出力
する増幅回路である。１Ｈ遅延線９３は、ＡＧＣ回路９
２からの出力信号を、映像信号の１ラインに相当する時
間だけ遅延させる遅延線である。スイッチ回路９４はＡ
ＧＣ回路９２と１Ｈ遅延線９３からの映像信号のうち、
ＴＧ９６の制御信号に従って、どちらか一方のみを選択
して映像信号を出力する選択回路である。

【０００３】次に動作を説明する。ＣＣＤ９０は、ＴＧ
９６からの水平転送パルスおよびＶドライバ９５からの
垂直転送パルスのタイミングに同期して、映像信号を出
力する。映像信号はＣＤＳ回路９１へ与えられ、ＣＤＳ
回路９１は、ＴＧ９６から水平転送パルスと同期して出
力されたサンプリングパルスによって、映像信号をサン
プリングする。サンプリングされた映像信号はＡＧＣ回
路９２へ与えられ、ＡＧＣ回路９２は任意の利得を与え
た後、一方を１Ｈ遅延線９３を経てスイッチ回路９４の
端子Ｃ１へ、他方をスイッチ回路９４の端子Ｃ２へその
まま出力する。スイッチ回路９４はＴＧ９６からの制御
信号に従って端子Ｃ１及び端子Ｃ２の間で切り換えら
れ、それぞれの端子Ｃ１及びＣ２に与えられたアナログ
映像信号が選択される。即ち、ＣＤＳ回路９１からは映
像信号の１ライン（１Ｈ）おきに映像信号が出力され、
これによって端子Ｃ１及びＣ２には１Ｈ期間毎に交互に
映像信号が与えられるため、スイッチ回路９４が１ライ
ン毎に切り換えられることによって、スイッチ回路９４
から連続した映像信号が出力される。

【０００４】次に、従来の技術の他の一例を示す。従
来、この種の映像信号処理回路は、例えば特開平９−２
８４６５７号公報に示されるように、ＣＣＤなどの撮像
素子からの映像信号の信号成分を精度良く検出し、種々
の信号処理を行うことを目的として用いられている。図
１１は他の従来例の映像信号処理回路の構成を示すブロ
ック図である。図１１に於いて、ＳＧ（シグナルジェネ
レータ：同期信号発生器）１０７は映像信号処理回路の
すべてのもととなる同期信号を発生する。ＴＧ（タイミ
ングジェネレータ）１０８はＳＧ１０７の同期信号か
ら、ＣＣＤ１０２を駆動するためのタイミングパルスを
発生し、Ｖドライバ１０９へ出力する。Ｖドライバ１０
９はＴＧ１０８からのタイミングパルスに駆動能力を与
え、ＣＣＤ１０２を駆動する。ＣＣＤ１０２はレンズ１
０１を通過した光に対応する映像信号を、Ｖドライバ１
０９からの駆動パルスに同期して出力する。ＣＤＳ（Ｃ
ｏｒｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎ
ｇ）回路１０３はＣＣＤ１０２からの映像信号を相関二
重サンプリングし、アナログディジタルコンバータ（以
下、Ａ／Ｄコンバータという）１０４へ出力する。Ａ／
Ｄコンバータ１０４はＣＤＳ回路１０３からのアナログ
の映像信号をデジタルデータに変換し、プロセス回路１
０５へ出力する。プロセス回路１０５は、Ａ／Ｄコンバ
ータ１０４によってデジタル化された映像信号に、ガン
マ処理、ニー処理、マトリクス処理など、種々の信号処
理を行い、エンコーダ回路１０６へ出力する。エンコー
ダ回路１０６は、プロセス回路１０５からの映像信号を
表示するために、映像信号を、例えばＮＴＳＣなどで表
示するための画像フォーマットに変換し、出力する。

【０００５】次に、ＣＤＳ回路１０３の詳細な構成につ
いて説明する。図１２は図１１のＣＤＳ回路１０３の構
成を示すブロック図であり、パルス生成回路１２０は、
相関二重サンプリングを行うために必要な２つのサンプ
ルホールドパルスＰ１１とＰ１２とを生成し、それぞれ
Ｓ／Ｈ回路１１６と、Ｓ／Ｈ回路１１６，１１８に与え
る。反転アンプ１１１は、入力された映像信号の極性を
反転し、インピーダンス変換を行う増幅回路であり、映
像信号を反転増幅した後、バッファ１１２並びにバッフ
ァ１１５へ出力する。バッファ１１２に入力された映像
信号は、そのままバッファ１１３へ出力され、Ｓ／Ｈ回
路１１４へ出力される。Ｓ／Ｈ回路１１４は映像信号を
パルス生成回路１２０からのサンプルホールドパルスＰ
１２のタイミングで映像信号をサンプルホールドし、差
動アンプ１１９の一方の入力端子に映像信号を出力す
る。反転アンプ１１１から出力されたもう一方の映像信
号はバッファ回路１１５を介してＳ／Ｈ回路１１６へ出
力される。Ｓ／Ｈ回路１１６はパルス生成回路１２０か
ら与えられたサンプルホールドパルスＰ１１のタイミン
グで映像信号をサンプルホールドし、映像信号をバッフ
ァ１１７へ出力する。バッファ１１７はサンプルホール
ドされた映像信号を受け、そのままＳ／Ｈ回路１１８へ
出力する。Ｓ／Ｈ回路１１８はパルス生成回路１２０か
らのサンプルホールドパルスＰ１２のタイミングで映像
信号をサンプルホールドし、差動アンプ１１９のもう一
方の入力端子に映像信号を出力する。差動アンプ１１９
はＳ／Ｈ回路１１４並びにＳ／Ｈ回路１１８からの双方
の映像信号の差分を増幅し、映像信号を出力する。

【０００６】次に、ＣＤＳ回路１０３の詳細な動作につ
いて図１１、図１２、図１３を参照して説明する。図１
３は、ＣＤＳ回路１０３の動作を示すタイミング図であ
る。図１３に示すように、ＣＣＤ１０２からの１画素分
の映像信号は、時刻ｔ１１から時刻ｔ１２までのリセッ
ト期間と、時刻ｔ１２から時刻ｔ１３までのフィードス
ルー期間と、時刻ｔ１３から時刻ｔ１４までの映像信号
期間とを有し、電圧Ｖ２１は反転アンプ１１１の出力電
圧を、電圧Ｖ２２はサンプルホールドパルスＰ１１の電
圧を、電圧Ｖ２３はサンプルホールドパルスＰ１２の電
圧を、電圧Ｖ２４は差動アンプ１１９の出力電圧を、そ
れぞれ示している。リセット期間は、ＣＣＤ１０２の信
号電荷検出回路をリセットする期間である。フィードス
ルー期間は、リセット期間終了後、信号電荷転送が行わ
れるまでの期間であり、この期間に出力されるレベル
が、ＣＣＤ１０２の画素単位での基準レベルとなる。映
像信号期間は、信号電荷が転送される期間であり、この
時出力されるレベルが、映像信号レベルとなる。ＣＤＳ
回路１０３に入力された映像信号は反転アンプ１１１に
よって反転され、バッファ回路１１２，１１５へそれぞ
れ出力され、バッファ回路１１５を介してＳ／Ｈ回路１
１６に入力された映像信号は、パルス生成回路１２０か
らのサンプルホールドパルスＰ１１によってサンプルホ
ールドされる。サンプルホールドパルスＰ１１は、映像
信号のフィードスルー期間に（Ｈ）レベルとなり、Ｓ／
Ｈ回路１１６はこのフィードスルー期間のレベル、即ち
フィードスルーレベルをサンプルホールドする。フィー
ドスルー期間にサンプルホールドされた映像信号は、バ
ッファ回路１１７を介してＳ／Ｈ回路１１８に入力され
る。Ｓ／Ｈ回路１１８に入力される信号は、既にＳ／Ｈ
回路１１６によってフィードスルーレベルをサンプルホ
ールドされているため、画素毎のフィードスルーレベル
の信号である。Ｓ／Ｈ回路１１８は、パルス生成回路１
２０からのサンプルホールドパルスＰ１２のタイミング
で、再びサンプルホールドを行い、映像信号を差動アン
プ１１９へ出力する。反転アンプ１１１からバッファ回
路１１２へ出力されたもう一方の映像信号は、再びバッ
ファ回路１１３を介してＳ／Ｈ回路１１４へ出力され
る。Ｓ／Ｈ回路１１４は、パルス生成回路１２０からの
サンプルホールドパルスＰ１２によってサンプルホール
ドされる。サンプルホールドパルスＰ１２は、映像信号
の映像信号期間に（Ｈ）レベルとなり、Ｓ／Ｈ回路１１
４はこの映像信号期間のレベル、即ち映像信号レベルを
サンプルホールドし、差動アンプ１１９へ出力する。バ
ッファ回路１１２，１１３，１１５，１１７の電圧利得
を１とすれば、差動アンプ１１９の一方の入力にはフィ
ードスルーレベルが入力され、他方には映像信号レベル
が入力されるため、映像信号のフィードスルーレベルか
ら映像信号までの電位差、即ち映像信号の信号成分（図
１３におけるａ）のみが正確に検出され、外部に出力さ
れる。

【０００７】

【発明が解決しようとする課題】しかし、上述した従来
例については、映像信号のサンプルホールド回路として
の相関二重サンプリング（ＣＤＳ）回路と、映像信号に
利得を与えるためのＡＧＣ回路とを備えているため、映
像信号処理回路の回路規模が大きくなり、さらに、相関
二重サンプリング（ＣＤＳ）回路自体の規模も、多数の
バッファ回路、Ｓ／Ｈ回路などにより大きくなるため、
信号の高Ｓ／Ｎ化、低消費電力化、チップサイズ削減に
よる低コスト化を実現することが困難になるという欠点
がある。

【０００８】本発明の目的は、回路規模が小さく、信号
処理の特性を劣化させることなく、映像信号のＳ／Ｎ比
が劣化せず、低消費電力化が実現でき、低コスト化が実
現できる映像信号処理回路を提供することにある。

【０００９】

【課題を解決するための手段】本発明の第１の構成は、
入射された光に対応した電圧の映像信号を出力する撮像
素子と、前記映像信号が入力され、前記映像信号の電圧
を第１の制御パルスによりクランプした後、クランプさ
れた前記映像信号の電圧を第２の制御パルスによりサン
プルホールドして出力するクランプアンドホールド回路
と、前記クランプアンドホールド回路の出力が入力さ
れ、アナログディジタル変換して出力するアナログディ
ジタルコンバータと、前記第１の制御パルス及び前記第
２の制御パルスを出力するタイミング発生回路とを備
え、前記クランプアンドホールド回路は、クランプ電圧
を出力する定電圧源と、差動信号が入力される反転入力
端子及び非反転入力端子と、入力された差動信号が増幅
されて差動信号として出力される反転出力端子及び非反
転出力端子とを有する差動増幅器と、前記映像信号が入
力される入力端子と、前記映像信号が前記クランプ及び
前記サンプルホールドされて差動信号として出力される
第１の出力端子及び第２の出力端子と、第１のスイッチ
と、第２のスイッチと、第３のスイッチと、第４のスイ
ッチと、第１のコンデンサと、第２のコンデンサと、第
３のコンデンサと、第４のコンデンサと、第１のサンプ
ルホールド回路と、第２のサンプルホールド回路とを備
える映像信号処理回路であって、前記第１のコンデンサ
は前記入力端子と前記差動増幅器の前記反転入力端子と
の間に接続され、前記第１のスイッチは前記差動増幅器
の前記反転入力端子と前記定電圧源との間に接続され、
前記第２のコンデンサは前記定電圧源と前記差動増幅器
の前記非反転入力端子との間に接続され、前記第２のス
イッチは前記差動増幅器の前記非反転入力端子と前記定
電圧源との間に接続され、前記第３のコンデンサは前記
差動増幅器の前記反転入力端子と前記非反転出力端子と
の間に接続され、前記第４のコンデンサは前記差動増幅
器の前記非反転入力端子と前記反転出力端子との間に接
続され、前記第３のスイッチは前記差動増幅器の前記反
転入力端子と前記非反転出力端子との間に接続され、前
記第４のスイッチは前記差動増幅器の前記非反転入力端
子と前記反転出力端子との間に接続され、前記映像信号
の画素周期には、前記映像信号の画素毎の基準電圧を定
める第１の期間と、前記撮像素子から画素毎の映像信号
電圧が出力される第２の期間が含まれ、前記第１の期間
に同期した前記第１の制御パルスにより、前記第１のス
イッチと、前記第２のスイッチと、前記第３のスイッチ
と、前記第４のスイッチとがオンオフ制御され、前記映
像信号の前記第１の期間の電圧が前記クランプ電圧にク
ランプされ、前記差動増幅器の前記非反転出力端子から
の前記映像信号が前記第１のサンプルホールド回路に入
力され前記第２の期間に同期した前記第２の制御パルス
により前記映像信号の前記第２の期間の電圧がサンプル
ホールドされて前記第１の出力端子に出力され、前記差
動増幅器の前記反転出力端子からの前記映像信号が前記
第２のサンプルホールド回路に入力され前記第２の期間
に同期した前記第２の制御パルスにより前記映像信号の
前記第２の期間の電圧がサンプルホールドされて前記第
２の出力端子に出力されることを特徴とする。

【００１０】また、本発明の第２の構成は、入射された
光に対応した電圧の映像信号を出力する撮像素子と、前
記映像信号が入力され、前記映像信号の電圧を第１の制
御パルスによりクランプした後、クランプされた前記映
像信号の電圧を第２の制御パルスによりサンプルホール
ドして出力するクランプアンドホールド回路と、前記ク
ランプアンドホールド回路の出力が入力され、アナログ
ディジタル変換して出力するアナログディジタルコンバ
ータと、前記第１の制御パルス及び前記第２の制御パル
スを出力するタイミング発生回路とを備え、前記クラン
プアンドホールド回路は、クランプ電圧を出力する定電
圧源と、差動信号が入力される反転入力端子及び非反転
入力端子と、入力された差動信号が増幅されて出力され
る非反転出力端子とを有する差動増幅器と、前記映像信
号が入力される入力端子と、前記映像信号が前記クラン
プ及び前記サンプルホールドされて出力される出力端子
と、スイッチと、第１のコンデンサと、第２のコンデン
サと、サンプルホールド回路とを備える映像信号処理回
路であって、前記定電圧源は前記差動増幅器の前記非反
転入力端子に接続され、前記第１のコンデンサは前記入
力端子と前記差動増幅器の前記反転入力端子との間に接
続され、前記第１のスイッチは前記差動増幅器の前記反
転入力端子と前記非反転出力端子との間に接続され、前
記第２のコンデンサは前記差動増幅器の前記反転入力端
子と前記非反転出力端子との間に接続され、前記映像信
号の画素周期には、前記映像信号の画素毎の基準電圧を
定める第１の期間と、前記撮像素子から画素毎の映像信
号電圧が出力される第２の期間が含まれ、前記第１の期
間に同期した前記第１の制御パルスにより、前記スイッ
チがオンオフ制御され、前記映像信号の前記第１の期間
の電圧が前記クランプ電圧にクランプされ、前記差動増
幅器の前記非反転出力端子からの前記映像信号が前記サ
ンプルホールド回路に入力され前記第２の期間に同期し
た前記第２の制御パルスにより前記映像信号の前記第２
の期間の電圧がサンプルホールドされて前記出力端子に
出力されることを特徴とする。

【００１１】また、本発明の第３の構成は、入射された
光に対応した電圧の映像信号を出力する撮像素子と、前
記映像信号が入力され、前記映像信号の電圧を制御パル
スによりクランプして出力するクランプ回路と、前記ク
ランプ回路の出力が入力され、アナログディジタル変換
して出力するアナログディジタルコンバータと、前記制
御パルスを出力するタイミング発生回路とを備え、前記
クランプ回路は、クランプ電圧を出力する定電圧源と、
差動信号が入力される反転入力端子及び非反転入力端子
と、入力された差動信号が増幅されて差動信号として出
力される反転出力端子及び非反転出力端子とを有する差
動増幅器と、前記映像信号が入力される入力端子と、前
記映像信号が前記クランプされて差動信号として出力さ
れる第１の出力端子及び第２の出力端子と、第１のスイ
ッチと、第２のスイッチと、第３のスイッチと、第４の
スイッチと、第１のコンデンサと、第２のコンデンサ
と、第３のコンデンサと、第４のコンデンサとを備える
映像信号処理回路であって、前記第１のコンデンサは前
記入力端子と前記差動増幅器の前記反転入力端子との間
に接続され、前記第１のスイッチは前記差動増幅器の前
記反転入力端子と前記定電圧源との間に接続され、前記
第２のコンデンサは前記定電圧源と前記差動増幅器の前
記非反転入力端子との間に接続され、前記第２のスイッ
チは前記差動増幅器の前記非反転入力端子と前記定電圧
源との間に接続され、前記第３のコンデンサは前記差動
増幅器の前記反転入力端子と前記非反転出力端子との間
に接続され、前記第４のコンデンサは前記差動増幅器の
前記非反転入力端子と前記反転出力端子との間に接続さ
れ、前記第３のスイッチは前記差動増幅器の前記反転入
力端子と前記非反転出力端子との間に接続され、前記第
４のスイッチは前記差動増幅器の前記非反転入力端子と
前記反転出力端子との間に接続され、前記映像信号の画
素周期には、前記映像信号の画素毎の基準電圧を定める
期間が含まれ、前記期間に同期した前記制御パルスによ
り、前記スイッチがオンオフ制御され、前記映像信号の
前記期間の電圧が前記クランプ電圧にクランプされ、前
記差動増幅器の前記非反転出力端子からの前記映像信号
が前記第１の出力端子に出力され、前記差動増幅器の前
記反転出力端子からの前記映像信号が前記第２の出力端
子に出力されることを特徴とする。

【００１２】また、本発明の第４の構成は、入射された
光に対応した電圧の映像信号を出力する撮像素子と、前
記映像信号が入力され、前記映像信号の電圧を第１の制
御パルスによりクランプした後、クランプされた前記映
像信号の電圧を第２の制御パルスによりサンプルホール
ドして出力するクランプアンドホールド回路と、前記ク
ランプアンドホールド回路の出力が入力され、アナログ
ディジタル変換して出力するアナログディジタルコンバ
ータと、前記第１の制御パルス及び前記第２の制御パル
スを出力するタイミング発生回路とを備え、前記クラン
プアンドホールド回路は、クランプ電圧を出力する定電
圧源と、差動信号が入力される反転入力端子及び非反転
入力端子と、入力された差動信号が増幅されて出力され
る非反転出力端子とを有する差動増幅器と、前記映像信
号が入力される入力端子と、前記映像信号が前記クラン
プ及び前記サンプルホールドされて出力される出力端子
と、スイッチと、ｍ（ｍは１以上の正の整数）個のスイ
ッチからなる第１のスイッチ群と、ｎ（ｎは１以上の正
の整数）個のスイッチからなる第２のスイッチ群と、ｍ
個のコンデンサからなる第１のコンデンサ群と、ｎ個の
コンデンサからなる第２のコンデンサ群と、サンプルホ
ールド回路と、スイッチ制御回路とを備える映像信号処
理回路であって、前記定電圧源は前記差動増幅器の前記
非反転入力端子に接続され、前記第１のコンデンサ群が
含むｍ個のコンデンサの一方の電極端子は全て前記差動
増幅器の前記反転入力端子に接続され、前記ｍ個のコン
デンサの他方の電極端子はそれぞれ前記第１のスイッチ
群が含むｍ個のスイッチを１対１で介して前記入力端子
に接続され、前記第２のコンデンサ群が含むｎ個のコン
デンサの一方の電極端子は全て前記差動増幅器の前記非
反転出力端子に接続され、前記ｎ個のコンデンサの他方
の電極端子はそれぞれ前記第２のスイッチ群が含むｎ個
のスイッチを１対１で介して前記差動増幅器の前記反転
入力端子に接続され、前記スイッチは前記差動増幅器の
前記反転入力端子と前記非反転出力端子との間に接続さ
れ、前記スイッチ制御回路からの第１の選択信号により
前記第１のスイッチ群が含むｍ個のスイッチのうちオン
制御されるスイッチの個数が制御され、前記スイッチ制
御回路からの第２の選択信号により前記第２のスイッチ
群が含むｎ個のスイッチのうちオン制御されるスイッチ
の個数が制御され、前記映像信号の画素周期には、前記
映像信号の画素毎の基準電圧を定める第１の期間と、前
記撮像素子から画素毎の映像信号電圧が出力される第２
の期間が含まれ、前記第１の期間に同期した前記第１の
制御パルスにより、前記スイッチがオンオフ制御され、
前記映像信号の前記第１の期間の電圧が前記クランプ電
圧にクランプされ、前記差動増幅器の前記非反転出力端
子からの前記映像信号が前記サンプルホールド回路に入
力され前記第２の期間に同期した前記第２の制御パルス
により前記映像信号の前記第２の期間の電圧がサンプル
ホールドされて前記出力端子に出力されることを特徴と
する。

【００１３】また、本発明の第１，第２，第４の構成で
は、前記撮像素子が出力する前記映像信号の画素周期に
は、前記撮像素子がリセットされる第１の期間と、前記
第１の期間に続く、前記映像信号の画素毎の基準電圧を
定める第２の期間と、前記第２の期間に続く、前記撮像
素子から画素毎の映像信号が出力される第３の期間とが
含まれ、前記第２の期間以外の期間のとき前記第１の制
御パルスの出力が開始されて前記クランプが開始され、
前記第２の期間のとき前記第１の制御パルスの出力が停
止されて前記クランプが終了され、前記第３の期間のと
き前記第１の制御パルスのタイミングと重ならないよう
に前記第２の制御パルスが出力されて前記サンプルホー
ルドが行われることを特徴とする。

【００１４】また、本発明の第３の構成では、前記撮像
素子が出力する前記映像信号の画素周期には、前記撮像
素子がリセットされる第１の期間と、前記第１の期間に
続く、前記映像信号の画素毎の基準電圧を定める第２の
期間と、前記第２の期間に続く、前記撮像素子から画素
毎の映像信号が出力される第３の期間とが含まれ、前記
第２の期間以外の期間のとき前記制御パルスの出力が開
始されて前記クランプが開始され、前記第２の期間のと
き前記制御パルスの出力が停止されて前記クランプが終
了されることを特徴とする。

【００１５】

【発明の実施の形態】次に、本発明の第１の実施の形態
の映像信号処理回路の構成を、図１を参照して説明す
る。本発明の第１の実施の形態の映像信号処理回路は、
図１に示すように、ＣＣＤ２１と、クランプアンドホー
ルド回路２２と、Ａ／Ｄコンバータ２３と、駆動回路２
４と、タイミング発生回路２５とから構成されている。

【００１６】タイミング発生回路２５から出力されるタ
イミング信号Ｓ１は駆動回路２４に入力され、タイミン
グ発生回路２５から出力されるＡ／Ｄ変換クロック信号
Ｓ２はＡ／Ｄコンバータ２３に入力され、駆動回路２４
から出力される駆動信号Ｓ３は入射された光に対応した
電圧の映像信号を出力する撮像素子のイメージセンサで
あるＣＣＤ２１に入力され、ＣＣＤ２１から出力される
映像信号Ｓ４はクランプアンドホールド回路２２の入力
端子１５に入力され、クランプアンドホールド回路２２
の出力端子１８から出力される出力信号Ｓ５と、クラン
プアンドホールド回路２２の出力端子１９から出力され
る出力信号Ｓ６とが差動信号をなしてＡ／Ｄコンバータ
２３に入力され、Ａ／Ｄコンバータ２３から出力信号Ｓ
７が出力され、さらに、タイミング発生回路２５から出
力されるクランプパルスＰ１と、サンプルホールドパル
スＰ２とがクランプアンドホールド回路２２に入力され
る。

【００１７】次に、本発明の第１の実施の形態の映像信
号処理回路の動作を説明する。タイミング発生回路２５
は、本発明の映像信号処理回路に必要とされる各種信号
を発生するタイミング発生回路であり、ＣＣＤ２１を駆
動するためのタイミング信号Ｓ１を駆動回路２４に出力
し、クランプ動作のタイミングの基準となるクランプパ
ルスＰ１と、サンプルホールド動作のタイミングの基準
となるサンプルホールドパルスＰ２とをクランプアンド
ホールド回路２２に出力し、Ａ／Ｄ変換クロック信号Ｓ
２をＡ／Ｄコンバータ２３に出力する。

【００１８】駆動回路２４は、タイミング発生回路２５
からのタイミング信号Ｓ１に対し電圧レベル変換を行う
とともに駆動能力を与え、タイミング信号Ｓ１に同期し
てＣＣＤ２１に駆動信号Ｓ３を出力する。ＣＣＤ２１
は、駆動信号Ｓ３のタイミングに基づき映像信号Ｓ４を
出力する。

【００１９】クランプアンドホールド回路２２は、映像
信号Ｓ４に含まれる各種ノイズを除去する回路であり、
映像信号Ｓ４の信号成分を適切に検出するためのクラン
プ回路と、映像信号Ｓ４の周波数成分を画素周波数にま
で低下させるためのサンプルホールド回路とにより構成
される。

【００２０】クランプアンドホールド回路２２は、入力
端子１５と、出力端子１８，１９とを備え、映像信号Ｓ
４を入力端子１５で受け、クランプパルスＰ１のタイミ
ングにより差動信号でクランプ動作を行い、さらに、映
像信号Ｓ４の電圧を画素単位で保持するために、サンプ
ルホールドパルスＰ２のタイミングにより差動信号でサ
ンプルホールド動作を行い、映像信号Ｓ４の信号成分を
出力信号Ｓ５，Ｓ６からなる差動信号として、出力端子
１８，１９から出力する。

【００２１】Ａ／Ｄコンバータ２３は、差動信号である
出力信号Ｓ５，Ｓ６を受けて量子化し、更にデジタルデ
ータに符号化して出力信号Ｓ７として外部に出力する。

【００２２】次に、図１のクランプアンドホールド回路
２２の構成を、図２を参照して説明する。クランプアン
ドホールド回路２２は、図２に示すように、入力端子１
５と、クランプ出力端子１６，１７と、出力端子１８，
１９と、差動増幅器１４と、定電圧源１と、スイッチ
４，５，６，７，１０，１１と、コンデンサ２，３，
８，９，１２，１３とから構成され、差動増幅器１４は
差動信号が入力される反転入力端子及び非反転入力端子
と、入力された差動信号が増幅されて差動信号として出
力される反転出力端子及び非反転出力端子とを備え、ス
イッチ４，５，６，７，１０，１１は、ゲートにオンオ
フ制御電圧が与えられ、ソースドレイン間がスイッチ経
路となるＭＯＳトランジスタによるアナログスイッチで
ある。

【００２３】定電圧源１は基準端子と出力端子とを備
え、基準端子は基準電位を得るために接地され、出力端
子には任意に設定されたクランプ電圧ＶＣが出力され
る。

【００２４】容量ＣＩ１を有するコンデンサ２の一方の
電極端子は入力端子１５に接続され、コンデンサ２の他
方の電極端子は差動増幅器１４の反転入力端子に接続さ
れている。

【００２５】スイッチ４の一方の端子は差動増幅器１４
の反転入力端子に接続され、スイッチ４の他方の端子は
定電圧源１の出力端子に接続されている。

【００２６】容量ＣＩ２を有するコンデンサ３の一方の
電極端子は定電圧源１の出力端子に接続され、コンデン
サ３の他方の電極端子は差動増幅器１４の非反転入力端
子に接続されている。

【００２７】スイッチ５の一方の端子は差動増幅器１４
の非反転入力端子に接続され、スイッチ５の他方の端子
は定電圧源１の出力端子に接続されている。

【００２８】容量ＣＦ１を有するコンデンサ８の一方の
電極端子は差動増幅器１４の反転入力端子に接続され、
コンデンサ８の他方の電極端子は差動増幅器１４の非反
転出力端子に接続されている。

【００２９】容量ＣＦ２を有するコンデンサ９の一方の
電極端子は差動増幅器１４の非反転入力端子に接続さ
れ、コンデンサ９の他方の電極端子は差動増幅器１４の
反転出力端子に接続されている。

【００３０】スイッチ６の一方の端子は差動増幅器１４
の反転入力端子に接続され、スイッチ６の他方の端子は
差動増幅器１４の非反転出力端子に接続されている。

【００３１】スイッチ７の一方の端子は差動増幅器１４
の非反転入力端子に接続され、スイッチ７の他方の端子
は差動増幅器１４の反転出力端子に接続されている。

【００３２】差動増幅器１４の非反転出力端子はクラン
プ出力端子１６に接続され、差動増幅器１４の反転出力
端子は、クランプ出力端子１７に接続されている。

【００３３】スイッチ１０の一方の端子はクランプ出力
端子１６に接続され、スイッチ１０の他方の端子は出力
端子１８に接続されている。

【００３４】スイッチ１１の一方の端子はクランプ出力
端子１７に接続され、スイッチ１１の他方の端子は出力
端子１９に接続されている。

【００３５】容量ＣＨ１を有するコンデンサ１２の一方
の電極端子は出力端子１８に接続され、コンデンサ１２
の他方の電極端子は接地されている。

【００３６】容量ＣＨ２を有するコンデンサ１３の一方
の電極端子は出力端子１９に接続され、コンデンサ１３
の他方の電極端子は接地されている。

【００３７】クランプアンドホールド回路２２は、差動
増幅器１４と、入力端子１５と、クランプ出力端子１
６，１７と、クランプ用のコンデンサ２，３と、クラン
プ用のスイッチ４，５と、差動増幅器１４の帰還容量で
あるコンデンサ８，９と、差動増幅器１４の帰還スイッ
チであるスイッチ６，７と、定電圧源１とからなるクラ
ンプ回路と、スイッチ１０，１１と、コンデンサ１２，
１３と、出力端子１８，１９とからなるサンプルホール
ド回路とにより構成される。

【００３８】そして、スイッチ４，５，６，７はクラン
プパルスＰ１のタイミングに基づきオンオフ制御され、
スイッチ１０，１１はサンプルホールドパルスＰ２のタ
イミングに基づきオンオフ制御される。

【００３９】次に、クランプアンドホールド回路２２の
動作について説明する。スイッチ４がオン状態になる
と、差動増幅器１４の反転入力端子の電圧はクランプ電
圧ＶＣと等しくなり、同時にスイッチ５がオン状態にな
ると、差動増幅器１４の非反転入力端子の電圧もクラン
プ電圧ＶＣと等しくなり、さらに、スイッチ６，７がオ
ン状態になると、差動増幅器１４のすべての入力端子及
び出力端子はすべてクランプ電圧ＶＣと等しくなり、ク
ランプ動作が行われる。

【００４０】また、このクランプ回路はスイッチドキャ
パシタ型増幅回路でもあるため、入力端子１５に入力さ
れる電圧と、クランプ出力端子１６とクランプ出力端子
１７との間に差動出力される出力電圧との比、即ち増幅
度は、差動増幅器１４の直流利得が十分に高ければ、差
動増幅器１４の入力容量である容量ＣＩ１（ＣＩ２）
と、帰還容量である容量ＣＦ１（ＣＦ２）との比に等し
くなる。

【００４１】差動増幅器１４のクランプ出力端子１６と
クランプ出力端子１７との間に差動出力される出力電圧
は、スイッチ１０，１１がオン状態になるとサンプリン
グされ、スイッチ１０，１１がオフ状態になるとホール
ド（保持）される。

【００４２】次に、クランプアンドホールド回路２２の
動作について図３を参照して詳細に説明する。図３は、
図２のクランプアンドホールド回路２２の動作を示すタ
イミング図である。図３の縦軸は電圧であり、横軸は時
刻である。

【００４３】電圧Ｖ１は入力端子１５の電圧即ち映像信
号Ｓ４の電圧を示し、電圧Ｖ２はクランプパルスＰ１の
電圧を示し、電圧Ｖ３はクランプ出力端子１６−１７間
の差動電圧を示し、電圧Ｖ３の最低レベルは基準の０Ｖ
であり、電圧Ｖ４はサンプルホールドパルスＰ２の電圧
を示し、電圧Ｖ５は出力端子１８−１９間の差動電圧を
示し、電圧Ｖ５の破線は差動電圧の基準の０Ｖである。

【００４４】また、ＣＣＤ２１から入力端子１５に入力
される映像信号Ｓ４は、時刻ｔ２から時刻ｔ３までのリ
セット期間と、時刻ｔ３から時刻ｔ５までのフィードス
ルー期間と、時刻ｔ５から時刻ｔ９までの映像信号期間
とを有し、時刻ｔ２から時刻ｔ９までの期間が映像信号
Ｓ４の１画素に対応する。

【００４５】リセット期間は、ＣＣＤ２１が有する信号
電荷検出回路をリセットする期間であり、フィードスル
ー期間は、リセット期間終了後、信号電荷転送が行われ
るまでの期間であり、この期間の映像信号Ｓ４の電圧Ｖ
１が、映像信号Ｓ４の画素単位での基準電圧となる。映
像信号期間は、ＣＣＤ２１から信号電荷が転送され画素
単位の映像信号電圧が出力される期間であり、この期間
の映像信号Ｓ４の電圧Ｖ１が、映像信号レベルとなる。

【００４６】タイミング発生回路２５からのクランプ信
号Ｐ１の電圧Ｖ２は、時刻ｔ１以前では（Ｌ）レベルで
あり、時刻ｔ２以前の時刻ｔ１のときに（Ｈ）レベルに
なり、時刻ｔ５以前の時刻ｔ４のときに（Ｌ）レベルに
なり、時刻ｔ９以前の時刻ｔ８のときに再び（Ｈ）レベ
ルになる。

【００４７】タイミング発生回路２５からのサンプルホ
ールド信号Ｐ２の電圧Ｖ４は、時刻ｔ６以前では（Ｌ）
レベルであり、時刻ｔ５より後の時刻ｔ６のときに
（Ｈ）レベルになり、時刻ｔ８以前の時刻ｔ７のときに
（Ｌ）レベルになる。

【００４８】クランプ信号Ｐ１及びサンプルホールド信
号Ｐ２は、クランプアンドホールド回路２２に入力さ
れ、クランプパルスＰ１はスイッチ４，５，６，７を駆
動する駆動パルスとなり、サンプルホールドパルスＰ２
はスイッチ１０，１１を駆動する駆動パルスとなる。

【００４９】クランプパルスＰ１の電圧Ｖ２が（Ｈ）レ
ベルのとき、スイッチ４，５，６，７はオン状態となり
２端子間は電気的に短絡され、クランプパルスＰ１の電
圧Ｖ２が（Ｌ）レベルのとき、スイッチ４，５，６，７
はオフ状態となり２端子間は電気的に開放される。

【００５０】また、サンプルホールドパルスＰ２の電圧
Ｖ４が（Ｈ）レベルのとき、スイッチ１０，１１はオン
状態となり２端子間は電気的に短絡され、サンプルホー
ルドパルスＰ２の電圧Ｖ４が（Ｌ）レベルのとき、スイ
ッチ１０，１１はオフ状態となり２端子間は電気的に開
放される。

【００５１】先ず、映像信号Ｓ４の１画素の映像信号期
間が終了しリセット期間が開始する時刻ｔ２と同時又は
その直前の時刻ｔ１のとき、クランプパルスＰ１によ
り、スイッチ４，５，６，７がオン状態になると、差動
増幅器１４の４つの入出力端子（反転入力端子、非反転
入力端子、反転出力端子、非反転出力端子）はすべて定
電圧源１から与えられるクランプ電圧ＶＣにクランプ
（固定）され、クランプ出力端子１６−１７間の差動電
圧Ｖ３は０Ｖとなり、リセットノイズが除去され、時刻
ｔ３からは、映像信号Ｓ４の電圧Ｖ１のフィードスルー
期間の電圧をクランプ電圧ＶＣに合わせ低周波成分のノ
イズを除去するクランプ動作が行われる。

【００５２】その後、映像信号Ｓ４のフィードスルー期
間が終了し映像信号期間が開始する時刻ｔ５と同時又は
その直前の時刻ｔ４のとき、クランプパルスＰ１によ
り、スイッチ４，５，６，７がオフ状態になると、時刻
ｔ４からは映像信号Ｓ４の電圧Ｖ１とクランプ電圧ＶＣ
との差分（即ち、交流成分）の信号成分のみが差動増幅
器１４の反転入力端子に入力され、差動増幅された後、
反転出力端子及び非反転出力端子から差動電圧として出
力され、そのままクランプ回路としての出力端子である
クランプ出力端子１６−１７間の電圧Ｖ３として、後段
のサンプルホールド回路に伝達される。

【００５３】その後、映像信号Ｓ４の映像信号期間が終
了する時刻ｔ９と同時又はその直前の時刻ｔ８のとき、
クランプパルスＰ１により、スイッチ４，５，６，７が
再びオン状態になる。

【００５４】上述したように、クランプアンドホールド
回路２２の前段部分であるクランプ回路はスイッチドキ
ャパシタ型増幅回路でもあり、その増幅度（ループゲイ
ン）Ａｖは、差動増幅器１４の直流利得が十分に高けれ
ば、入力容量である容量ＣＩ１（ＣＩ２）と、帰還容量
である容量ＣＦ１（ＣＦ２）との容量比で決定されるか
ら、増幅度Ａｖは、Ａｖ＝ＣＩ１÷ＣＦ１＝ＣＩ２÷Ｃ
Ｆ２となり、差動増幅器１４の非反転出力端子−反転出
力端子間の差動電圧即ちクランプ出力端子１６−１７間
の差動電圧Ｖ３は、映像信号Ｓ４の電圧Ｖ１の信号成分
をａとすれば、本クランプ回路の入出力関係は、Ｖ３＝
ａｘＡｖ（式１）となる。ここで、電圧Ｖ３は差動電圧
であるため、クランプ出力端子１６，１７のどちらを基
準とするかにより極性が変わる。

【００５５】差動増幅器１４の差動出力電圧は、クラン
プ時の０Ｖ（電圧Ｖ３の最低レベルが０Ｖを示す）を基
準に式１で示される電圧まで、映像信号期間に出力され
る。

【００５６】次に、映像信号期間が開始し、映像信号Ｓ
４の電圧Ｖ１が安定した時刻ｔ６のときに、サンプルホ
ールドパルスＰ２により、スイッチ１０、１１がオン状
態となると、コンデンサ１２，１３にクランプ出力端子
１６−１７間の差動電圧Ｖ３はサンプリングされ、その
後、クランプパルスＰ１によりクランプ動作が開始する
時刻ｔ８と同時又はその直前の時刻ｔ７のときに、サン
プルホールドパルスＰ２により、スイッチ１０、１１が
オフ状態となると、クランプ出力端子１６−１７間の差
動電圧Ｖ３はホールド(保持)され、映像信号Ｓ４の周波
数成分が画素周波数にまで低下されて、出力端子１８−
１９間の差動電圧Ｖ５として出力される。

【００５７】以上のような映像信号Ｓ４の時刻ｔ２から
時刻ｔ９までの１画素の周期に対する、時刻ｔ１から時
刻ｔ８までの一連動作が、すべての画素毎に繰り返され
る。

【００５８】次に、効果について説明する。本発明の第
１の実施の形態の映像信号処理回路では、撮像素子の様
々なノイズを低減させるために、一般的に回路規模が大
きくなる傾向にある相関二重サンプリング回路を用いず
に、スイッチドキャパシタ型のクランプ回路とサンプル
ホールド回路とによるクランプアンドホールド回路を用
いて映像信号処理回路を構成したので、従来の相関二重
サンプリング回路と等価な機能を小さな回路規模の映像
信号処理回路により構成することができ、また、特にバ
ッファやアンプなどのインピーダンス変換回路を１つし
か用いていないために、低消費電力化を実現することが
でき、また、消費電力を低く抑えることができるため、
一般的に映像信号に混入するノイズを低く抑えることが
でき、また、少ない回路素子数で映像信号処理回路を構
成することができるため、低コストで映像信号処理装置
や映像信号処理の集積回路装置を実現することができる
という効果がある。

【００５９】さらに、映像信号のリセット期間以前の映
像信号期間でクランプ動作を開始し、映像信号の基準レ
ベルとなるフィードスルー期間でクランプ動作が終了す
るため、クランプパルス幅を画素周期の範囲内で広く設
定することができ、撮像素子の多画素化に伴うクランプ
回路の高速化に対応することができ、撮像素子から出力
されるリセット信号などの映像信号以外の余分な信号を
除去することができ、適切なクランプ動作を行うことが
できるという効果がある。

【００６０】さらに、クランプアンドホールド回路を構
成するクランプ回路は、スイッチドキャパシタ型増幅回
路でもあるため、従来のように、相関二重サンプリング
回路以外にＡＧＣなどの利得を与える回路ブロックを必
要とせず、映像信号に利得を与えることができるという
効果がある。

【００６１】次に、本発明の第２の実施の形態の映像信
号処理回路の構成を、図４を参照して説明する。本発明
の第２の実施の形態の映像信号処理回路の構成は、本発
明の第１の実施の形態の映像信号処理回路の構成に対
し、クランプアンドホールド回路がシングルエンド回路
になっている。図４では図１と同一要素には同一符号を
付している。

【００６２】本発明の第２の実施の形態の映像信号処理
回路は、図４に示すように、ＣＣＤ２１と、クランプア
ンドホールド回路４２と、Ａ／Ｄコンバータ４３と、駆
動回路２４と、タイミング発生回路２５とから構成され
ている。

【００６３】タイミング発生回路２５から出力されるタ
イミング信号Ｓ１は駆動回路２４に入力され、タイミン
グ発生回路２５から出力されるＡ／Ｄ変換クロック信号
Ｓ２はＡ／Ｄコンバータ４３に入力され、駆動回路２４
から出力される駆動信号Ｓ３はＣＣＤ２１に入力され、
ＣＣＤ２１から出力される映像信号Ｓ４はクランプアン
ドホールド回路４２の入力端子３８に入力され、クラン
プアンドホールド回路４２の出力端子４０から出力され
る出力信号Ｓ１５がＡ／Ｄコンバータ４３に入力され、
Ａ／Ｄコンバータ４３から出力信号Ｓ１７が出力され、
さらに、タイミング発生回路２５から出力されるクラン
プパルスＰ１と、サンプルホールドパルスＰ２とがクラ
ンプアンドホールド回路４２に入力される。

【００６４】次に、本発明の第２の実施の形態の映像信
号処理回路の動作を説明する。タイミング発生回路２５
は、本発明の映像信号処理回路に必要とされる各種信号
を発生するタイミング発生回路であり、ＣＣＤ２１を駆
動するためのタイミング信号Ｓ１を駆動回路２４に出力
し、クランプ動作のタイミングの基準となるクランプパ
ルスＰ１と、サンプルホールド動作のタイミングの基準
となるサンプルホールドパルスＰ２とをクランプアンド
ホールド回路４２に出力し、Ａ／Ｄ変換クロック信号Ｓ
２をＡ／Ｄコンバータ４３に出力する。

【００６５】駆動回路２４は、タイミング発生回路２５
からのタイミング信号Ｓ１に対し電圧レベル変換を行う
とともに駆動能力を与え、タイミング信号Ｓ１に同期し
てＣＣＤ２１に駆動信号Ｓ３を出力する。

【００６６】ＣＣＤ２１は、入射された光に対応した電
圧の映像信号を出力するイメージセンサであり、駆動信
号Ｓ３のタイミングに基づき映像信号Ｓ４を出力する。

【００６７】クランプアンドホールド回路４２は、映像
信号Ｓ４に含まれる各種ノイズを除去する回路であり、
映像信号Ｓ４の信号成分を適切に検出するためのクラン
プ回路と、映像信号Ｓ４の周波数成分を画素周波数にま
で低下させるためのサンプルホールド回路とにより構成
される。

【００６８】クランプアンドホールド回路４２は、入力
端子３８と、出力端子４０とを備え、映像信号Ｓ４を入
力端子３８で受け、クランプパルスＰ１のタイミングに
よりクランプ動作を行い、さらに、映像信号Ｓ４の電圧
を画素単位で保持するために、サンプルホールドパルス
Ｐ２のタイミングによりサンプルホールド動作を行い、
映像信号Ｓ４の信号成分を出力信号Ｓ１５として、出力
端子４０から出力する。

【００６９】Ａ／Ｄコンバータ４３は、出力信号Ｓ１５
を受けて量子化し、更にデジタルデータに符号化して出
力信号Ｓ１７として外部に出力する。

【００７０】次に、図４のクランプアンドホールド回路
４２の構成を、図５を参照して説明する。クランプアン
ドホールド回路４２は、図５に示すように、入力端子３
８と、クランプ出力端子３９と、出力端子４０と、差動
増幅器３７と、定電圧源３１と、スイッチ３３，３５
と、コンデンサ３２，３４，３６とから構成され、差動
増幅器３７は差動信号が入力される反転入力端子及び非
反転入力端子と、入力された差動信号が増幅され非反転
出力される出力端子とを備え、スイッチ３３，３５は、
ゲートにオンオフ制御電圧が与えられ、ソースドレイン
間がスイッチ経路となるＭＯＳトランジスタによるアナ
ログスイッチである。

【００７１】定電圧源３１は基準端子と出力端子とを備
え、基準端子は基準電位を得るために接地され、出力端
子には任意に設定されたクランプ電圧ＶＣが出力されて
差動増幅器３７の非反転入力端子に接続されている。

【００７２】容量ＣＩ３を有するコンデンサ３２の一方
の電極端子は入力端子３８に接続され、コンデンサ３２
の他方の電極端子は差動増幅器３７の反転入力端子に接
続されている。

【００７３】容量ＣＦ３を有するコンデンサ３４の一方
の電極端子は差動増幅器３７の反転入力端子に接続さ
れ、コンデンサ３４の他方の電極端子は差動増幅器３７
の出力端子に接続されている。

【００７４】スイッチ３３の一方の端子は差動増幅器３
７の反転入力端子に接続され、スイッチ３３の他方の端
子は差動増幅器３７の出力端子に接続されている。差動
増幅器３７の出力端子はクランプ出力端子３９に接続さ
れている。

【００７５】スイッチ３５の一方の端子はクランプ出力
端子３９に接続され、スイッチ３５の他方の端子は出力
端子４０に接続されている。

【００７６】容量ＣＨ３を有するコンデンサ３６の一方
の電極端子は出力端子４０に接続され、コンデンサ３６
の他方の電極端子は接地されている。

【００７７】クランプアンドホールド回路４２は、差動
増幅器３７と、入力端子３８と、クランプ出力端子３９
と、クランプ用のコンデンサ３２と、差動増幅器３７の
帰還容量であるコンデンサ３４と、差動増幅器３７の帰
還スイッチであるスイッチ３３と、定電圧源３１とから
なるクランプ回路と、スイッチ３５と、コンデンサ３６
と、出力端子４０とからなるサンプルホールド回路とに
より構成される。

【００７８】そして、スイッチ３３はクランプパルスＰ
１のタイミングに基づきオンオフ制御され、スイッチ３
５はサンプルホールドパルスＰ２のタイミングに基づき
オンオフ制御される。

【００７９】次に、クランプアンドホールド回路４２の
動作について説明する。スイッチ３３がオン状態になる
と、差動増幅器３７に負帰還がかかり、差動増幅器３７
の直流利得が十分に大きければ、反転入力端子の電圧は
非反転入力端子の電圧であるクランプ電圧ＶＣと等しく
なり、差動増幅器３７のすべての入出力端子はクランプ
電圧ＶＣと等しくなり、クランプ動作が行われる。

【００８０】また、このクランプ回路はスイッチドキャ
パシタ型増幅回路でもあるため、入力端子３８に入力さ
れる電圧と、クランプ出力端子３９に出力される出力電
圧との比、即ち増幅度は、差動増幅器３７の直流利得が
十分に高ければ、差動増幅器３７の入力容量である容量
ＣＩ３と、帰還容量である容量ＣＦ３との比に等しくな
る。

【００８１】差動増幅器３７の出力端子からクランプ出
力端子３９に出力される出力電圧は、スイッチ３５がオ
ン状態になるとサンプリングされ、スイッチ３５がオフ
状態になるとホールド（保持）される。

【００８２】次に、クランプアンドホールド回路４２の
動作について図６を参照して詳細に説明する。図６は、
図５のクランプアンドホールド回路４２の動作を示すタ
イミング図である。図６の縦軸は電圧であり、横軸は時
刻である。

【００８３】電圧Ｖ１１は入力端子３８の電圧即ち映像
信号Ｓ４の電圧を示し、電圧Ｖ１２はクランプパルスＰ
１の電圧を示し、電圧Ｖ１３はクランプ出力端子３９の
電圧を示し、電圧Ｖ３の最低レベルはクランプ電圧ＶＣ
であり、電圧Ｖ１４はサンプルホールドパルスＰ２の電
圧を示し、電圧Ｖ１５は出力端子４０の電圧を示し、電
圧Ｖ１５の破線はクランプ電圧ＶＣである。

【００８４】また、ＣＣＤ２１から入力端子３８に入力
される映像信号Ｓ４は、時刻ｔ２から時刻ｔ３までのリ
セット期間と、時刻ｔ３から時刻ｔ５までのフィードス
ルー期間と、時刻ｔ５から時刻ｔ９までの映像信号期間
とを有し、時刻ｔ２から時刻ｔ９までの期間が映像信号
Ｓ４の１画素に対応する。

【００８５】リセット期間は、ＣＣＤ２１が有する信号
電荷検出回路をリセットする期間であり、フィードスル
ー期間は、リセット期間終了後、信号電荷転送が行われ
るまでの期間であり、この期間の映像信号Ｓ４の電圧Ｖ
１１が、映像信号Ｓ４の画素単位での基準電圧となる。
映像信号期間は、ＣＣＤ２１から信号電荷が転送され画
素単位の映像信号電圧が出力される期間であり、この期
間の映像信号Ｓ４の電圧Ｖ１１が、映像信号レベルとな
る。

【００８６】タイミング発生回路２５からのクランプ信
号Ｐ１の電圧Ｖ１２は、時刻ｔ１以前では（Ｌ）レベル
であり、時刻ｔ２以前の時刻ｔ１のときに（Ｈ）レベル
になり、時刻ｔ５以前の時刻ｔ４のときに（Ｌ）レベル
になり、時刻ｔ９以前の時刻ｔ８のときに再び（Ｈ）レ
ベルになる。

【００８７】タイミング発生回路２５からのサンプルホ
ールド信号Ｐ２の電圧Ｖ１４は、時刻ｔ６以前では
（Ｌ）レベルであり、時刻ｔ５より後の時刻ｔ６のとき
に（Ｈ）レベルになり、時刻ｔ８以前の時刻ｔ７のとき
に（Ｌ）レベルになる。

【００８８】クランプ信号Ｐ１及びサンプルホールド信
号Ｐ２は、クランプアンドホールド回路４２に入力さ
れ、クランプパルスＰ１はスイッチ３３を駆動する駆動
パルスとなり、サンプルホールドパルスＰ２はスイッチ
３５を駆動する駆動パルスとなる。

【００８９】クランプパルスＰ１の電圧Ｖ１２が（Ｈ）
レベルのとき、スイッチ３３はオン状態となり２端子間
は電気的に短絡され、クランプパルスＰ１の電圧Ｖ１２
が（Ｌ）レベルのとき、スイッチ３３はオフ状態となり
２端子間は電気的に開放される。

【００９０】また、サンプルホールドパルスＰ２の電圧
Ｖ１４が（Ｈ）レベルのとき、スイッチ３５はオン状態
となり２端子間は電気的に短絡され、サンプルホールド
パルスＰ２の電圧Ｖ１４が（Ｌ）レベルのとき、スイッ
チ３５はオフ状態となり２端子間は電気的に開放され
る。

【００９１】先ず、映像信号Ｓ４の１画素の映像信号期
間が終了しリセット期間が開始する時刻ｔ２と同時又は
その直前の時刻ｔ１のとき、クランプパルスＰ１によ
り、スイッチ３３がオン状態になると、差動増幅器３７
に負帰還がかかり、差動増幅器３７の入出力端子（反転
入力端子、非反転入力端子、出力端子）はすべて定電圧
源３１から与えられるクランプ電圧ＶＣにクランプ（固
定）され、クランプ出力端子３９の電圧Ｖ１３はクラン
プ電圧ＶＣとなり、リセットノイズが除去され、時刻ｔ
３からは、映像信号Ｓ４の電圧Ｖ１１のフィードスルー
期間の電圧をクランプ電圧ＶＣに合わせ低周波成分のノ
イズを除去するクランプ動作が行われる。

【００９２】その後、映像信号Ｓ４のフィードスルー期
間が終了し映像信号期間が開始する時刻ｔ５と同時又は
その直前の時刻ｔ４のとき、クランプパルスＰ１によ
り、スイッチ３３がオフ状態になると、時刻ｔ４からは
映像信号Ｓ４の電圧Ｖ１１とクランプ電圧ＶＣとの差分
（即ち、交流成分）の信号成分のみが差動増幅器３７の
反転入力端子に入力され、差動増幅された後、出力端子
から出力され、そのままクランプ回路としての出力端子
であるクランプ出力端子３９の電圧Ｖ１３として、後段
のサンプルホールド回路に伝達される。

【００９３】その後、映像信号Ｓ４の映像信号期間が終
了する時刻ｔ９と同時又はその直前の時刻ｔ８のとき、
クランプパルスＰ１により、スイッチ３３が再びオン状
態になる。

【００９４】上述したように、クランプアンドホールド
回路４２の前段部分であるクランプ回路はスイッチドキ
ャパシタ型増幅回路でもあり、その増幅度（ループゲイ
ン）Ａｖは、差動増幅器３７の直流利得が十分に高けれ
ば、入力容量であるＣＩ３と、帰還容量であるＣＦ３と
の容量比で決定されるから、増幅度Ａｖは、Ａｖ＝ＣＩ
３÷ＣＦ３となり、差動増幅器３７の出力電圧即ちクラ
ンプ出力端子３９の電圧Ｖ１３は、映像信号Ｓ４の電圧
Ｖ１１の信号成分をａとすれば、本クランプ回路の入出
力関係は、Ｖ１３＝−ａｘＡｖ（式２）となる。

【００９５】差動増幅器３７の出力電圧は、クランプ時
のクランプ電圧ＶＣ（電圧Ｖ１３の最低レベルがＶＣを
示す）を基準に式２で示される電圧まで、映像信号期間
に出力される。

【００９６】次に、映像信号期間が開始し、映像信号Ｓ
４の電圧Ｖ１１が安定した時刻ｔ６のときに、サンプル
ホールドパルスＰ２により、スイッチ３５がオン状態と
なると、コンデンサ３６にクランプ出力端子３９の電圧
Ｖ１３はサンプリングされ、その後、クランプパルスＰ
１によりクランプ動作が開始する時刻ｔ８と同時又はそ
の直前の時刻ｔ７のときに、サンプルホールドパルスＰ
２により、スイッチ３５がオフ状態となると、クランプ
出力端子３９の電圧Ｖ１３はホールド(保持)され、映像
信号Ｓ４の周波数成分が画素周波数にまで低下されて、
出力端子４０の電圧Ｖ１５として出力される。

【００９７】以上のような映像信号Ｓ４の時刻ｔ２から
時刻ｔ９までの１画素の周期に対する、時刻ｔ１から時
刻ｔ８までの一連動作が、すべての画素毎に繰り返され
る。

【００９８】次に、効果について説明する。本発明の第
２の実施の形態の映像信号処理回路では、第１の実施の
形態と比較して、少ない回路素子でクランプアンドホー
ルド回路を構成しているため、更に回路規模を小さく抑
えることができる。

【００９９】次に、本発明の第３の実施の形態の映像信
号処理回路の構成を、図７を参照して説明する。本発明
の第３の実施の形態の映像信号処理回路の構成は、本発
明の第１の実施の形態の映像信号処理回路の構成に対
し、クランプアンドホールド回路からサンプルホールド
回路を省略し、クランプ回路のみとしている。本発明の
第１の実施の形態の映像信号処理回路のクランプアンド
ホールド回路２２では、映像信号の周波数成分を画素周
波数にまで低下させるためにサンプルホールド回路が必
要であるが、クランプアンドホールド回路２２の後段に
接続される回路の帯域(動作速度)が十分に高い場合に
は、サンプルホールド回路を省略することもできるため
である。図７では図１と同一要素には同一符号を付して
いる。

【０１００】本発明の第３の実施の形態の映像信号処理
回路は、図７に示すように、ＣＣＤ２１と、クランプ回
路７２と、Ａ／Ｄコンバータ２３と、駆動回路２４と、
タイミング発生回路２５とから構成されている。

【０１０１】タイミング発生回路２５から出力されるタ
イミング信号Ｓ１は駆動回路２４に入力され、タイミン
グ発生回路２５から出力されるＡ／Ｄ変換クロック信号
Ｓ２はＡ／Ｄコンバータ２３に入力され、駆動回路２４
から出力される駆動信号Ｓ３はＣＣＤ２１に入力され、
ＣＣＤ２１から出力される映像信号Ｓ４はクランプ回路
７２の入力端子６０に入力され、クランプ回路７２の出
力端子６１から出力される出力信号Ｓ２５と、クランプ
回路７２の出力端子６２から出力される出力信号Ｓ２６
とが差動信号をなしてＡ／Ｄコンバータ２３に入力さ
れ、Ａ／Ｄコンバータ２３から出力信号Ｓ２７が出力さ
れ、さらに、タイミング発生回路２５から出力されるク
ランプパルスＰ１がクランプ回路７２に入力される。

【０１０２】次に、本発明の第３の実施の形態の映像信
号処理回路の動作を説明する。タイミング発生回路２５
は、本発明の映像信号処理回路に必要とされる各種信号
を発生するタイミング発生回路であり、ＣＣＤ２１を駆
動するためのタイミング信号Ｓ１を駆動回路２４に出力
し、クランプ動作のタイミングの基準となるクランプパ
ルスＰ１をクランプ回路７２に出力し、Ａ／Ｄ変換クロ
ック信号Ｓ２をＡ／Ｄコンバータ２３に出力する。

【０１０３】駆動回路２４は、タイミング発生回路２５
からのタイミング信号Ｓ１に対し電圧レベル変換を行う
とともに駆動能力を与え、タイミング信号Ｓ１に同期し
てＣＣＤ２１に駆動信号Ｓ３を出力する。

【０１０４】ＣＣＤ２１は、入射された光に対応した電
圧の映像信号を出力するイメージセンサであり、駆動信
号Ｓ３のタイミングに基づき映像信号Ｓ４を出力する。

【０１０５】クランプ回路７２は、映像信号Ｓ４に含ま
れる各種ノイズを除去する回路であり、映像信号Ｓ４の
信号成分を適切に検出するための回路である。

【０１０６】クランプ回路７２は、入力端子６０と、出
力端子６１，６２とを備え、映像信号Ｓ４を入力端子６
０で受け、クランプパルスＰ１のタイミングにより差動
信号でクランプ動作を行い、映像信号Ｓ４の信号成分を
出力信号Ｓ２５，Ｓ２６からなる差動信号として、出力
端子６１，６２から出力する。

【０１０７】Ａ／Ｄコンバータ２３は、差動信号である
出力信号Ｓ２５，Ｓ２６を受けて量子化し、更にデジタ
ルデータに符号化して出力信号Ｓ２７として外部に出力
する。

【０１０８】次に、図７のクランプ回路７２の構成を、
図８を参照して説明する。クランプ回路７２は、図８に
示すように、入力端子６０と、出力端子６１，６２と、
差動増幅器６３と、定電圧源５１と、スイッチ５４，５
５，５６，５７と、コンデンサ５２，５３，５８，５９
とから構成され、差動増幅器６３は差動信号が入力され
る反転入力端子及び非反転入力端子と、入力された差動
信号が増幅されて差動信号として出力される反転出力端
子及び非反転出力端子とを備え、スイッチ５４，５５，
５６，５７は、ゲートにオンオフ制御電圧が与えられ、
ソースドレイン間がスイッチ経路となるＭＯＳトランジ
スタによるアナログスイッチである。

【０１０９】定電圧源５１は基準端子と出力端子とを備
え、基準端子は基準電位を得るために接地され、出力端
子には任意に設定されたクランプ電圧ＶＣが出力され
る。

【０１１０】容量ＣＩ４を有するコンデンサ５２の一方
の電極端子は入力端子６０に接続され、コンデンサ５２
の他方の電極端子は差動増幅器６３の反転入力端子に接
続されている。

【０１１１】スイッチ５４の一方の端子は差動増幅器６
３の反転入力端子に接続され、スイッチ５４の他方の端
子は定電圧源５１の出力端子に接続されている。

【０１１２】容量ＣＩ５を有するコンデンサ５３の一方
の電極端子は定電圧源５１の出力端子に接続され、コン
デンサ５３の他方の電極端子は差動増幅器６３の非反転
入力端子に接続されている。

【０１１３】スイッチ５５の一方の端子は差動増幅器６
３の非反転入力端子に接続され、スイッチ５５の他方の
端子は定電圧源５１の出力端子に接続されている。

【０１１４】容量ＣＦ４を有するコンデンサ５８の一方
の電極端子は差動増幅器６３の反転入力端子に接続さ
れ、コンデンサ５８の他方の電極端子は差動増幅器６３
の非反転出力端子に接続されている。

【０１１５】容量ＣＦ５を有するコンデンサ５９の一方
の電極端子は差動増幅器６３の非反転入力端子に接続さ
れ、コンデンサ５９の他方の電極端子は差動増幅器６３
の反転出力端子に接続されている。

【０１１６】スイッチ５６の一方の端子は差動増幅器６
３の反転入力端子に接続され、スイッチ５６の他方の端
子は差動増幅器６３の非反転出力端子に接続されてい
る。

【０１１７】スイッチ５７の一方の端子は差動増幅器６
３の非反転入力端子に接続され、スイッチ５７の他方の
端子は差動増幅器６３の反転出力端子に接続されてい
る。

【０１１８】差動増幅器６３の非反転出力端子は出力端
子６１に接続され、差動増幅器６３の反転出力端子は、
出力端子６２に接続されている。そして、スイッチ５
４，５５，５６，５７はクランプパルスＰ１のタイミン
グに基づきオンオフ制御される。

【０１１９】次に、クランプ回路７２の動作について説
明する。スイッチ５４がオン状態になると、差動増幅器
６３の反転入力端子の電圧はクランプ電圧ＶＣと等しく
なり、同時にスイッチ５５がオン状態になると、差動増
幅器６３の非反転入力端子の電圧もクランプ電圧ＶＣと
等しくなり、さらに、スイッチ５６，５７がオン状態に
なると、差動増幅器６３のすべての入力端子及び出力端
子はクランプ電圧ＶＣと等しくなり、クランプ動作が行
われる。

【０１２０】クランプ回路７２はスイッチドキャパシタ
型増幅回路でもあり、その増幅度（ループゲイン）Ａｖ
は、Ａｖ＝ＣＩ４÷ＣＦ４＝ＣＩ５÷ＣＦ５となり、差
動増幅器６３の非反転出力端子−反転出力端子間の差動
電圧即ち出力端子６１−６２間の差動電圧Ｖ１６は、映
像信号Ｓ４の電圧の信号成分をａとすれば、本クランプ
回路の入出力関係は、Ｖ１６＝ａｘＡｖ（式３）とな
る。ここで、電圧Ｖ１６は差動電圧であるため、出力端
子６１，６２のどちらを基準とするかにより極性が変わ
る。

【０１２１】差動増幅器６３の差動出力電圧は、クラン
プ時の０Ｖを基準に式３で示される電圧まで、映像信号
期間に出力される。

【０１２２】さらに、クランプ回路７２の詳細な動作の
説明については、クランプ回路７２は本発明の第１の実
施の形態の映像信号処理回路のクランプアンドホールド
回路２２の前段部分のクランプ回路と構成が同一であ
り、クランプ回路７２が備える入力端子６０、出力端子
６１，６２、差動増幅器６３、定電圧源５１、スイッチ
５４，５５，５６，５７、コンデンサ５２，５３，５
８，５９は、本発明の第１の実施の形態の映像信号処理
回路のクランプアンドホールド回路２２が備える入力端
子１５、クランプ出力端子１６，１７、差動増幅器１
４、定電圧源１、スイッチ４，５，６，７、コンデンサ
２，３，８，９に、それぞれ対応するため、クランプ回
路７２の動作は本発明の第１の実施の形態の映像信号処
理回路のクランプアンドホールド回路２２のクランプ回
路の動作と同じになる。従って、クランプ回路７２の入
力端子６０の電圧は図３に示される電圧Ｖ１に、クラン
プ回路７２のクランプパルスＰ１の電圧は図３に示され
る電圧Ｖ２に、クランプ回路７２の出力端子６１−６２
間の差動電圧Ｖ１６は、図３に示される電圧Ｖ３に、そ
れぞれ等しい波形となる。

【０１２３】また、クランプアンドホールド回路からサ
ンプルホールド回路を省略することが、本発明の第２の
実施の形態の映像信号処理回路のクランプアンドホール
ド回路４２に対しても同様に適用できることは言うまで
もない。

【０１２４】次に、効果について説明する。クランプ回
路７２は、本発明の第１の実施の形態の映像信号処理回
路と比較して、スイッチとコンデンサで構成されるサン
プルホールド回路がないため、更に回路規模を小さく抑
えることができ、サンプリング動作による折り返しノイ
ズが混入せず、Ｓ／Ｎ比の良好な映像信号処理回路が実
現できる。

【０１２５】次に、本発明の第４の実施の形態の映像信
号処理回路の構成を説明する。本発明の第４の実施の形
態の映像信号処理回路の構成は、本発明の第２の実施の
形態の映像信号処理回路のクランプアンドホールド回路
４２を図９に示すクランプアンドホールド回路で置き換
えた構成である。従って、本発明の第４の実施の形態の
映像信号処理回路のクランプアンドホールド回路以外の
構成及び動作は本発明の第２の実施の形態の映像信号処
理回路の構成及び動作と同じである。

【０１２６】次に、本発明の第４の実施の形態の映像信
号処理回路のクランプアンドホールド回路の構成を図９
を参照して説明する。本発明の第４の実施の形態の映像
信号処理回路のクランプアンドホールド回路は、入力端
子１５５と、クランプ出力端子１５６と、出力端子１５
７と、差動増幅器１５４と、定電圧源１５３と、スイッ
チ１３１〜１３ｍ（ｍは２以上の整数），１５０，１５
１，１６１〜１６ｎ（ｎは２以上の整数）と、コンデン
サ１４１〜１４ｍ（ｍは２以上の整数），１５２，１７
１〜１７ｎ（ｎは２以上の整数）と、スイッチ制御回路
１３０とから構成され、差動増幅器１５４は差動信号が
入力される反転入力端子及び非反転入力端子と、入力さ
れた差動信号が増幅され非反転出力される出力端子とを
備え、スイッチ１３１〜１３ｍ，１５０，１５１，１６
１〜１６ｎは、ゲートにオンオフ制御電圧が与えられ、
ソースドレイン間がスイッチ経路となるＭＯＳトランジ
スタによるアナログスイッチである。また、ｍ個のコン
デンサ１４１〜１４ｍは、それぞれ容量ＣＩ１４１〜Ｃ
Ｉ１４ｍを有し、ｎ個のコンデンサ１７１〜１７ｎは、
それぞれ容量ＣＩ１７１〜ＣＩ１７ｎを有している。

【０１２７】定電圧源１５３は基準端子と出力端子とを
備え、基準端子は基準電位を得るために接地され、出力
端子には任意に設定されたクランプ電圧ＶＣが出力され
て差動増幅器１５４の非反転入力端子に接続されてい
る。

【０１２８】ｍ個のコンデンサ１４１〜１４ｍのそれぞ
れの一方の電極端子は、差動増幅器１５４の反転入力端
子に接続され、ｍ個のコンデンサ１４１〜１４ｍのそれ
ぞれの他方の電極端子は、１対１に対応するｍ個のスイ
ッチ１３１〜１３ｍのそれぞれを介して映像信号が入力
される入力端子１５５に接続されている。

【０１２９】ｎ個のコンデンサ１７１〜１７ｎのそれぞ
れの一方の電極端子は、差動増幅器１５４の出力端子に
接続され、ｎ個のコンデンサ１７１〜１７ｎのそれぞれ
の他方の電極端子は、１対１に対応するｎ個のスイッチ
１６１〜１６ｎのそれぞれを介して差動増幅器１５４の
反転入力端子に接続されている。差動増幅器１５４の出
力端子はクランプ出力端子１５６に接続されている。

【０１３０】スイッチ１５０の一方の端子は差動増幅器
１５４の出力端子に接続され、スイッチ１５０の他方の
端子は差動増幅器１５４の反転入力端子に接続されてい
る。

【０１３１】スイッチ１５１の一方の端子はクランプ出
力端子１５６に接続され、スイッチ１５１の他方の端子
は出力端子１５７に接続されている。

【０１３２】容量ＣＨ１５２を有するコンデンサ１５２
の一方の電極端子は出力端子１５７に接続され、コンデ
ンサ１５２の他方の電極端子は接地されている。

【０１３３】また、図示していない外部からの制御信号
に基づき、選択信号ＳＥＬ１がスイッチ制御回路１３０
からｍ個のスイッチ１３１〜１３ｍに対し出力され、選
択信号ＳＥＬ２がスイッチ制御回路１３０からｎ個のス
イッチ１６１〜１６ｎに対し出力され、ｍ個のスイッチ
１３１〜１３ｍ及びｎ個のスイッチ１６１〜１６ｎはオ
ンオフ制御される。各スイッチはオン状態になると２端
子間は電気的に短絡され、オフ状態になると２端子間は
電気的に開放される。

【０１３４】本クランプアンドホールド回路は、入力端
子１５５を入力端子とし、クランプ出力端子１５６を出
力端子とするクランプ回路と、クランプ出力端子１５６
を入力端子とし、出力端子１５７を出力端子とするサン
プルホールド回路とにより構成される。

【０１３５】そして、スイッチ１５０はクランプパルス
Ｐ１のタイミングに基づきオンオフ制御され、スイッチ
１５１はサンプルホールドパルスＰ２のタイミングに基
づきオンオフ制御される。

【０１３６】次に、動作を説明する。クランプパルスＰ
１によりスイッチ１５０がオン状態になると、差動増幅
器１５４に負帰還がかかり、差動増幅器１５４の直流利
得が十分に大きければ、反転入力端子の電圧は非反転入
力端子の電圧であるクランプ電圧ＶＣと等しくなり、差
動増幅器１５４のすべての入出力端子はクランプ電圧Ｖ
Ｃと等しくなり、クランプ動作が行われる。

【０１３７】クランプ出力端子１５６に出力される出力
電圧は、サンプルホールドパルスＰ２によりスイッチ１
５１がオン状態になるとサンプリングされ、スイッチ１
５１がオフ状態になるとホールド（保持）される。

【０１３８】なお、本実施の形態の映像信号処理回路の
クランプアンドホールド回路では、本発明の第２の実施
の形態の映像信号処理回路と同様に、タイミング発生回
路からクランプパルスＰ１とサンプルホールドパルスＰ
２とが入力され、クランプパルスが（Ｈ）レベルのとき
にスイッチ１５０が短絡状態となってクランプ動作が行
われ、サンプルホールドパルスＰ２が（Ｈ）レベルのと
きにスイッチ１５１が短絡状態となってサンプリング動
作し、サンプルホールドパルスＰ２が（Ｌ）レベルのと
きにスイッチ１５１が開放状態となってホールド動作す
る。

【０１３９】本クランプアンドホールド回路の前段部分
であるクランプ回路はスイッチドキャパシタ型増幅回路
でもあり、その増幅度（ループゲイン）Ａｖは、差動増
幅器１５４の直流利得が十分に高ければ、入力容量であ
る容量ＣＩと、帰還容量である容量ＣＦとの容量比で決
定されるから、増幅度Ａｖは、Ａｖ＝ＣＩ÷ＣＦとな
り、クランプ出力端子１５６の電圧Ｖ１７は、入力端子
１５５に入力される映像信号Ｓ４の電圧の信号成分をａ
とすれば、本クランプ回路の入出力関係は、Ｖ１７＝−
ａｘＡｖ＝−ａｘ（ＣＩ÷ＣＦ）（式４）となる。

【０１４０】クランプ出力端子１５６の電圧Ｖ１７は、
クランプ時のクランプ電圧ＶＣを基準に式４で示される
電圧まで、映像信号期間に出力される。

【０１４１】ここで例えば、スイッチ制御回路１３０か
らの選択信号ＳＥＬ１により、入力側のｍ個のスイッチ
１３１〜１３ｍのうち、スイッチ１３１のみが短絡状態
にされ、他のスイッチはすべて開放状態にされ、さらに
スイッチ制御回路１３０からの選択信号ＳＥＬ２によ
り、帰還側のｎ個のスイッチ１６１〜１６ｎのうち、ス
イッチ１６１のみが短絡状態にされ、他のスイッチはす
べて開放状態にされたとき、クランプ回路の入出力関係
は、式４により、Ｖ１７＝−ａｘ（ＣＩ１４１÷ＣＦ１
７１）（式５）となり、入力側のコンデンサ１４１〜１
４ｍの容量ＣＩ１４１〜ＣＩ１４ｍと、帰還側のコンデ
ンサ１７１〜１７ｎの容量ＣＩ１７１〜ＣＩ１７ｎとが
すべて同じ値であるとすれば、式５は、Ｖ１７＝−ａと
なり、増幅度１倍の増幅回路となる。

【０１４２】また例えば、スイッチ制御回路１３０から
の選択信号ＳＥＬ１により、入力側のｍ個のスイッチ１
３１〜１３ｍのうち、スイッチ１３１，１３２が短絡状
態にされ、他のスイッチはすべて開放状態にされ、さら
にスイッチ制御回路１３０からの選択信号ＳＥＬ２によ
り、帰還側のｎ個のスイッチ１６１〜１６ｎのうち、ス
イッチ１６１のみが短絡状態にされ、他のスイッチはす
べて開放状態にされたとき、クランプ回路の入出力関係
は、式４により、Ｖ１７＝−ａｘ（（ＣＩ１４１＋ＣＩ
１４２）÷ＣＦ１７１）（式６）となり、入力側のコン
デンサ１４１〜１４ｍの容量ＣＩ１４１〜ＣＩ１４ｍ
と、帰還側のコンデンサ１７１〜１７ｎの容量ＣＩ１７
１〜ＣＩ１７ｎとがすべて同じ値であるとすれば、式６
は、Ｖ１７＝−２ａとなり、増幅度２倍の増幅回路とな
る。

【０１４３】さらに同様に、制御回路１３０からの選択
信号ＳＥＬ１とＳＥＬ２とにより、入力側の容量値と帰
還側の容量値の比を適宜変化させることにより、本クラ
ンプ回路の増幅度を任意に変えることができる。

【０１４４】さらに、本クランプアンドホールド回路の
詳細な動作の説明については、本クランプアンドホール
ド回路は本発明の第２の実施の形態の映像信号処理回路
のクランプアンドホールド回路４２と、増幅度が任意に
設定できること以外のクランプ動作及びサンプルホール
ド動作は同じである。従って、本クランプアンドホール
ド回路の入力端子１５５の電圧は図６に示される電圧Ｖ
１１に、本クランプアンドホールド回路のクランプパル
スＰ１の電圧は図６に示される電圧Ｖ１２に、本クラン
プアンドホールド回路のクランプ出力端子１５６の電圧
Ｖ１７は図６に示される電圧Ｖ１３に、本クランプアン
ドホールド回路のサンプルホールドパルスＰ２の電圧は
図６に示される電圧Ｖ１４に、本クランプアンドホール
ド回路の出力端子１５７の電圧は図６に示される電圧Ｖ
１５に、それぞれ等しい波形となる。

【０１４５】次に、効果について説明する。本発明の第
４の実施の形態の映像信号処理回路では、クランプ並び
にサンプルホールド動作を実現しながら、スイッチの短
絡並びに開放状態を制御することにより、クランプアン
ドホールド回路の増幅度を任意に設定することができ、
従って、映像信号に任意に利得を与えることができ、従
来例のＡＧＣ回路などを必要とせず、映像信号処理回路
の小型化、低消費電力化を実現できる。

【０１４６】

【発明の効果】以上説明したように、本発明による第１
の効果は、従来の映像信号処理回路のように、アンプ、
バッファ、スイッチなどを多数用いる相関二重サンプリ
ング回路を使用せず、クランプアンドホールド回路を用
いて映像信号処理回路を構成することにより、従来の映
像信号処理回路に比べ、等価な映像信号ノイズ除去機能
を小さな回路規模で実現することができることである。

【０１４７】また、本発明による第２の効果は、回路素
子数が少ないクランプアンドホールド回路を用いて映像
信号処理回路を構成することにより、映像信号処理装置
や映像信号処理集積回路装置における映像信号処理回路
の占有面積を削減することができ、従ってコスト低減す
ることができることである。

【０１４８】また、本発明による第３の効果は、多数の
バッファやインピーダンス変換回路を用いず回路素子数
が少ないクランプアンドホールド回路を用いて映像信号
処理回路を構成することにより、映像信号処理回路の消
費電力を低減することができ、低消費電力であるため携
帯端末装置などへの適用が可能となることである。

【０１４９】また、本発明による第４の効果は、映像信
号のリセット期間以前からクランプ動作が開始される構
成であることにより、クランプパルスのパルス幅を画素
周期の範囲内で広く設定することができ、撮像素子の多
画素化に伴うクランプ回路の高速化に対応することがで
きることである。

【０１５０】また、本発明による第５の効果は、映像信
号のリセット期間以前の映像信号期間でクランプ動作が
開始され、映像信号のフィードスルー期間でクランプ動
作が終了される構成であることにより、撮像素子から出
力されるリセット信号などの映像信号以外の余分な信号
を除去することができ、適切なクランプ動作を行うこと
ができることである。

【０１５１】また、本発明による第６の効果は、映像信
号が通過する回路の段数を少なくし、小さな回路規模で
映像信号処理回路を構成することにより、映像信号に混
入するノイズを小さく抑えることができ、Ｓ／Ｎ比の良
好な鮮明画像を外部に出力することができることであ
る。

【０１５２】また、本発明による第７の効果は、クラン
プアンドホールド回路におけるクランプ回路をスイッチ
ドキャパシタ型増幅回路により構成することにより、Ａ
ＧＣなどの利得を与える回路ブロックを必要とせず、映
像信号に利得を与えることができることである。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の映像信号処理回路
の構成を示すブロック図である。

【図２】本発明の第１の実施の形態の映像信号処理回路
のクランプアンドホールド回路の構成を示す回路図であ
る。

【図３】本発明の第１の実施の形態の映像信号処理回路
のクランプアンドホールド回路の動作を示すタイミング
図である。

【図４】本発明の第２の実施の形態の映像信号処理回路
の構成を示すブロック図である。

【図５】本発明の第２の実施の形態の映像信号処理回路
のクランプアンドホールド回路の構成を示す回路図であ
る。

【図６】本発明の第２の実施の形態の映像信号処理回路
のクランプアンドホールド回路の動作を示すタイミング
図である。

【図７】本発明の第３の実施の形態の映像信号処理回路
の構成を示すブロック図である。

【図８】本発明の第３の実施の形態の映像信号処理回路
のクランプ回路の構成を示す回路図である。

【図９】本発明の第４の実施の形態の映像信号処理回路
のクランプアンドホールド回路の構成を示す回路図であ
る。

【図１０】従来例の映像信号処理回路の構成を示すブロ
ック図である。

【図１１】他の従来例の映像信号処理回路の構成を示す
ブロック図である。

【図１２】他の従来例の映像信号処理回路の相関二重サ
ンプリング回路の構成を示すブロック図である。

【図１３】他の従来例の映像信号処理回路の相関二重サ
ンプリング回路の動作を示すタイミング図である。

【符号の説明】１，３１，５１，１５３定電圧源２，３，８，９，１２，１３，３２，３４，３６，５
２，５３，５８，５９，１４１，１４２，１４ｍ，１７
１，１７２，１７ｎ，１５２コンデンサ４，５，６，７，１０，１１，３３，３５，５４，５
５，５６，５７，１３１，１３２，１３ｍ，１５０，１
５１，１６１，１６２，１６ｎスイッチ１４，３７，６３，１５４差動増幅器２１，９０，１０２ＣＣＤ２２，４２クランプアンドホールド回路２３，４３，１０４Ａ／Ｄコンバータ２４駆動回路２５タイミング発生回路７２クランプ回路９１，１０３ＣＤＳ回路９２ＡＧＣ回路９３１Ｈ遅延線９４スイッチ回路９５，１０９Ｖドライバ９６，１０８タイミングジェネレータ１０１レンズ１０５プロセス回路１０６エンコーダ回路１０７シグナルジェネレータ１１１反転アンプ１１２，１１３，１１５，１１７バッファ１１４，１１６，１１８Ｓ／Ｈ回路１１９差動アンプ１２０パルス生成回路１３０スイッチ制御回路

Claims

【特許請求の範囲】

【請求項１】入射された光に対応した電圧の映像信号
を出力する撮像素子と、前記映像信号が入力され、前記
映像信号の電圧を第１の制御パルスによりクランプした
後、クランプされた前記映像信号の電圧を第２の制御パ
ルスによりサンプルホールドして出力するクランプアン
ドホールド回路と、前記クランプアンドホールド回路の
出力が入力され、アナログディジタル変換して出力する
アナログディジタルコンバータと、前記第１の制御パル
ス及び前記第２の制御パルスを出力するタイミング発生
回路とを備え、前記クランプアンドホールド回路は、ク
ランプ電圧を出力する定電圧源と、差動信号が入力され
る反転入力端子及び非反転入力端子と、入力された差動
信号が増幅されて差動信号として出力される反転出力端
子及び非反転出力端子とを有する差動増幅器と、前記映
像信号が入力される入力端子と、前記映像信号が前記ク
ランプ及び前記サンプルホールドされて差動信号として
出力される第１の出力端子及び第２の出力端子と、第１
のスイッチと、第２のスイッチと、第３のスイッチと、
第４のスイッチと、第１のコンデンサと、第２のコンデ
ンサと、第３のコンデンサと、第４のコンデンサと、第
１のサンプルホールド回路と、第２のサンプルホールド
回路とを備える映像信号処理回路であって、前記第１の
コンデンサは前記入力端子と前記差動増幅器の前記反転
入力端子との間に接続され、前記第１のスイッチは前記
差動増幅器の前記反転入力端子と前記定電圧源との間に
接続され、前記第２のコンデンサは前記定電圧源と前記
差動増幅器の前記非反転入力端子との間に接続され、前
記第２のスイッチは前記差動増幅器の前記非反転入力端
子と前記定電圧源との間に接続され、前記第３のコンデ
ンサは前記差動増幅器の前記反転入力端子と前記非反転
出力端子との間に接続され、前記第４のコンデンサは前
記差動増幅器の前記非反転入力端子と前記反転出力端子
との間に接続され、前記第３のスイッチは前記差動増幅
器の前記反転入力端子と前記非反転出力端子との間に接
続され、前記第４のスイッチは前記差動増幅器の前記非
反転入力端子と前記反転出力端子との間に接続され、前
記映像信号の画素周期には、前記映像信号の画素毎の基
準電圧を定める第１の期間と、前記撮像素子から画素毎
の映像信号電圧が出力される第２の期間が含まれ、前記
第１の期間に同期した前記第１の制御パルスにより、前
記第１のスイッチと、前記第２のスイッチと、前記第３
のスイッチと、前記第４のスイッチとがオンオフ制御さ
れ、前記映像信号の前記第１の期間の電圧が前記クラン
プ電圧にクランプされ、前記差動増幅器の前記非反転出
力端子からの前記映像信号が前記第１のサンプルホール
ド回路に入力され前記第２の期間に同期した前記第２の
制御パルスにより前記映像信号の前記第２の期間の電圧
がサンプルホールドされて前記第１の出力端子に出力さ
れ、前記差動増幅器の前記反転出力端子からの前記映像
信号が前記第２のサンプルホールド回路に入力され前記
第２の期間に同期した前記第２の制御パルスにより前記
映像信号の前記第２の期間の電圧がサンプルホールドさ
れて前記第２の出力端子に出力されることを特徴とする
映像信号処理回路。
【請求項２】入射された光に対応した電圧の映像信号
を出力する撮像素子と、前記映像信号が入力され、前記
映像信号の電圧を第１の制御パルスによりクランプした
後、クランプされた前記映像信号の電圧を第２の制御パ
ルスによりサンプルホールドして出力するクランプアン
ドホールド回路と、前記クランプアンドホールド回路の
出力が入力され、アナログディジタル変換して出力する
アナログディジタルコンバータと、前記第１の制御パル
ス及び前記第２の制御パルスを出力するタイミング発生
回路とを備え、前記クランプアンドホールド回路は、ク
ランプ電圧を出力する定電圧源と、差動信号が入力され
る反転入力端子及び非反転入力端子と、入力された差動
信号が増幅されて出力される非反転出力端子とを有する
差動増幅器と、前記映像信号が入力される入力端子と、
前記映像信号が前記クランプ及び前記サンプルホールド
されて出力される出力端子と、スイッチと、第１のコン
デンサと、第２のコンデンサと、サンプルホールド回路
とを備える映像信号処理回路であって、前記定電圧源は
前記差動増幅器の前記非反転入力端子に接続され、前記
第１のコンデンサは前記入力端子と前記差動増幅器の前
記反転入力端子との間に接続され、前記第１のスイッチ
は前記差動増幅器の前記反転入力端子と前記非反転出力
端子との間に接続され、前記第２のコンデンサは前記差
動増幅器の前記反転入力端子と前記非反転出力端子との
間に接続され、前記映像信号の画素周期には、前記映像
信号の画素毎の基準電圧を定める第１の期間と、前記撮
像素子から画素毎の映像信号電圧が出力される第２の期
間が含まれ、前記第１の期間に同期した前記第１の制御
パルスにより、前記スイッチがオンオフ制御され、前記
映像信号の前記第１の期間の電圧が前記クランプ電圧に
クランプされ、前記差動増幅器の前記非反転出力端子か
らの前記映像信号が前記サンプルホールド回路に入力さ
れ前記第２の期間に同期した前記第２の制御パルスによ
り前記映像信号の前記第２の期間の電圧がサンプルホー
ルドされて前記出力端子に出力されることを特徴とする
映像信号処理回路。
【請求項３】入射された光に対応した電圧の映像信号
を出力する撮像素子と、前記映像信号が入力され、前記
映像信号の電圧を制御パルスによりクランプして出力す
るクランプ回路と、前記クランプ回路の出力が入力さ
れ、アナログディジタル変換して出力するアナログディ
ジタルコンバータと、前記制御パルスを出力するタイミ
ング発生回路とを備え、前記クランプ回路は、クランプ
電圧を出力する定電圧源と、差動信号が入力される反転
入力端子及び非反転入力端子と、入力された差動信号が
増幅されて差動信号として出力される反転出力端子及び
非反転出力端子とを有する差動増幅器と、前記映像信号
が入力される入力端子と、前記映像信号が前記クランプ
されて差動信号として出力される第１の出力端子及び第
２の出力端子と、第１のスイッチと、第２のスイッチ
と、第３のスイッチと、第４のスイッチと、第１のコン
デンサと、第２のコンデンサと、第３のコンデンサと、
第４のコンデンサとを備える映像信号処理回路であっ
て、前記第１のコンデンサは前記入力端子と前記差動増
幅器の前記反転入力端子との間に接続され、前記第１の
スイッチは前記差動増幅器の前記反転入力端子と前記定
電圧源との間に接続され、前記第２のコンデンサは前記
定電圧源と前記差動増幅器の前記非反転入力端子との間
に接続され、前記第２のスイッチは前記差動増幅器の前
記非反転入力端子と前記定電圧源との間に接続され、前
記第３のコンデンサは前記差動増幅器の前記反転入力端
子と前記非反転出力端子との間に接続され、前記第４の
コンデンサは前記差動増幅器の前記非反転入力端子と前
記反転出力端子との間に接続され、前記第３のスイッチ
は前記差動増幅器の前記反転入力端子と前記非反転出力
端子との間に接続され、前記第４のスイッチは前記差動
増幅器の前記非反転入力端子と前記反転出力端子との間
に接続され、前記映像信号の画素周期には、前記映像信
号の画素毎の基準電圧を定める期間が含まれ、前記期間
に同期した前記制御パルスにより、前記スイッチがオン
オフ制御され、前記映像信号の前記期間の電圧が前記ク
ランプ電圧にクランプされ、前記差動増幅器の前記非反
転出力端子からの前記映像信号が前記第１の出力端子に
出力され、前記差動増幅器の前記反転出力端子からの前
記映像信号が前記第２の出力端子に出力されることを特
徴とする映像信号処理回路。
【請求項４】入射された光に対応した電圧の映像信号
を出力する撮像素子と、前記映像信号が入力され、前記
映像信号の電圧を第１の制御パルスによりクランプした
後、クランプされた前記映像信号の電圧を第２の制御パ
ルスによりサンプルホールドして出力するクランプアン
ドホールド回路と、前記クランプアンドホールド回路の
出力が入力され、アナログディジタル変換して出力する
アナログディジタルコンバータと、前記第１の制御パル
ス及び前記第２の制御パルスを出力するタイミング発生
回路とを備え、前記クランプアンドホールド回路は、ク
ランプ電圧を出力する定電圧源と、差動信号が入力され
る反転入力端子及び非反転入力端子と、入力された差動
信号が増幅されて出力される非反転出力端子とを有する
差動増幅器と、前記映像信号が入力される入力端子と、
前記映像信号が前記クランプ及び前記サンプルホールド
されて出力される出力端子と、スイッチと、ｍ（ｍは１
以上の正の整数）個のスイッチからなる第１のスイッチ
群と、ｎ（ｎは１以上の正の整数）個のスイッチからな
る第２のスイッチ群と、ｍ個のコンデンサからなる第１
のコンデンサ群と、ｎ個のコンデンサからなる第２のコ
ンデンサ群と、サンプルホールド回路と、スイッチ制御
回路とを備える映像信号処理回路であって、前記定電圧
源は前記差動増幅器の前記非反転入力端子に接続され、
前記第１のコンデンサ群が含むｍ個のコンデンサの一方
の電極端子は全て前記差動増幅器の前記反転入力端子に
接続され、前記ｍ個のコンデンサの他方の電極端子はそ
れぞれ前記第１のスイッチ群が含むｍ個のスイッチを１
対１で介して前記入力端子に接続され、前記第２のコン
デンサ群が含むｎ個のコンデンサの一方の電極端子は全
て前記差動増幅器の前記非反転出力端子に接続され、前
記ｎ個のコンデンサの他方の電極端子はそれぞれ前記第
２のスイッチ群が含むｎ個のスイッチを１対１で介して
前記差動増幅器の前記反転入力端子に接続され、前記ス
イッチは前記差動増幅器の前記反転入力端子と前記非反
転出力端子との間に接続され、前記スイッチ制御回路か
らの第１の選択信号により前記第１のスイッチ群が含む
ｍ個のスイッチのうちオン制御されるスイッチの個数が
制御され、前記スイッチ制御回路からの第２の選択信号
により前記第２のスイッチ群が含むｎ個のスイッチのう
ちオン制御されるスイッチの個数が制御され、前記映像
信号の画素周期には、前記映像信号の画素毎の基準電圧
を定める第１の期間と、前記撮像素子から画素毎の映像
信号電圧が出力される第２の期間が含まれ、前記第１の
期間に同期した前記第１の制御パルスにより、前記スイ
ッチがオンオフ制御され、前記映像信号の前記第１の期
間の電圧が前記クランプ電圧にクランプされ、前記差動
増幅器の前記非反転出力端子からの前記映像信号が前記
サンプルホールド回路に入力され前記第２の期間に同期
した前記第２の制御パルスにより前記映像信号の前記第
２の期間の電圧がサンプルホールドされて前記出力端子
に出力されることを特徴とする映像信号処理回路。
【請求項５】前記撮像素子が出力する前記映像信号の
画素周期には、前記撮像素子がリセットされる第１の期
間と、前記第１の期間に続く、前記映像信号の画素毎の
基準電圧を定める第２の期間と、前記第２の期間に続
く、前記撮像素子から画素毎の映像信号が出力される第
３の期間とが含まれ、前記第２の期間以外の期間のとき
前記第１の制御パルスの出力が開始されて前記クランプ
が開始され、前記第２の期間のとき前記第１の制御パル
スの出力が停止されて前記クランプが終了され、前記第
３の期間のとき前記第１の制御パルスのタイミングと重
ならないように前記第２の制御パルスが出力されて前記
サンプルホールドが行われることを特徴とする請求項
１，２，４の何れか１項記載の映像信号処理回路。
【請求項６】前記撮像素子が出力する前記映像信号の
画素周期には、前記撮像素子がリセットされる第１の期
間と、前記第１の期間に続く、前記映像信号の画素毎の
基準電圧を定める第２の期間と、前記第２の期間に続
く、前記撮像素子から画素毎の映像信号が出力される第
３の期間とが含まれ、前記第２の期間以外の期間のとき
前記制御パルスの出力が開始されて前記クランプが開始
され、前記第２の期間のとき前記制御パルスの出力が停
止されて前記クランプが終了されることを特徴とする請
求項３記載の映像信号処理回路。