JP2003169257A - 固体撮像素子及びこれを備えた撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、固体撮像素子からの出力信号を直接
ゲイン調整することで、階調性を損なうことのない信号
を生成することができる撮像装置を提供することを目的
とする。 【解決手段】スイッチＳ１をＯＮにして映像信号をキャ
パシタＣ１に保持した後、スイッチＳ２をＯＮにしてノ
イズ信号をキャパシタＣ２に保持する。そして、バッフ
ァ１０内のスイッチＳ４をＯＮしてキャパシタＣ１の映
像信号を出力する。その後、一旦、スイッチＳ４をＯＦ
Ｆした後、スイッチＳ３をＯＮにして映像信号とノイズ
信号の混合信号を生成し、再度、スイッチＳ４をＯＮに
して混合信号を出力する。このとき、キャパシタＣ１，
Ｃ２の容量を可変とすることで、差動増幅器で映像信号
から混合信号を差し引いた出力のゲインを調整すること
ができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入射光量に応じた
電気信号を発生するとともにマトリクス状に配された画
素を複数備えた固体撮像素子及びこれを備えた撮像装置
に関する。又、本発明は、各画素から出力される信号の
ゲイン調整を行う撮像装置に関するものであり、特に、
各画素からの出力信号のダイナミックレンジを調整する
ためにゲイン調整を行う撮像装置に関する。

【０００２】

【従来の技術】入射される光を光電変換して、その入射
光量に応じた電気信号を出力する固体撮像素子を備えた
撮像装置には、固体撮像素子から出力される電気信号の
ゲイン調整を行うオートゲインコントロール機能が設け
られる場合がある。このような電気信号のゲイン調整を
行う撮像装置では、固体撮像素子から出力される電気信
号をＡ／Ｄ変換し、変換して得られたデジタル信号に対
してゲイン調整が行われる。

【０００３】即ち、Ａ／Ｄ変換して得られたデジタル信
号より被写体の輝度を測定し、Ａ／Ｄ変換後のデジタル
信号のゲイン調整が行われる。被写体の輝度が低い場合
は、デジタル信号のゲインを高くし、被写体に輝度が高
い部分と低い部分が存在する場合は、デジタル信号のゲ
インを低くする。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うにＡ／Ｄ変換後のデジタル信号に対してゲイン調整を
行ったとき、デジタル信号が離散的な信号であるため
に、その階調性が損なわれて、再生された画像が粗雑な
画像となる恐れがある。この問題点は、広いダイナミッ
クレンジを有する、入射光量の対数値に比例した信号を
出力する対数変換型の固体撮像素子において、より顕著
である。

【０００５】このような問題を鑑みて、本発明は、固体
撮像素子から出力されるべき信号そのものを直接ゲイン
調整することで、階調性を損なうことのない信号を生成
することができる撮像装置を提供することを目的とす
る。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の固体撮像素子は、入射光量に応じ
た電気信号を発生するとともにマトリクス状に配された
画素を複数備えた固体撮像素子において、前記画素が出
力する映像信号を保持する第１キャパシタ回路と、前記
画素が出力するノイズ信号を保持する第２キャパシタ回
路と、を有するとともに、前記第１キャパシタ回路に保
持した前記映像信号のみの出力と、前記第１キャパシタ
回路に保持した前記映像信号と前記第２キャパシタ回路
に保持した前記ノイズ信号とを混合した混合信号の出力
とを選択可能な信号保持回路と、を有し、前記第１及び
第２キャパシタ回路のうち、少なくとも一方を容量可変
としたことを特徴とする。

【０００７】このような固体撮像素子において、前記信
号保持回路が、前記画素の映像信号及びノイズ信号が導
出される出力信号線に一端が接続されるとともに前記第
１キャパシタ回路の一端に他端が接続された第１スイッ
チと、出力信号線に一端が接続されるとともに前記第２
キャパシタ回路の一端に他端が接続された第２スイッチ
と、前記第１スイッチと前記第１キャパシタ回路との接
続ノードと前記第２スイッチと前記第２キャパシタ回路
との接続ノードとの間に接続された第３スイッチと、前
記第１スイッチと前記第３スイッチとの接続ノードに一
端が接続された第４スイッチとを備えるものとしても構
わない。

【０００８】このとき、前記信号保持回路は、前記画素
より映像信号が出力される際、前記第１スイッチがＯＮ
とされて前記第１キャパシタ回路に映像信号が保持さ
れ、前記画素よりノイズ信号が出力される際、前記第２
スイッチがＯＮとされて前記第２キャパシタ回路にノイ
ズ信号が保持され、前記第３スイッチがＯＦＦとされる
とともに前記第４スイッチがＯＮとされることで前記第
１キャパシタ回路に保持された映像信号が出力され、前
記第３及び第４スイッチがＯＮとされることで前記第１
及び第２キャパシタ回路のそれぞれに保持された映像信
号とノイズ信号による前記混合信号が生成されて出力さ
れる。

【０００９】又、請求項２に記載する固体撮像素子は、
請求項１に記載の固体撮像素子において、前記容量可変
のキャパシタ回路が複数のキャパシタで構成され、該複
数のキャパシタを選択することによって、前記キャパシ
タ回路の容量を変更することを特徴とする。

【００１０】このような固体撮像素子において、請求項
３に記載するように、前記容量可変のキャパシタ回路
を、キャパシタとスイッチとが直列に接続された複数の
回路が並列に接続された回路としても構わないし、請求
項４に記載するように、前記容量可変のキャパシタ回路
を、一端に直流電圧が印加されるとともに並列に接続さ
れた複数のキャパシタと、並列に接続された該複数のキ
ャパシタの他端の間を電気的に接離する複数のスイッチ
と、で構成するようにしても構わない。

【００１１】又、上述のような各固体撮像素子におい
て、前記画素が、入射光量に応じた電気信号を発生する
とともに、該電気信号を入射光量に対して対数的に変化
する信号に変換するようにしても構わないし、又は、該
電気信号を入射光量に対して線形的に変化する信号に変
換するようにしても構わない。

【００１２】請求項５に記載する撮像装置は、請求項１
〜請求項４のいずれかに記載の固体撮像素子と、該固体
撮像素子から出力される映像信号から混合信号を減算す
る差動増幅器と、該差動増幅器の出力をデジタル信号に
変換するＡ／Ｄ変換器と、被写体の輝度情報を検出する
とともに、前記固体撮像素子に備えられた信号保持回路
内の容量値を該輝度情報に基づいて変化させる検知器
と、を有することを特徴とする。

【００１３】このような撮像装置において、第１キャパ
シタの容量を可変にした場合、検知器で輝度範囲が狭い
と検知されたとき、第１キャパシタの容量を低くして、
差動増幅回路から出力される映像信号の信号レベルが高
くなるようにする。逆に、第２キャパシタの容量を可変
にした場合、検知器で輝度範囲が狭いと検知されたと
き、第２キャパシタの容量を高くして、差動増幅回路か
ら出力される映像信号の信号レベルが高くなるようにす
る。

【００１４】

【発明の実施の形態】＜撮像装置の構成＞本発明の撮像
装置の構成について、図１を参照して説明する。尚、図
１は、本発明の撮像装置の内部構成を示すブロック図
で、以下に示す各実施形態において、共通の構成とな
る。

【００１５】図１に示す撮像装置は、複数の画素Ｇ11〜
Ｇmnがマトリクス状に配された固体撮像素子１と、固体
撮像素子１から出力される映像信号及び映像信号とノイ
ズ信号とを混合した信号（以下、「混合信号」とする。
詳細は後述する。）をサンプルホールドするサンプルホ
ールド回路２と、サンプルホールド回路２でサンプルホ
ールドされた映像信号及び混合信号のそれぞれが与えら
れて映像信号から混合信号を減算する差動増幅器３と、
差動増幅器３の出力を増幅するオペアンプ４と、オペア
ンプ４で増幅された雑音成分除去後の映像信号をデジタ
ル信号に変換するＡ／Ｄ変換器５と、Ａ／Ｄ変換器５か
らのデジタル信号に基づいて被写体の輝度範囲を算定す
る演算器６とを備える。

【００１６】この撮像装置において、固体撮像素子１
は、各列の画素Ｇ11〜Ｇ1n，Ｇ21〜Ｇ2n，…，Ｇm1〜Ｇ
mnより出力される映像信号及びノイズ信号が与えられる
出力信号線７−１，７−２，…，７−ｍと、出力信号線
７−１〜７−ｍを通して与えられる映像信号及びノイズ
信号をサンプルホールドするとともに、映像信号とノイ
ズ信号とを混合した信号を生成可能なサンプルホールド
回路ＳＨ１〜ＳＨｍを、各列毎に備える。そして、演算
器６は、Ａ／Ｄ変換器５から出力される複数のデジタル
信号より被写体の輝度範囲を測定すると、その輝度範囲
に応じてサンプルホールド回路ＳＨ１〜ＳＨｍを制御す
ることにより、サンプルホールド回路ＳＨ１〜ＳＨｍか
らの出力をゲイン調整する。

【００１７】尚、２種類のサンプルホールド回路を区別
するため、以下の説明においては、固体撮像素子１側に
位置するものを混合信号生成用の「上流用サンプルホー
ルド回路」とし、差動増幅器３側に位置するものを画素
の感度バラツキを補正するための「下流用サンプルホー
ルド回路」とする。

【００１８】又、下流側サンプルホールド回路２は、固
体撮像素子１からの出力が一端に与えられるスイッチＳ
ａ，Ｓｂと、スイッチＳａ，Ｓｂそれぞれの他端に一端
が接続されたキャパシタＣａ，Ｃｂとによって構成さ
れ、キャパシタＣａ，Ｃｂのそれぞれの他端には直流電
圧ＶSSが印加される。又、スイッチＳａとキャパシタＣ
ａの接続ノードが差動増幅器３の非反転入力端子に接続
されるとともに、スイッチＳｂとキャパシタＣｂの接続
ノードが差動増幅器３の反転入力端子に接続される。

【００１９】このような構成の撮像装置において、ま
ず、固体撮像素子１内の画素Ｇ11〜Ｇm1より映像信号
が、上流側サンプルホールド回路ＳＨ１〜ＳＨｍに与え
られてサンプルホールドされる。次に、固体撮像素子１
内の画素Ｇ11〜Ｇm1よりノイズ信号が、上流側サンプル
ホールド回路ＳＨ１〜ＳＨｍに与えられてサンプルホー
ルドされる。そして、下流側サンプルホールド回路２の
スイッチＳａがＯＮとなり、上流側サンプルホールド回
路ＳＨ１から画素Ｇ11の映像信号が下流側サンプルホー
ルド回路２に与えられて、キャパシタＣａにサンプルホ
ールドされる。次に、下流側サンプルホールド回路２の
スイッチＳｂがＯＮとなり、上流側サンプルホールド回
路ＳＨ１から画素Ｇ11の混合信号が下流側サンプルホー
ルド回路２に与えられて、キャパシタＣｂにサンプルホ
ールドされる。

【００２０】この下流側サンプルホールド回路２にサン
プルホールドされた画素Ｇ11の映像信号及び混合信号が
それぞれ、差動増幅器３の非反転入力端子及び反転入力
端子に与えられ、映像信号から混合信号が減算される。
この差動増幅器３の出力がオペアンプ４で増幅されてＡ
／Ｄ変換器５に送出され、ノイズ成分が除去された画素
Ｇ11の映像信号がデジタル信号に変換される。

【００２１】このようにして、画素Ｇ11の映像信号とな
るデジタル信号が出力されると、同様に、上流側サンプ
ルホールド回路ＳＨ２から、画素Ｇ21の映像信号と、画
素Ｇ21の混合信号とが、下流側サンプルホールド回路２
でサンプルホールドされた後、差動増幅器３で減算され
る。そして、この差動増幅器３の出力がオペアンプ４で
増幅された後、Ａ／Ｄ変換器５に与えられて、ノイズ成
分が除去された画素Ｇ21の映像信号がデジタル信号とし
て出力される。

【００２２】同様に、上流側サンプルホールド回路ＳＨ
３〜ＳＨｍ及び下流側サンプルホールド回路２が動作す
ることによって、Ａ／Ｄ変換器５より、ノイズ成分が除
去された画素Ｇ31〜Ｇm1の映像信号がデジタル信号とし
て順に出力される。画素Ｇm1の映像信号がデジタル信号
として出力されると、固体撮像素子１内の画素Ｇ12〜Ｇ
m2から出力される映像信号及びノイズ信号が順に、上流
側サンプルホールド回路ＳＨ１〜ＳＨｍにサンプルホー
ルドされる。そして、上流側サンプルホールド回路ＳＨ
１〜ＳＨｍ及び下流側サンプルホールド回路２が同様に
動作することによって、Ａ／Ｄ変換器５より、ノイズ成
分が除去された画素Ｇ12〜Ｇm2の映像信号がデジタル信
号として順に出力される。

【００２３】その後、同様にして、Ｇ13〜Ｇm3、Ｇ14〜
Ｇm4、…、Ｇ1n〜Ｇmnの順に、各行毎にｍ個の画素の映
像信号及びノイズ信号が上流側サンプルホールド回路Ｓ
Ｈ１〜ＳＨｍがサンプルホールドされた後、各行の画素
毎にノイズ成分が除去された映像信号がデジタル信号と
してＡ／Ｄ変換器５より出力される。よって、ノイズ成
分が除去された画素Ｇ13〜Ｇmnの映像信号が順に、Ａ／
Ｄ変換器５よりデジタル信号として出力される。

【００２４】このようにして動作しているとき、演算器
６は、例えば、複数フィールド毎に一度、Ａ／Ｄ変換器
５から出力される複数フィールド分の映像信号を用い
て、被写体の輝度範囲を算定し、上流側サンプルホール
ド回路ＳＨ１〜ＳＨｍの制御を行う。このとき、演算器
６では、Ａ／Ｄ変換器５から出力される最小値と最大値
とが計測され、それにより被写体の輝度範囲を決定す
る。尚、この演算器６において、複数フィールド分の映
像信号によって算定するものでなくても良く、複数画素
分の映像信号によって算定するものとしても構わない。

【００２５】＜上流側サンプルホールド回路の基本概念
＞上述の撮像装置における固体撮像素子に設けられた上
流側サンプルホールド回路の基本概念について、図面を
参照して説明する。図２は、上流側サンプルホールド回
路の基本構成を示すブロック回路図である。

【００２６】図２に示す上流側サンプルホールド回路Ｓ
Ｈ（図１のＳＨ１〜ＳＨｍに相当する）は、出力信号線
７（図１の７−１〜７−ｍに相当する）に一端が接続す
るスイッチＳ１，Ｓ２と、スイッチＳ１の他端に一端が
接続されるとともに他端に直流電圧ＶSSが印加されたキ
ャパシタＣ１と、スイッチＳ２の他端に一端が接続され
るとともに他端に直流電圧ＶSSが印加されたキャパシタ
Ｃ２と、キャパシタＣ１とスイッチＳ１との接続ノード
とキャパシタＣ２とスイッチＳ２との接続ノードとの間
に接続されたスイッチＳ３と、キャパシタＣ１とスイッ
チＳ３との接続ノードとに入力側が接続されたバッファ
１０とを有する。尚、バッファ１０内には、不図示であ
るが、スイッチＳ４が設けられている。

【００２７】この上流側サンプルホールド回路ＳＨの動
作について、以下に説明する。まず、上流側サンプルホ
ールド回路ＳＨの備えられた列に配された画素から映像
信号が出力されるとき、スイッチＳ１がＯＮとされる。
このとき、スイッチＳ２〜Ｓ４はＯＦＦとされる。よっ
て、映像信号となる電圧信号がキャパシタＣ１にサンプ
ルホールドされる。その後、画素からノイズ信号が出力
されると、スイッチＳ１がＯＦＦとされるとともにスイ
ッチＳ２がＯＮとされる。よって、ノイズ信号となる電
圧信号がキャパシタＣ２にサンプルホールドされる。

【００２８】このようにして、映像信号及びノイズ信号
がそれぞれ、キャパシタＣ１，Ｃ２にサンプルホールド
されると、スイッチＳ２がＯＦＦとされるとともにバッ
ファ１０内のスイッチＳ４がＯＮとされる。このとき、
下流側サンプルホールド回路２のスイッチＳａをＯＮす
ることによって、キャパシタＣ１にサンプルホールドさ
れた映像信号が、バッファ１０を介して出力され、下流
側サンプルホールド回路２のキャパシタＣａにサンプル
ホールドされる。

【００２９】このようにして、下流側サンプルホールド
回路２に映像信号が与えられると、一旦、バッファ１０
内のスイッチＳ４をＯＦＦした後、スイッチＳ３をＯＮ
にする。このとき、キャパシタＣ１，Ｃ２が並列に接続
された状態となる。今、スイッチＳ３がＯＦＦの状態に
おいて、キャパシタＣ１によって電圧Ｖ１となる映像信
号がサンプルホールドされているとともにキャパシタＣ
２によって電圧Ｖ２となるノイズ信号がサンプルホール
ドされているものとする。

【００３０】よって、スイッチＳ３をＯＮにすることで
キャパシタＣ１，Ｃ２が並列接続されるので、バッファ
１０の入力側に与えられる電圧が（Ｃｘ×Ｖ１＋Ｃｙ×
Ｖ２）／（Ｃｘ＋Ｃｙ）となる。（尚、Ｃｘ，Ｃｙは、
キャパシタＣ１，Ｃ２の容量である）このとき、バッフ
ァ１０内のスイッチＳ４がＯＮとされるとともに下流側
サンプルホールド回路２内のスイッチＳｂがＯＮとされ
ると、この（Ｃｘ×Ｖ１＋Ｃｙ×Ｖ２）／（Ｃｘ＋Ｃ
ｙ）となる混合信号が、バッファ１０を介して出力さ
れ、下流側サンプルホールド回路２のキャパシタＣｂに
サンプルホールドされる。

【００３１】このように、映像信号が下流側サンプルホ
ールド回路２にサンプルホールドされた後、混合信号が
下流側サンプルホールド回路２にサンプルホールドされ
る。よって、差動増幅器３では、非反転入力端子に与え
られる映像信号の電圧値がＶ１、反転入力端子に与えら
れる混合信号の電圧値が（Ｃｘ×Ｖ１＋Ｃｙ×Ｖ２）／
（Ｃｘ＋Ｃｙ）である。よって、差動増幅器３の出力
が、Ｃｙ×（Ｖ１−Ｖ２）／（Ｃｘ＋Ｃｙ）となる。こ
のようにして、差動増幅器３によって、ノイズ成分が除
去された映像信号が得られる。

【００３２】このノイズ成分が除去された映像信号がオ
ペアンプ４に与えられて増幅される。今、オペアンプ４
でＡ倍に増幅されるものとすると、オペアンプ４より、
Ａ×Ｃｙ×（Ｖ１−Ｖ２）／（Ｃｘ＋Ｃｙ）の映像信号
がＡ／Ｄ変換器５に与えられ、デジタル信号に変換され
て出力される。尚、固体撮像素子１内の各画素及びバッ
ファ１０はそれぞれ、出力側がソースフォロアの増幅回
路を形成するため、キャパシタＣ１，Ｃ２，Ｃａ，Ｃｂ
はそれぞれ、スイッチＳ１，Ｓ２，Ｓａ，ＳｂがＯＮと
なったとき、与えられた信号の電圧値がサンプルホール
ドされる。

【００３３】以下に、図１のような構成の撮像装置の実
施形態について、説明する。尚、図１の構成について
は、以下の各実施形態においては共通であるため、主に
異なる部分となる上流側サンプルホールド回路周辺につ
いて説明する。

【００３４】＜第１の実施形態＞本発明の第１の実施形
態について、図面を参照して説明する。図３は、図１の
撮像装置に設けられた固体撮像素子内の１つの画素を示
す回路図である。又、図４は、固体撮像素子内の各列に
設けられた上流側サンプルホールド回路の構成を示すブ
ロック回路図である。尚、図４に示す上流側サンプルホ
ールド回路において、図２に示す上流側サンプルホール
ド回路と同一の構成部分については、同一の符号を付し
て、その詳細な説明は省略する。

【００３５】１．画素の構成 図３に示す画素は、カソードに直流電圧ＶPDが印加され
たフォトダイオードＰＤのアノードにＭＯＳトランジス
タＴ１のドレインが接続されるとともに、ＭＯＳトラン
ジスタＴ１のソースにＭＯＳトランジスタＴ２のゲート
及びドレインとＭＯＳトランジスタＴ３のゲートが接続
される。そして、このＭＯＳトランジスタＴ３のソース
にＭＯＳトランジスタＴ４のドレインが接続され、更
に、ＭＯＳトランジスタＴ４のソースに、ゲートに直流
電圧ＶＤが印加されるとともにソースに直流電圧ＶSSが
印加されたＭＯＳトランジスタＴ５のドレインが接続さ
れる。尚、ＭＯＳトランジスタＴ１〜Ｔ５は、そのバッ
クゲートが接地されたＮチャネルのＭＯＳトランジスタ
である。

【００３６】そして、ＭＯＳトランジスタＴ４のソース
とＭＯＳトランジスタＴ５のドレインとの接続ノードに
は出力信号線７（図１の７−１〜７−ｍに相当する）が
接続される。又、ＭＯＳトランジスタＴ２のソースに信
号φＶPSが入力され、ＭＯＳトランジスタＴ３のドレイ
ンに直流電圧ＶPDが印加される。更に、ＭＯＳトランジ
スタＴ１のゲートに信号φＳが入力されるとともに、Ｍ
ＯＳトランジスタＴ４のゲートに信号φＶが入力され
る。

【００３７】このように画素が構成されるとき、ＭＯＳ
トランジスタＴ５が定電流源又は抵抗として動作する。
即ち、ＭＯＳトランジスタＴ３，Ｔ５の回路構成は上段
のＭＯＳトランジスタＴ３のゲートに信号が入力される
とともに、下段のＭＯＳトランジスタＴ５のゲートには
直流電圧ＶＤが常時印加されるため、ＭＯＳトランジス
タＴ３，Ｔ５によって、ソースフォロワ型の増幅回路が
構成される。このように構成することにより信号のゲイ
ンを大きく出力することができる。

【００３８】このような構成の画素による撮像動作及び
感度バラツキ検出動作について、以下に説明する。尚、
信号φＶPSは２値の電圧信号で、ＭＯＳトランジスタＴ
２をサブスレッショルド領域で動作させるための電圧を
ハイレベルとし、この電圧よりも低くＭＯＳトランジス
タＴ２にハイレベルの信号φＶPSを与えた時よりも大き
い電流が流れうるようにする電圧をローレベルとする。

【００３９】（１）撮像動作（映像信号出力時） まず、図３のような画素が撮像を行うときの動作を説明
する。尚、信号φＳは撮像動作の間、常にハイレベルで
あり、ＭＯＳトランジスタＴ１がＯＮの状態である。そ
して、ＭＯＳトランジスタＴ２がサブスレッショルド領
域で動作するように、ＭＯＳトランジスタＴ２のソース
に与える信号φＶPSをハイレベルとする。このとき、フ
ォトダイオードＰＤに光が入射されると、光電流が発生
し、ＭＯＳトランジスタのサブスレッショルド特性によ
り、ＭＯＳトランジスタＴ２，Ｔ３のゲートに光電流を
対数変換した値の電圧が発生する。

【００４０】そして、ＭＯＳトランジスタＴ４にパルス
信号φＶを与えることによって、ＭＯＳトランジスタＴ
３は、そのゲート電圧に応じてソース電流が、ＭＯＳト
ランジスタＴ４，Ｔ５を流れる。このとき、ＭＯＳトラ
ンジスタＴ３がＭＯＳトランジスタＴ５を定電流源とす
るソースフォロワ型のＭＯＳトランジスタとして動作す
るため、出力信号線７には映像信号が電圧信号として現
れる。その後、信号φＶをローレベルにしてＭＯＳトラ
ンジスタＴ４をＯＦＦにする。このように、出力信号線
７に出力される映像信号は、ＭＯＳトランジスタＴ３の
ゲート電圧に比例した値となるため、フォトダイオード
ＰＤへの入射光量に対して対数的に変化する信号に変換
された信号となる。

【００４１】（２）感度バラツキ検出動作（ノイズ信号
出力時） 次に、画素の感度バラツキを検出するときの動作につい
て、図５のタイミングチャートを参照して説明する。ま
ず、パルス信号φＶが与えられて映像信号が出力された
後、信号φＳをローレベルにしてＭＯＳトランジスタＴ
１をＯＦＦにして、リセット動作が始まる。このとき、
ＭＯＳトランジスタＴ２のソース側より負の電荷が流れ
込み、ＭＯＳトランジスタＴ２のゲート及びドレイン、
そしてＭＯＳトランジスタＴ３のゲートに蓄積された正
の電荷が再結合され、ある程度まで、ＭＯＳトランジス
タＴ２のゲート及びドレインのポテンシャルが下がる。

【００４２】しかし、ＭＯＳトランジスタＴ２のゲート
及びドレインのポテンシャルがある値まで下がると、そ
のリセット速度が遅くなる。特に、明るい被写体が急に
暗くなった場合にこの傾向が顕著となる。よって、次
に、ＭＯＳトランジスタＴ２のソースに与える信号φＶ
PSをローレベルにする。このように、ＭＯＳトランジス
タＴ２のソース電圧を低くすることで、ＭＯＳトランジ
スタＴ２のソース側から流入する負の電荷の量が増加
し、ＭＯＳトランジスタＴ２のゲート及びドレイン、そ
してＭＯＳトランジスタＴ３のゲートに蓄積された正の
電荷が速やかに再結合される。

【００４３】よって、ＭＯＳトランジスタＴ２のゲート
及びドレインのポテンシャルが、更に低くなる。そし
て、ＭＯＳトランジスタＴ２のソースに与える信号φＶ
PSをハイレベルにすることによって、ＭＯＳトランジス
タＴ２のポテンシャル状態を基の状態に戻す。このよう
に、ＭＯＳトランジスタＴ２のポテンシャルの状態を基
の状態にリセットした後、パルス信号φＶをＭＯＳトラ
ンジスタＴ４のゲートに与えてＭＯＳトランジスタＴ２
をＯＮにすることによって、ＭＯＳトランジスタＴ２，
Ｔ３の特性のバラツキに起因する各画素の感度のバラツ
キを表すソース電流がＭＯＳトランジスタＴ３〜Ｔ５を
流れる。

【００４４】このとき、ＭＯＳトランジスタＴ３が、定
電流源として動作するＭＯＳトランジスタＴ５とともに
ソースフォロワ型のＭＯＳトランジスタとして動作する
ため、出力信号線７にはノイズ信号が電圧信号として現
れる。その後、信号φＶをローレベルにしてＭＯＳトラ
ンジスタＴ４をＯＦＦにした後、信号φＳをハイレベル
にしてＭＯＳトランジスタＴ１を導通させて撮像動作が
行える状態にする。

【００４５】２．上流側サンプルホールド回路の構成 図４に示す上流側サンプルホールド回路ＳＨａ（図１の
ＳＨ１〜ＳＨｍに相当する）は、スイッチＳ１〜Ｓ３
と、キャパシタＣ１と、スイッチＳ４を備えたバッファ
１０と、スイッチＳ２，Ｓ３の接続ノードから順に直列
に接続されたスイッチＳ５−１〜Ｓ５−（ｋ−１）と、
スイッチＳ５−１〜Ｓ５−（ｋ−１）それぞれのノード
に一端が接続されたキャパシタＣ２−１〜Ｃ２−ｋとを
有する。キャパシタＣ２−１〜Ｃ２−ｋの他端には直流
電圧ＶSSが印加される。

【００４６】このような上流側サンプルホールド回路Ｓ
Ｈａにおいては、スイッチＳ５−１〜Ｓ５−（ｋ−１）
が、演算器６によってＯＮ／ＯＦＦ制御されることによ
って、図２のキャパシタＣ２に相当する容量Ｃｙが変化
する。尚、スイッチＳ５−ｉ（１≦ｉ≦ｋ−１）がＯＮ
とされるとき、スイッチＳ５−１〜Ｓ５−（ｉ−１）も
ＯＮとされる。よって、スイッチＳ５−ｉがＯＮとされ
るとき、キャパシタＣ２−１〜Ｃ２−ｉによる並列回路
がスイッチＳ２の他端に接続されることになる。このと
き、キャパシタＣ２−１〜Ｃ２−ｋそれぞれの容量をＣ
ｙ1〜Ｃｙkとすると、Ｃｙ＝Ｃｙ1＋Ｃｙ2＋…＋Ｃｙi
となる。

【００４７】よって、演算器６によりスイッチＳ５−１
〜Ｓ５−（ｋ−１）がＯＮ／ＯＦＦ制御されることで、
スイッチＳ２に接続されるキャパシタの合成容量Ｃｙ
が、Ｃｙ1、Ｃｙ1＋Ｃｙ2、Ｃｙ1＋Ｃｙ2＋Ｃｙ3、…、
Ｃｙ1＋Ｃｙ2＋…＋Ｃｙkのいずれかとなる。このと
き、演算器６で輝度範囲が狭いと算定されたとき、合成
容量Ｃｙの値を高くすることによって上述のＣｙ／（Ｃ
ｘ＋Ｃｙ）を高くし、差動増幅回路３から出力される映
像信号の信号レベルが高くなるようにする。

【００４８】逆に、演算器６で輝度範囲が広いと算定さ
れたとき、合成容量Ｃｙの値を低くすることによって上
述のＣｙ／（Ｃｘ＋Ｃｙ）を低くし、差動増幅回路３か
ら出力される映像信号の信号レベルが低くなるようにす
る。Ａ／Ｄ変換器５がｘビットのデジタル信号で出力さ
れるものとした場合、例えば、演算器６で計測されたデ
ジタル信号の最小値及び最大値がそれぞれ０、２^x−１
となるとき、輝度範囲が広いものと判断する。

【００４９】よって、本実施形態においては、信号φＶ
が与えられて映像信号が出力信号線７に出力される際、
スイッチＳ１がＯＮとされる。そして、スイッチＳ１が
ＯＦＦとされた後、上述のリセット動作が行われ、再
び、信号φＶが与えられてノイズ信号が出力信号線７に
出力される。このとき、同時にスイッチＳ２がＯＮとさ
れる。このように、上流側サンプルホールド回路ＳＨａ
に対して、映像信号とノイズ信号とのサンプルホールド
が行われる際、スイッチＳ５−１〜Ｓ５−（ｋ−１）の
内、演算器６によってＯＮするように設定されたスイッ
チがＯＮとされる。

【００５０】その後、スイッチＳ２がＯＦＦとされ、バ
ッファ１０内のスイッチＳ４がＯＮとされることで映像
信号が下流側サンプルホールド回路２に与えられて、サ
ンプルホールドされる。そして、一旦、スイッチＳ４を
ＯＦＦとするとともにスイッチＳ３をＯＮとすることに
よって混合信号を生成した後、再び、スイッチＳ４とす
ることで混合信号が下流側サンプルホールド回路２に与
えられて、サンプルホールドされる。下流側サンプルホ
ールド回路２以降の動作については、上述の基本概念で
説明した動作と同一であるので、その説明については省
略する。

【００５１】尚、スイッチＳ５−１〜Ｓ５−（ｋ−１）
は、演算器６がｙフィールド毎に被写体の輝度範囲を測
定しているとき、ｙフィールド分の映像信号が出力され
る間は、同一のスイッチがＯＮとされる。そして、ｙフ
ィールド分の映像信号の出力後、演算器６より制御信号
が与えられ、新たに、スイッチＳ５−１〜Ｓ５−（ｋ−
１）のＯＮ／ＯＦＦ制御が成される。こうして、所定の
タイミングで段階的なゲイン調整が実現される。

【００５２】＜第２の実施形態＞本発明の第２の実施形
態について、図面を参照して説明する。図６は、図１の
撮像装置に設けられた固体撮像素子内の各列に設けられ
た上流側サンプルホールド回路の構成を示すブロック回
路図である。本実施形態の撮像装置に備えられた画素
は、第１の実施形態の画素と同一の図３ような構成とす
る。又、図６に示す上流側サンプルホールド回路におい
て、図４に示す上流側サンプルホールド回路と同一の構
成部分については、同一の符号を付して、その詳細な説
明は省略する。

【００５３】図６に示す上流側サンプルホールド回路Ｓ
Ｈｂ（図１のＳＨ１〜ＳＨｍに相当する）は、スイッチ
Ｓ１〜Ｓ３と、キャパシタＣ１と、スイッチＳ４を備え
たバッファ１０と、スイッチＳ２，Ｓ３の接続ノードに
一端が接続されたスイッチＳ６−１〜Ｓ６−ｋと、スイ
ッチＳ６−１〜Ｓ６−ｋそれぞれの他端に一端が接続さ
れたキャパシタＣ２−１〜Ｃ２−ｋとを有する。

【００５４】このような上流側サンプルホールド回路Ｓ
Ｈｂは、スイッチＳ６−１〜Ｓ６−ｋが、演算器６によ
ってＯＮ／ＯＦＦ制御されることによって、図２のキャ
パシタＣ２に相当する容量Ｃｙが変化する。このとき、
スイッチＳ６−ｉとキャパシタＣ２−ｉが直列に接続さ
れた回路がスイッチＳ２の一端に並列的に接続された構
成となるため、第１の実施形態と異なり、スイッチＳ６
−１〜Ｓ６−ｋについて複数選択する際においても、い
ずれのスイッチを選択しても構わない。

【００５５】よって、例えば、ｋ＝１２として、スイッ
チＳ６−１〜Ｓ６−１２とキャパシタＣ２−１〜Ｃ２−
１２が設けられるとき、図７のように、キャパシタＣ２
−１，Ｃ２−２，Ｃ２−３，…，Ｃ２−１２の容量を１
ｆＦ、２ｆＦ、４ｆＦ、…、２０４８ｆＦとすると、ス
イッチＳ６−１〜Ｓ６−１２の選択によって、合成容量
Ｃｙを１〜４０９５ｆＦのいずれかの値とすることがで
きる。

【００５６】即ち、Ｃ２−ｉの容量を２^i-1とすること
で、スイッチＳ６−１〜Ｓ６−ｋの選択によって、合成
容量Ｃｙが１〜２^k−１ｆＦのいずれかの値とすること
ができる。このように、第１の実施形態と異なり、スイ
ッチＳ６−ｉを選択したとき、必ず、スイッチＳ６−１
〜Ｓ６−（ｉ−１）を選択する必要がなく、任意のスイ
ッチをスイッチＳ６−１〜Ｓ６−ｋから選択することが
できる。

【００５７】このとき、第１の実施形態と同様、演算器
６で輝度範囲が狭いと算定されたとき、合成容量Ｃｙの
値を高くすることによって上述のＣｙ／（Ｃｘ＋Ｃｙ）
を高くし、差動増幅回路３から出力される映像信号の信
号レベルが高くなるようにする。又、演算器６で輝度範
囲が広いと算定されたとき、合成容量Ｃｙの値を低くす
ることによって上述のＣｙ／（Ｃｘ＋Ｃｙ）を低くし、
差動増幅回路３から出力される映像信号の信号レベルが
低くなるようにする。

【００５８】尚、このとき、容量Ｃｘを１０００ｆＦと
したとき、差動増幅器３の出力ゲインとなるＣｙ／（Ｃ
ｘ＋Ｃｙ）と容量Ｃｙとの関係は、図８のようになる。
即ち、容量Ｃｘを１０００ｆＦとし、容量Ｃｙが１〜４
０９５ｆＦで変化させるとき、差動増幅器３の出力ゲイ
ンを約０．８までの値で調整することが可能である。

【００５９】このように、上流側サンプルホールド回路
ＳＨｂが構成されるとき、固体撮像素子１に設けられた
各画素の動作、上流側サンプルホールド回路ＳＨｂ内の
スイッチＳ１〜Ｓ４のＯＮ／ＯＦＦ切換動作、下流側サ
ンプルホールド回路２内のスイッチＳａ，Ｓｂの切換動
作は、それぞれ、第１の実施形態のときと同一となる。
又、演算器６によるスイッチＳ６−１〜Ｓ６−ｋの制御
動作についても、第１の実施形態におけるスイッチＳ５
−１〜Ｓ５−（ｋ−１）と同様になる。更に、差動増幅
器３以降の動作についても、第１の実施形態と同様、上
述の基本概念で説明した動作と同一となる。以上より、
本実施形態における撮像装置の動作については、省略す
る。

【００６０】尚、第１及び第２の実施形態において、図
２におけるキャパシタＣ２の部分を、図４又は図６のよ
うに構成することで、その容量Ｃｙを可変としたが、図
２におけるキャパシタＣ１の部分を、図４又は図６に示
したスイッチＳ５−１〜Ｓ５−（ｋ−１）又はスイッチ
Ｓ６−１〜Ｓ６−ｋとキャパシタＣ２−１〜Ｃ２−ｋと
によって構成される回路と同じ構成の回路を構成するこ
とで、その容量Ｃｘを可変とするようにしても構わな
い。

【００６１】このように、容量Ｃｘを可変にしたとき、
演算器６で輝度範囲が狭いと算定されたとき、容量Ｃｘ
の値を低くすることによって上述のＣｙ／（Ｃｘ＋Ｃ
ｙ）を高くし、差動増幅回路３から出力される映像信号
の信号レベルが高くなるようにする。又、演算器６で輝
度範囲が広いと算定されたとき、容量Ｃｘの値を高くす
ることによって上述のＣｙ／（Ｃｘ＋Ｃｙ）を低くし、
差動増幅回路３から出力される映像信号の信号レベルが
低くなるようにする。

【００６２】又、図２におけるキャパシタＣ１，Ｃ２の
部分をともに、図４又は図６に示したスイッチＳ５−１
〜Ｓ５−（ｋ−１）又はスイッチＳ６−１〜Ｓ６−ｋと
キャパシタＣ２−１〜Ｃ２−ｋによって構成される回路
と同じ構成の回路を構成することで、その容量Ｃｘ，Ｃ
ｙ両方を可変とするようにしても構わない。

【００６３】又、第１及び第２の実施形態では、固体撮
像素子１に設ける画素を図３に示す構成の画素とした
が、このような構成の画素に限るものでなく、例えば、
図９に示すように、入射光量に対して線形的に変化する
信号に変換する構成の画素としても構わない。図９に示
す画素は、ＭＯＳトランジスタＴ３〜Ｔ５と、アノード
に直流電圧ＶPSが印加されるとともにＭＯＳトランジス
タＴ３のゲートにカソードが接続されたフォトダイオー
ドＰＤと、フォトダイオードＰＤのカソードにソースが
接続されたリセット用のＭＯＳトランジスタＴ６によっ
て構成される。

【００６４】又、この図３又は図９のような構成の画素
以外に、例えば、ＭＯＳトランジスタＴ３のソースに積
分回路や増幅回路を設けたような構成の画素としても構
わない。このように他の構成の画素としても構わない
が、リセット時の信号をノイズ信号として読み出すこと
が可能な画素である必要がある。又、各画素に設けられ
た定電流源又は抵抗として動作するＭＯＳトランジスタ
Ｔ５については、各列毎に設けられるものとしても構わ
ない。

【００６５】

【発明の効果】本発明によると、信号保持回路内に備え
られた信号保持をするためのキャパシタの容量を可変と
するので、固体撮像素子から出力されるべき信号のレベ
ルを調整して、ゲイン調整を行うことができる。よっ
て、従来のように、Ａ／Ｄ変換後にゲイン調整を行わず
に、アナログ信号の状態でゲイン調整が行われるため、
Ａ／Ｄ変換後のデジタル信号の階調は、設定した増幅率
に左右されることなく、良好な画像が得られる。

【図面の簡単な説明】

【図１】本発明の撮像装置の内部構成を示すブロック
図。

【図２】上流側サンプルホールド回路の基本構成を示す
ブロック回路図。

【図３】図１の固体撮像素子内に設けられた画素構成の
一例を示す回路図。

【図４】第１の実施形態の撮像装置における固体撮像素
子に設けられた上流側サンプルホールド回路の内部構成
を示すブロック回路図。

【図５】図３の画素に与える信号の状態を表すタイミン
グチャート。

【図６】第２の実施形態の撮像装置における固体撮像素
子に設けられた上流側サンプルホールド回路の内部構成
を示すブロック回路図。

【図７】図６の上流側サンプルホールド回路に設けられ
たキャパシタの容量を表す図。

【図８】差動増幅器の出力ゲインと容量との関係を示す
グラフ。

【図９】図１の固体撮像素子内に設けられた画素構成の
別の例を示す回路図。

【符号の説明】

１ 固体撮像素子 ２ 下流側サンプルホールド回路 ３ 差動増幅器 ４ オペアンプ ５ Ａ／Ｄ変換器 ６ 演算器

フロントページの続き Ｆターム(参考） 4M118 AA10 AB01 BA14 CA02 DD09 DD10 DD12 FA06 5B047 BB04 BC01 CA04 CB04 CB22 DA10 5C021 PA03 PA17 PA64 PA85 PA96 XA03 5C024 CX06 CX43 GY01 GY31 HX13 HX29 HX35 HX50 5C051 AA01 BA02 DA06 DB01 DB08 DB14 DB16 DC03 DE02 DE13 DE15 DE17

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入射光量に応じた電気信号を発生すると
   ともにマトリクス状に配された画素を複数備えた固体撮
   像素子において、 前記画素が出力する映像信号を保持する第１キャパシタ
   回路と、前記画素が出力するノイズ信号を保持する第２
   キャパシタ回路と、を有するとともに、前記第１キャパ
   シタ回路に保持した前記映像信号のみの出力と、前記第
   １キャパシタ回路に保持した前記映像信号と前記第２キ
   ャパシタ回路に保持した前記ノイズ信号とを混合した混
   合信号の出力とを選択可能な信号保持回路と、を有し、 前記第１及び第２キャパシタ回路のうち、少なくとも一
   方を容量可変としたことを特徴とする固体撮像素子。
2. 【請求項２】 前記容量可変のキャパシタ回路が複数の
   キャパシタで構成され、該複数のキャパシタを選択する
   ことによって、前記キャパシタ回路の容量を変更するこ
   とを特徴とする請求項１に記載の固体撮像素子。
3. 【請求項３】 前記容量可変のキャパシタ回路が、キャ
   パシタとスイッチとが直列に接続された複数の回路が並
   列に接続された回路であることを特徴とする請求項２に
   記載の固体撮像素子。
4. 【請求項４】 前記容量可変のキャパシタ回路が、一端
   に直流電圧が印加されるとともに並列に接続された複数
   のキャパシタと、並列に接続された該複数のキャパシタ
   の他端の間を電気的に接離する複数のスイッチと、で構
   成されることを特徴とする請求項２に記載の固体撮像素
   子。
5. 【請求項５】 請求項１〜請求項４のいずれかに記載の
   固体撮像素子と、 該固体撮像素子から出力される映像信号から混合信号を
   減算する差動増幅器と、 該差動増幅器の出力をデジタル信号に変換するＡ／Ｄ変
   換器と、 被写体の輝度情報を検出するとともに、前記固体撮像素
   子に備えられた信号保持回路内の容量値を該輝度情報に
   基づいて変化させる検知器と、 を有することを特徴とする撮像装置。