KR20010071494A

KR20010071494A - 스트라이프 노이즈가 감소된 ｃｍｏｓ 이미지 센서

Info

Publication number: KR20010071494A
Application number: KR1020007014309A
Authority: KR
Inventors: 리차드 비. 메릴; 카버 에이. 미드; 리차드 에프. 라이언; 리차드 엠. 터너
Original assignee: 추후보정; 포베온, 인코포레이티드
Priority date: 1998-06-17
Filing date: 1999-06-15
Publication date: 2001-07-28
Also published as: EP1150494A3; DE69902663T2; WO1999066709A2; WO1999066709A3; EP1150494A2; DE69910838T2; TW451584B; EP1088444A2; EP1088444B1; EP1150494B1; DE69902663D1; DE69910838D1

Abstract

스트라이프 고정 패턴 노이즈의 양을 감소시키는 픽셀 센서 어레이 구조물은 어레이에 배열된 복수의 픽셀 센서; 어레이에서의 컬럼 라인; 각각이 컬럼 라인들중 하나 및 컬럼 리셋 참조 전위에 연결된 복수의 로드 디바이스; 복수의 컬럼 선택 스위치; 및 컬럼 선택 스위치 및 버퍼 증폭기에 연결된 공통 라인을 포함한다. 단일 이득 버퍼 증폭기는 공통 라인 및 구동 실드에 연결되어, 공통 라인의 유효 커패시턴스를 감소시키도록 동작한다. 컬럼 선택 스위치 트랜지스터는 이들이 공통라인에 부가하는 커패시턴스를 감소시키기 위하여 환형 레이아웃으로 설계된다. 로드 디바이스는 이들의 바이어스 전류에서의 변동을 최소화시키기 위하여 비교적 큰 길이 및 폭으로 설계된다. 2 탭 FIR 필터는 빠른 멀티플렉싱이 사용될 때 블러링되는 픽셀값을 정정하기 위하여 어레이 증폭기에 연결된다.

Description

스트라이프 노이즈가 감소된 ＣＭＯＳ 이미지 센서{REDUCING STRIPED NOISE IN CMOS IMAGE SENSORS}

통합 이미지 센서는 공지된 기술이다. 이미지 센서 기술에서의 새로운 진보로 이들 센서가 CMOS 기술로부터 제조되게 되었다.

CMOS 이미지 센서 및 이미지 센서 회로는 미국출원(제08/969,383호, 1997.11.13 출원)에 개시된 방식과 유사한 방식으로 구성될 수 있다. 각각의 픽셀 센서는 많은 수의 다른 방식으로 설계될 수 있다. 한가지 가능한 픽셀 센서 설계는 도 1에 도시된다. 픽셀 센서(10)는 고정 전압 전위(14)(도 1에서는 접지로 도시됨)에 연결된 애노드를 갖는 포토다이오드(12)를 포함한다. 포토다이오드(12)의 캐소드는 증폭기(16)에 연결가능하다. 포토다이오드(12)의 캐소드는 또한 리셋 스위치(20)를 경유해서 참조 전위 Vref에 연결가능하게 되어, 포토다이오드(12)가 역방향으로 바이어스되게 한다. 증폭기(16)의 출력은 로우(row) 선택 라인(24) 및컬럼(column) 라인(26)과 연결되는 로우 선택 스위치(22)에 부착된다.

도 1에 도시된 픽셀 센서는 다음과 같이 동작한다. 먼저, 픽셀 센서(10)는 리셋 스위치(20)를 턴온함에 의해 리셋된다. 그 후, 리셋 스위치(20)는 턴오프되어, 포토다이오드(12)로부터의 광전류의 통합이 시작될 수 있게된다. 포토다이오드(12)로부터의 전류는 증폭기(16) 입력 노드 커패시턴스상에 통합되어 전압 신호를 형성한다. 적절한 시간에서, 로우 선택 라인상의 전압은 증가되어, 로우에서 각각의 픽셀 센서(10)의 로우 선택 스위치(22)를 활성화한다. 이는 증폭기(16)가 컬럼 라인(26)을 구동하게 한다. 컬럼 라인(26)은 신호를 전형적으로 증폭하며 저장하고 그 후 이 신호를 디지털 픽셀 스트림에 포함되는 디지털 형태로 변환시키는 보다 많은 회로를 초래하게 된다.

다른 가능한 픽셀 센서 설계는 도 2에 도시된다. 이런 픽셀 센서 설계는 픽셀 센서내에 이 신호의 저장을 제공하며, 따라서 저장 픽셀 센서(30)로서 언급되며, 반면에 도 1의 픽셀 센서는 비저장 픽셀 센서로서 언급된다. 저장 픽셀 센서(30)는 고정 전압 전위(34)(도 2에서는 접지로서 언급됨)에 연결된 애노드를 갖는 포토다이오드(32)를 포함한다. 포토다이오드(12)의 캐소드는 전달 스위치(38)를 경유하여 저장 커패시터(36)에 연결가능하다. 저장 커패시터(36)는 전달 스위치(38)에 연결된 제1 플레이트와 고정 전위(도 2에서는 접지(34)로서 도시됨)에 연결된 제2 플레이트를 가진다. 포토다이오드(32)의 캐소드는 또한 리셋 스위치(42)를 경유하여 참조 전위 Vref(40)에 연결가능하여, 포토다이오드(32)가 역방향으로 바이어스되게 한다. 증폭기(44)는 저장 캐패시터(36)에 연결된 입력을가진다. 증폭기(44)의 출력은 로우 선택 스위치(46)에 부착되어 로우 선택 라인(48) 및 컬럼 라인(50)에 연결된다.

도 2에 도시된 픽셀 센서는 다음과 같이 동작한다. 먼저, 픽셀 센서(30)는 리셋 스위치(42) 및 전달 스위치(38)를 턴온함에 의해 리셋된다. 리셋 스위치(42)는 턴오프되어, 포토다이오드(32)로부터의 광전류의 통합이 시작될 수 있게된다. 전달 스위치(38)가 턴온되기 때문에, 저장 커패시터(36)의 커패시턴스는 통합동안 포토다이오드(32)의 커패시턴스에 부가되어, 이로 인해 전하 용량이 증가되며, 그결과 저장 픽셀 센서의 강도 범위가 증가된다. 이는 또한 저장 커패시터(36)가 형성되는 게이트 산화물 커패시턴스가 포토다이오드(32)의 접합 커패시턴스 보다 잘 제어되기 때문에 커패시턴스 변동에 기인한 픽셀 출력의 변동을 줄이게 된다.

통합이 완료될 때(도시되지 않은 노출 제어 회로에 의해 결정됨), 전달 스위치는 턴오프되고, 저장 커패시터(36)상의 통합된 광전하에 대응하는 전압 레벨을 분리시킨다. 바로 후, 포토다이오드(32) 그 자체는 리셋 스위치(42)를 다시 턴온함에 의해 참조 전압(40)으로 리셋된다. 이런 동작은 포토다이오드(32)가 판독(readout) 프로세스 동안 통합을 계속하는 것을 방지하며, 저장 소자상의 신호를 보존하게 하는 기판으로의 과도 전하의 가능한 오버플로우를 방지한다.

리셋 스위치(42)가 다시 턴온된 후, 판독 프로세스는 시작될 수 있다. 적절한 시간에, 로우 선택 라인상의 전압은 증가되어, 로우에서 각각의 픽셀 센서(30)의 로우 선택 스위치(46)를 활성화한다. 이는 증폭기(44)로부터의 전류가 컬럼 라인(50)으로 이동하게 한다. 컬럼 라인(50)은 신호를 전형적으로 증폭하며 이 신호를 디지털 픽셀 스트림에 포함되는 디지털 형태로 변환하는 보다 많은 회로와 연결된다.

도 3은 픽셀 센서 어레이 및 그 주변 구조의 예를 도시하는 블럭도이다. 픽셀 센서는 픽셀 센서 어레이(70)에 조직된다. 픽셀 센서의 로우 각각의 로우 선택 라인은 로우 디코더(72)에 연결된다. 픽셀 센서의 구조에 종속하여, 로우 디코더와의 연결은 전달 스위치 라인으로 또한 이루어질 수 있다. 로우 디코더(72)는 로우 선택 펄스(74)를 수신하며, 픽셀 센서의 적절한 로우에서의 로우 선택 스위치를 활성화한다. 다시, 픽셀 센서의 구조에 종속하여, 로우 디코더는 전달 게이트 펄스(76)를 수신하거나 또는 수신할 수 없으며, 픽셀 센서의 적당한 로우에서의 전달 스위치를 활성화한다. 또한, 픽셀 센서의 하나의 로우만을 포함하는 어레이를 가질 수 있다. 이는 선형 이미저(imager)로 알려져 있다.

픽셀 센서의 로우 각각의 출력은 컬럼 라인(50)에서 컬럼 샘플링 및 멀티플렉싱 회로(78)로 이동한다. 이런 블럭은 컬럼 라인 각각을 증폭하며 멀티플렉싱하고, 어느 한 순간에 하나를 빠르게 선택하여, 증폭된 신호의 스트림을 가져온다. 이런 스트림은 아날로그 대 디지털 변환기(80)를 통과하여, 그 출력이 디지털 정보의 스트림이 되게 한다. 컬럼 샘플링 회로 및 멀티플렉서 블럭(78)은 또한 예컨데, 상관된(correlated) 이중 샘플링 구조에서 노이즈 신호의 차감을 행하기 위하여 이 신호를 임시적으로 저장할 수 있다. 컬럼 샘플링 회로 및 멀티플렉서(78)와 로우 디코더(72) 양자는 카운터(82)에 의해 제어된다.

부가적으로, 공통 리셋 라인(84)은 각각의 픽셀 센서의 리셋 스위치에 연결되도록 제공된다. 더욱이, 픽셀 센서의 어느 한 타입을 사용하는 설계에서, 상관된 이중 샘플링 회로는 픽셀 센서에 의해 발생된 노이즈를 감소시키도록 부가될 수 있다.

상관된 이중 샘플링은 많은 다른 방식으로 수행될 수 있으나, 그 기능은 다음의 예로부터 일반적으로 이해될 것이다. 도 4는 컬럼 이중 샘플링 회로(100)의 예를 도시하는 회로도이다. 이들 회로들중 하나는 각각의 컬럼 라인상에 놓인다. 샘플링 프로세스는 다음과 같이 일어난다. 먼저, 각각의 픽셀 센서용 신호 레벨은 컬럼에서 샘플링 회로에서 판독되며 저장된다. 그 후, 전달 스위치는 다시 턴온되어(단지 그 로우에 대해), 참조 레벨을 샘플링 회로에 이용가능하게 한다. 이런 이중 샘플링의 형태는 2개의 샘플들간의 시간과 비교하면 느리게 변화하는 픽셀 센서에서의 노이즈 소스의 삭제를 허용한다.

커패시터(104)의 좌측에 존재하는 제1 신호 전압(V1)에서 스위치(106)는 턴온된다. 커패시터(104)에 저장된 전압은 신호 전압 V1이다. 스위치(106)는 턴오프되고, 커패시터(104)의 제1 플레이트상의 전압은 참조 전압을 나타내는 새로운 레벨(V2)로 이동한다. 커패시터(104)상의 전압은 증폭기(102) 또는 스위치(106)를 통해 흐르는 무시할만한 전류가 있기때문에 이때 동안 충전되지 않는다. 커패시터(104)의 양 플레이트는 (V2-V1)만큼 충전되며, 증폭기(102)의 입력에서의 전압 및 사이클은 (V2-V1)이다. 이런 방식으로, 노이즈, 오프셋등이 어레이의 출력으로부터 차감된다. 본 기술 분야의 숙련자들은 다른 종래의 CDS 회로 및 구조가 있음을 인식할 것이다. CMOS 활성 픽셀 어레이를 갖는 CDS 회로는 Akimoto,eral, 미국특허 제4,942,474호에 개시된다.

도 5는 도 3의 컬럼 샘플링 회로 및 멀티플렉서 블럭(78)의 레이아웃 예를 도시한 블럭도이다. 각각의 컬럼 라인(120)은 컬럼 증폭기(122)에 연결되어, CDS 능력을 포함한다. 컬럼 증폭기(122)는 그 후 멀티플렉서(124)에 연결된다. 멀티플렉서(124)는 어느 컬럼이 출력에 현재 전송되는지를 선택하는 어드레스 신호(126)로부터의 입력을 수신한다. 어드레스 신호(126)는 컬럼 어드레스 시컨스를 제어하는 카운터 또는 다른 회로에 연결될 수 있다. 선택된 컬럼 라인(120)상의 전압을 나타내는 신호는 전형적으로 아날로그 대 디지털 변환기에 출력된다.

고정 패턴 노이즈(Fixed Pattern Noise;FPN)는 디바이스에 기인한 출력 픽셀값에서의 변동 및 이미지 센서를 가로지르는 상호접속 부정합에 의해 초래된 가시적인 결함이다. 여러 다른 종류의 고정 패턴 노이즈가 있으나, 가장 일반적인 것은 랜덤 노이즈 및 스트라이프(stripe) 노이즈가 있다. 랜덤 노이즈는 각각의 픽셀의 랜덤 변동을 포함한다. 한편, 스트라이프 노이즈는 이미지에 수직바를 나타내는 컬럼들간 랜덤 변동을 포함한다. 스트라이프 노이즈란 용어는 일차원에서 일어나는 스트라이프만을 실제로 언급하는데, 그 이유는 다른 차원에서 일어나는 스트라이프는 통상 문제가 없기 때문이다.

고정 패턴 노이즈의 강도에 영향을 미치는 여러 요인이 있지만, 가장 주요한 요인은 증폭기들간의 오프셋 및 이득에서의 차이이다. 일반적으로, 픽셀 센서 증폭기들 간의 오프셋 및 이득에서의 차이는 랜덤 노이즈를 가져오며, 반면에 컬럼 증폭기들 간의 오프셋 및 이득에서의 차이는 스트라이프 노이즈를 가져온다. 이는스트라이프 노이즈가 CMOS 이지지 센서(컬럼 증폭기가 일반적으로 사용됨)에서 보다 CCD(Charge-Coupled Device) 이미지 센서(컬럼 증폭기가 사용되지 않음)에서 문제를 덜 일의키는 이유를 설명한다. 랜덤 노이즈는 상관된 이중 샘플링의 사용을 통해 크게 감소될 수 있으나, 이런 기술은 스트라이프 노이즈에 영향을 미치지 못한다.

상관된 이중 샘플링을 사용하는 CMOS 이미지 센서에서는 상관된 이중 샘플링의 사용이 역효과를 가져온다는 점에서 부가적인 문제는 일으킨다. A. El Gamal, B. Fowler, H. Min, and Xinqiao Liu. Modeling and Estimation of FPN Components in CMOS image sensors. Proceedings of SPIE, January 1998, Vol.3301, pp.168-177에는 랜덤 노이즈를 감소시키는 CDS 사용이 일반적으로 크게 스트라이프 노이즈를 감소시키지 못하며, 그 결과 거의 모든 노이즈가 스트라이프 노이즈로서 나타나는 이미지를 초래한다고 기재되어 있다. 도 6 및 7은 CDS의 악효과를 개시한 El Gamal 논문에서 도시된 그레이스케일(grayscale) 이미지를 나타낸다. 도 6은 CDS 없이 시스템에서 발생된 고정 패턴 노이즈를 예시하는 그레이스스케일 이미지이다. 스트라이프 노이즈의 분산값은 451,611이며, 반면에 랜덤 노이즈의 분산값은 7,144,450이다. 이는 랜덤 노이즈 대 스크라이프 노이즈의 비를 15:8이 되게한다.

도 7은 CDS를 갖는 시스템에서 발생되는 고정 패턴 노이즈를 예시하는 그레이스케일 이미지이다. 도 7이 랜덤 노이즈를 다소 덜 포함하는 반면, 스트라이프 노이즈는 더욱 더 현저하다. 랜덤 노이즈는 일반적으로 스트라이프 노이즈 보다 덜 부적절하며, 스트라이프 노이즈의 강도를 마스킹할 때 유용하다. 따라서, 스트라이프 노이즈의 동시 감소없이 랜덤 노이즈의 감소는 해결되는 것보다 많은 문제를 야기할 수 있다. 스트라이프 노이즈의 분산값은 80,900이고, 랜덤 노이즈의 분산값은 4,155이다. 이는 랜덤 노이즈 대 스트라이프 노이즈의 비를 0.05가 되게 한다. 따라서, 분산비가 높으면 높을수록 스트라이프 노이즈가 덜 현저하게 된다. 더욱이, 픽셀의 랜덤 분산에 기인한 고정 패턴 노이즈가 스트리프 노이즈에 기인한 고정 패턴 노이즈의 rms(root mean square)에 적어도 100배 또는 10배인 구조가 스트라이프 노이즈를 적절히 마스크하기 위해 바람직하다는 것이 조사에 의해 밝혀졌다.

본 발명의 하나의 목적은 CMOS 이미지 센서에서 고정 패턴 스트라이프 노이즈를 감소시키는 구조를 제공하는 것이다.

본 발명의 다른 목적은 컬럼 증폭기없이 빠른 픽셀 판독을 가능하게 하는 구조를 제공하는 것이다.

본 발명의 다른 목적은 픽셀의 랜덤 분산에 기인한 rms 고정 패턴 노이즈가 rms 고정 패턴 스트라이프 노이즈보다 적어도 10배인 그런 방식으로 동작하는 구조를 제공하는 것이다.

본 발명의 다른 목적은 다른 대상물을 수행하는데 도움이되기 위하여 픽셀 센서의 소스 폴로워(source follower) 증폭기 트랜지스터의 동적 사용이 홀로 전하를 공유함에 의해 컬럼 라인상의 전하를 저장하며 컬럼 신호를 판독하는 것을 가능하게 하는 구조를 제공하는 것이다.

본 발명의 다른 목적은 결정을 가속화하며 로우를 가로지르는 컬럼 신호의블러링(blurring)을 감소시키기 위하여 공통 출력 라인의 유효 커패시턴스를 감소시키는 구조를 제공하는 것이다.

본 발명은 이미지 센서 어레이에 관한 것이다. 더욱 특히, 본 발명은 고정 패턴 스트라이프 노이즈를 감소시키도록 특별히 설계된 스틸 카메라 어플리케이션용 CMOS(Complementary Metal-Oxide Semiconductor) 이미지 센서 어레이에 관한 것이다.

도 1은 종래 기술로서 저장 용량없는 CMOS 픽셀 센서의 예를 도시하는 회로도.

도 2는 종래 기술로서 저장 용량을 갖는 CMOS 픽셀 센서의 예를 도시하는 회로도.

도 3은 종래 기술로서 이미지 센서 어레이 및 그 주변 구조의 예를 도시하는 블럭도.

도 4는 종래 기술로서 컬럼 이중 샘플링 회로의 예를 도시하는 회로도.

도 5는 종래 기술로서 도 3의 컬럼 샘플링 회로 및 멀리플렉서 블럭의 예를 도시하는 회로도.

도 6은 CDS없는 시스템에서 발생되는 고정 패턴 노이즈를 예시하는 그레이스케일 이미지를 도시한 도.

도 7은 CDS를 갖는 시스템에서 발생되는 고정 패턴 노이즈를 예시하는 그레이스케일 이미지를 도시한 도.

도 8은 본 발명의 바람직한 실시예를 도시한 회로도.

도 9는 1차 선형 이산 시간 필터로서 전하 공유 컬럼 판독 배열의 함축적 표현을 도시한 신호 흐름도.

도 10은 픽셀 판독시 블러링을 정정하기 위한 2탭 FIR 필터를 도시한 신호 흐름도.

도 11은 환형 레이아웃을 갖는 컬럼 선택 스위치를 도시하는 레이아웃도.

도 12A는 다중 레벨 구동 실드의 정면도를 도시한 레이아웃도.

도 12B는 도 12A의 절단선 12B-12B를 따른 다중 레벨 구동 실드의 측면도를 도시한 레이아웃도.

스트라이프 고정 패턴 노이즈를 감소시키는 픽셀 센서 어레이는, 어레이에 배열된 복수의 픽셀 센서; 각각이 컬럼과 연관된 픽셀 센서에 연결되며 어레이에서의 각각의 컬럼용 컬럼 라인; 각각이 컬럼 라인들중 하나 및 컬럼 리셋 참조 전위에 연결되는 복수의 로드 디바이스; 각각이 컬럼 라인들중 하나에 연결되는 복수의 컬럼 선택 스위치; 및 컬럼 선택 스위치 및 버퍼 증폭기에 연결되는 공통 라인을 포함한다.

단일 이득 버퍼 증폭기는 공통 라인 및 구동 실드(shield)에 연결되어, 공통 라인의 유효 커패시턴스를 감소시키는 작용을 한다. 컬럼 선택 스위치 트랜지스터는 이들이 공통 라인에 부가되는 커패시턴스를 감소시키도록 환형 레이아웃으로 설계된다. 로드 디바이스는 이들의 바이어스 전류에서의 변동을 최소화하기 위하여 비교적 큰 길이 및 폭(즉, 최소 디바이스 크기 기술에 비해 큰)으로 설계될 수 있다. 선택적으로, 로드 디바이스는 컬럼 리셋 스위치로서 동작할 수 있다.

특정 로우의 픽셀값은 컬럼 리셋 스위치를 사용하며; 컬럼 선택 스위치를 턴오프하고, 소스 팔로우를 컬럼 라인에 연결하는 적당한 로우에 대해 로우 선택 라인을 하이로 구동하며; 충전될 컬럼 라인에 대해 소정 시간 대기하며; 공통 라인과 연결시키기 위해 하나의 컬럼 라인을 선택하여 선택된 컬럼 라인과 공통 라인사이에 전하를 공유하게되며; 및 공통 라인상에 전압을 버퍼링하여, 예컨데 접지와 같은 컬럼 참조 전위로 어레이에서의 컬럼 라인 모두를 방출함에 의해 판독될 수 있다. 2 탭 FIR 필터는 빠른 멀티플렉싱이 사용될 때 블러링되는 픽셀값을 정정하기 위하여 어레이 증폭기에 연결될 수 있다. 어레이 구조물은 픽셀에서의 랜덤 변동에 기인한 rms 고정 패턴 노이즈가 rms 고정 패턴 스트라이프 노이즈에 적어도 10배가 되도록 설계되어, 나타날 임의의 스트라이프 노이즈가 훨씬 덜 현저하게 되도록 한다.

본 발명의 다음 설명이 한정하고자 하는 것이 아니라는 것은 본 기술의 숙련자에게는 자명할 것이다. 본 발명의 다른 실시예는 본 기술의 숙련자에게는 용이하게 제안될 것이다.

도 8은 본 발명의 바람직한 실시예를 도시하는 회로도이다. 픽셀 센서(150)는 종래기술로 알려진 어레이로 구성된다. 도 8은 3개의 로우와 3개의 컬럼을 갖는 어레이를 도시하나, 본 발명은 임의의 크기의 픽셀 센서 어레이를 사용할 수 있다. 각각의 픽셀 센서는 도 1 및 2에 도시된 바와 같이 컬럼 라인(152) 및 로우 선택 라인(154)에 연결될 수 있다. 픽셀 센서(150)는 도 1 및 2에 개시된 실시예에 제한되지 않고 임의의 형태일 수 있다. 멀티플렉서 블럭(156)에서, 컬럼 라인(152)은 로드 디바이스(158)에 연결되어 바이어스 전류를 제공한다. 로드 디바이스(158)는 그들의 바이어스 전류에서의 랜덤 변동을 줄이기 위해 비교적 큰 영역에 형성될 수 있다. 로드 디바이스는 리셋 트랜지스터와 같은 기술의 최소 크기 디바이스의 길이 및 폭의 적어도 여러배 비슷한 정도를 가져야 하며, 그들의 게이트 영역이 최소 크기 트랜지스터의 게이트 영역에 적어도 100배일지라도 더 낳은 기능을 나타낼 수 있다. 선택적으로, 로드 디바이스(158)는 접지와 같은 제1 전위에 연결되며, 로드 디바이스(158)가 컬럼 리셋 스위치로서 작용하게 하는 컬럼 리셋 라인(160)에 연결된다.

컬럼 라인(152)은 또한 컬럼 선택 스위치(162)에 연결된다. 컬럼 선택 스위치(162)는 MOS 트랜지스터와 같은 임의의 타입의 설계일 수 있다. 컬럼 선택 스위치는 디코더에 의해 인에이블되며 컬럼 라인(164)에 연결되어, 적절한 신호가 디코더로부터 수신되며, 컬럼 선택 스위치(162)가 활성화되며, 그 컬럼으로부터의 신호가 공통 라인(164)으로 흐르게한다. 공통 라인(164)은 버퍼 증폭기(166)에 연결되어 신호를 증폭한다.

다수의 컬럼 증폭기보다는 단일 버퍼 증폭기를 사용하면, 각각의 컬럼 증폭기의 오프셋 및 이득에 기인한 변동이 더이상 없기 때문에 고정 패턴 스트라이프 노이즈를 감소시킨다. 이런 설계의 하나의 단점은 픽셀 센서에서의 작은 증폭기에 의해서만 구동되는 높은 커패시턴스 공통 라인의 고정 시상수가 매우 느리다는 것이다. 통상적으로, 이는 높은 픽셀 신호 레이트의 획득을 어렵게 한다. 그러나, 회로의 다중화가 빠르게 수행된다면, 공통 라인상의 전압은 점근값에 고정되는 것이 아니라 오히려 공통 라인들간 공유하는 전하에 의해 결정된 값으로 빠르게 고정되며, 시상수는 픽셀 센서의 증폭기 보다는 컬럼 선택 스위치에 의해 제한된다. 회로가 낮은 다중화 레이트에서 동작하는 경우 판독되는 것이 동일값이 아니라, 단순한 1차 이산 시간 함수와 관련된다.

컬럼 선택 스위치가 폐쇄될 때, 컬럼 라인 및 공통 라인상의 전위는 하나에서 다른 하나로 이동하는데 필요한 전하에 의해 동일화된다. 최종 전위는, 컬럼 라인 전위에 대해서는 1-b 및 공통 라인에 대해서는 b의 가중치(b는 공통 라인 커패시턴스와 공통 라인 및 컬럼 라인 커패시턴스의 합과의 비이다)를 가진체 스위치를 폐쇄하기 전에 2 전위의 선형 조합이다. 도 9는 샘플 지연(186)이 공통 라인상의 이전 컬럼 신호의 메모리에 대응하며 곱셈기(182 및 188)가 상술한 가중치인 제1차 귀납(recursive) 이산 시간 필터의 신호 흐름도로서 이런 동작을 도시한다. 컬럼이 컬럼 라인을 구동하는 픽셀 센서와 연관된 시상수에 관련되어 빠르게 선택된다면, 이 필터는 최종 증폭기를 통해 판독되는 결과 신호의 양호한 모델이 된다.

전하 공유 컬럼 판독 배열은 따라서 본질적으로 픽셀값을 스미어(smear)하는 이산 시간 필터이다. 각각의 스미어 전하 공유 출력값 x(n)은 이상적인 컬럼 신호 w(n)과 이전 출력 x(n-1)의 가중치 합이며, 여기서 이상적인 컬럼 신호는 1-b를, 이전 출력은 b를 가중치로 가지며, b는 공통 라인 커패시턴스와 공통 라인 및 공통 라인 커패시턴스의 합의 비이다.

다시 도 8을 참조하면, 2 탭 유한 임펄스 응답(FIR) 필터(172)는 픽셀값의 스미어링 또는 블러링을 정정하는데 사용될 수 있다. 그런 필터는 도 10에 도시된다. 스미어된 픽셀값 입력(192)은 어레이 증폭기로부터 수신되며 유닛 지연(194)에 전송된다. 픽셀값 입력(192)은 또한 곱셈기(198)에 전송된다. 유닛 지연(194)으로부터의 출력은 또한 곱셈기(196)에 또한 전송된다. 곱셈기(198)는 x(n)를 1+a와 곱하며, 여기서 a는 컬럼 라인의 커패시턴스에 의해 분할된 컬럼 라인의 커패시턴스이다. 곱셈기(196)는 x(n-1)을 -a와 곱한다. 가산기(200)는 곱셈기(196,198)의 출력을 가산하여, 계수가 정확히 선택된다면 원 컬럼 신호 w(n)에 이론적으로 정확히 동일하게 되는 정정된 픽셀값 출력 (1+a)x(n)-ax(n-1)에 도달한다.

2 탭 FIR 필터가 부가된다 할지라도, 바이어스 전류원으로서 사용되는 로드 디바이스로 회로를 사용할 때 유도되는 작은 단점이 여전히 있게 된다. 로드 디바이스는 스트라이프 노이즈의 잠재적인 원인이 된다. 바이어스 전류는 컬럼이 정확한 전압으로 계속 충전되도록 판독동안 모든 컬럼에 항상 흐르게 되어, 결국 상당한 전력 소비를 가져오게된다. 소스 폴로워로서 동작하는 픽셀 센서 증폭기는 컬럼이 선택되며 컬럼 라인상의 전압이 변하는 시간에서 비선형적으로 응답하여, 최종 이산 시간 필터에 가벼운 비선형성을 유도하게 된다.

이들 관심사를 치유하기 위하여, 전체 시스템은 신호를 꺼내기 위한 유일한 메카니즘으로서 선형 전하 공유를 사용하여 동적으로 동작될 수 있다. 각각의 로우에 있어서, 모든 컬럼 라인은 컬럼 선택 스위치로서 로드 디바이스를 사용하여 접지에 방전된다. 컬럼 리셋 스위치는 턴오프되고 로우 선택 라인은 소정 시간 길이동안 활성화되며, 픽셀 센서에서의 증폭기를 컬럼 라인에 연결시켜, 이들이 전류원 로드에 대해서 보다는 컬럼 라인의 커패시턴스를 충전하는 역학에 나쁘게 동작하게 된다. 컬럼 라인상의 전압은 점근선에 지수함수적으로 접근하기 보다는 이들이 턴온되는 길이의 공통 로그 유닛당 약 60mV로 로그함수적으로 증가한다.

소정 시간 이후에, 컬럼 리셋 스위치는 턴 오프된다. 컬럼 라인은, 컬럼 라인 커패시턴스가 매우 잘 정합되기 때문에 컬럼 라인 보다는 특정 증폭기에 종속하는 랜덤 변동으로, 픽셀 센서 증폭기의 입력에서 신호에 대한 공지의 소정 관계의 전압으로 충전된다. 한순간 하나의 컬럼 라인은 공통 라인과 연결되도록 선택되며, 선택된 컬럼 라인과 공통 라인사이의 전하를 공유하게되어, 컬럼 선택 신호의 레이트 또는 지속시간에 거의 의존하지 않고, 로우를 가로지르는 컬럼 신호의 시컨스의 선형 이산 시간 필터 버젼을 생성하게 된다. 컬럼 선택 스위치를 구동하는 컬럼 디코더의 설계 및 타이밍은 선택되도록 예정되지 않은 컬럼과의 예기치 않은 전하 공유를 일으킬 수 있는 클리치(glitch)가 일어나지 않는 것을 보장하기 위해 신중히 행해져야 한다.

지향될 수 있는 다른 잠재적인 문제는 전하 공유가 로우를 가로지르는 컬럼 신호를 심하게 블러링하게 할만큼 높을 수 있는 컬럼 라인의 유효 커패시턴스이다. 도 8을 참조하면, 이는 어레이 증폭기(166)와 유사한 방식으로 단일 이득 버퍼 증폭기(168)를 공통 라인(164)에 연결하는 것을 지향한다. 이런 단일 이득 버퍼(168)로부터의 출력은 그러나 공통 라인(164) 주위의 구동 실드 라인(170)으로서 사용되어, 공통 라인(164)의 유효 커패시턴스를 감소시키며 블러링을 감소시킨다. 구동 실드(170)는 유효 커패시턴스를 크게 감소시키기 위하여 다중 레벨의 금속 위, 아래, 및 공통 라인의 측면에 놓인다.

공통 라인의 유효 커패시턴스를 감소시키는 다른 선택적인 특징은, 공통 라인으로의 출력 단자주위의 환형 형태에 놓여지도록 각각의 컬럼 선택 스위치 트랜지스터의 게이트 전극을 설계하는 것이다. 도 11은 환형 설계를 갖는 선택 스위치 트랜지스터를 도시하는 레이아웃이다. 게이트 전극(210)은 소스/드레인 단자(212)를 완전히 둘러싸서, 소스/드레인 단자(212)가 소스/드레인 단자(214)에 비해 낮은 커패시턴스를 갖도록하여, 소스/드레인 단자(212)가 연결되는 공통 라인의 유효 커패시턴스를 감소시킨다.

도 12A는 공통 라인 주위의 다중 레벨 구동 실드의 부분 레이아웃도이다. 도 12B는 도 12A의 절단선 12B-12B를 따르는 대응하는 단면이다. 금속-2층상의 공통 라인(220)은 절연 산화물층에서의 구멍을 통해 금속-1 패드(232)를 통해 각각의 컬럼 선택 스위치 환형 MOS 트랜지스터에 연결된다. 구동 실드는 바람직하게 여러 주변부; 패드(232)주위에 구멍을 갖는 하부 금속-1부(224); 측면 금속-2부(226 및 228); 및 상부 금속-3부(230)(도 12B에서만 도시됨)을 포함한다. 환형 MOS 트랜지스터의 게이트(222)는 전계 산화 영역, 및 환형 MOS 트랜지스터와 연관된 박막 산화 영역(234)로서 도시된다.

이미지의 랜덤 텍스쳐(texture)가 임의의 잔여 스트라이프 패턴을 마스크하도록 고정 패턴 스트라이프 노이즈의 분산값의 적어도 100배(10배의 rms)의 픽셀의 랜덤 분산에 기인한 고정 패턴 노이즈를 가지는 그런 방식으로 회로를 설계하는 것이 바람직하다. CDS를 갖는 종래의 시스템은 랜덤 에러보다 큰 스트라이프를 전형적으로 가진다.

도 8을 다시 참조하면, 각각의 컬럼 라인(152)에 고정되는 커패시터(174)를부가하는 것이 또한 유리할 수 있다. 이런 커패시터는 예컨데 접지와 같은 고정 전압 전위를 참조한다. 이는 블러링을 더욱 감소시키며, 선형 이미징 어레이로서 알려진 구성인 픽셀 어레이가 단지 하나의 로우만을 가질때 특히 유리하다.

본 발명의 실시예가 도시되고 설명되었다 할지라도, 본 기술의 숙련자들에게는 본 발명의 그 범위를 취지를 벗어나지 않는 범위내에서 많은 수의 변형이 있을 수 있음을 이해할 것이다. 따라서, 본 발명은 첨부된 청구범위의 취지를 제외하고는 제한되지 않는다.

Claims

반도체 기판상에 배치된 픽셀 센서 어레이 구조물에 있어서,

어레이에 배열된 복수의 픽셀 센서;

각각이 컬럼과 연관된 픽셀 센서에 연결되는, 상기 어레이에서의 각각의 컬럼용 컬럼 라인;

각각이 상기 컬럼 라인들중 하나에 연결되는 제1 단자, 및 제2 단자를 갖는 복수의 로드 디바이스;

각각이 상기 컬럼 라인들중 하나에 연결되는 제1 단자, 및 제2 단자를 갖는 복수의 컬럼 선택 스위치; 및

상기 컬럼 선택 스위치 각각의 상기 제2 단자 및 버퍼 증폭기에 연결되는 공통 라인

을 포함하는 픽셀 센서 어레이 구조물.
제1항에 있어서, 상기 로드 디바이스 각각의 상기 제2 단자는 제1 전위에 연결되는 픽셀 센서 어레이 구조물.
제2항에 있어서, 상기 로드 디바이스 각각은 컬럼 리셋 라인에 더 연결되며, 상기 컬럼 리셋 라인은 컬럼 리셋 스위치로서 상기 로드 디바이스 각각을 제어하도록 동작하는 픽셀 센서 어레이 구조물.
제1항에 있어서, 상기 로드 디바이스 각각은 바이어스 전류를 제공하는 픽셀 센서 어레이 구조물.
제4항에 있어서, 상기 로드 디바이스 각각은, 그 바이어스 전류에서의 랜덤 변동을 최소화하기 위한 기술의 최소 디바이스 크기의 영역의 적어도 100배 정도의 영역을 가지는 픽셀 센서 어레이 구조물.
제1항에 있어서, 상기 컬럼 선택 스위치 각각은 컬럼 디코더에 더 연결되는 픽셀 센서 어레이 구조물.
제1항에 있어서, 상기 공통 라인에 연결되는 입력과 구동 실드에 연결되는 출력을 갖는 단일 이득 버퍼 증폭기를 더 포함하는 픽셀 센서 어레이 구조물.
제7항에 있어서, 상기 구동 실드는 상기 공통 라인의 유효 커패시턴스를 감소시키기 위해 상기 공통 라인 주위의 다중 금속층 상에 제공되는 픽셀 센서 어레이 구조물.
제1항에 있어서, 상기 컬럼 선택 스위치는, 그들이 상기 공통 라인에 부가하는 커패시턴스를 최소화하기 위하여 환형 레이아웃으로 설계되는 픽셀 센서 어레이구조물.
제1항에 있어서, 상기 버퍼 증폭기에 연결되는 2 탭 FIR 필터를 더 포함하는 픽셀 센서 어레이 구조물.
제1항에 있어서, 상기 픽셀 센서 각각은 비저장 픽셀 센서인 픽셀 센서 어레이 구조물.
제11항에 있어서, 상기 비저장 픽셀 센서 각각은,

제1 전위에 연결된 제1 단자 및 제2 단자를 갖는 포토다이오드;

상기 포토다이오드의 상기 제2 단자에 연결된 제1 단자, 및 상기 포토다이오드를 역방향 바이어스하는 리셋 전위에 연결된 제2 단자를 갖는 반도체 리셋 스위치;

상기 포토다이오드의 상기 제2 단자에 연결된 입력 및 출력을 갖는 반도체 증폭기; 및

제1 및 제2 주 단자와 제어 단자를 갖는 로우 선택 스위치

를 포함하되,

상기 제어 단자는 상기 픽셀 센서가 위치하는 로우에 대응하는 로우 선택 라인에 연결되며, 상기 제1 주 단자는 상기 반도체 증폭기의 상기 출력에 연결되며, 상기 제2 주 단자는 상기 픽셀 센서가 위치하는 컬럼에 대응하는 상기 컬럼 라인에연결되는 픽셀 센서 어레이 구조물.
제1항에 있어서, 상기 픽셀 센서 각각은 저장 픽셀 센서인 픽셀 센서 어레이 구조물.
제13항에 있어서, 상기 저장 픽셀 센서 각각은,

고정 전위에 연결된 제1 단자 및 제2 단자를 갖는 용량성 저장 소자;

제1 전위에 연결된 제1 단자 및 제2 단자를 갖는 포토다이오드;

상기 포토다이오드의 상기 제2 단자에 연결된 제1 단자, 및 상기 포토다이오드를 역방향 바이어스하는 리셋 전위에 연결된 제2 단자를 갖는 반도체 리셋 스위치;

상기 포토다이오드의 상기 제2 단자에 연결된 제1 단자 및 상기 용량성 저장 소자의 상기 제2 단자에 연결된 제2 단자를 갖는 반도체 전달 스위치;

상기 용량성 저장 소자의 상기 제2 단자에 연결된 입력 및 출력을 갖는 반도체 증폭기; 및

제1 및 제2 주 단자와 제어 단자를 갖는 로우 선택 스위치

를 포함하되,

상기 제어 단자는 상기 픽셀 센서가 위치하는 로우에 대응하는 로우 선택 라인에 연결되며, 상기 제1 주 단자는 상기 반도체 증폭기의 상기 출력에 연결되며, 상기 제2 주 단자는 상기 픽셀 센서가 위치하는 컬럼에 대응하는 상기 컬럼 라인에연결되는 픽셀 센서 어레이 구조물.
제3항에 있어서,

상기 공통 라인에 연결된 입력 및 구동 실드에 연결된 출력을 갖는 단일 이득 버퍼 증폭기를 더 포함하며,

상기 저장 픽셀 센서 각각은,

고정 전위에 연결된 제1 단자 및 제2 단자를 갖는 용량성 저장 소자;

제1 전위에 연결된 제1 단자와 제2 단자를 갖는 포토다이오드;

상기 포토다이오드의 상기 제2 단자에 연결된 제1 단자, 및 상기 포토다이오드를 역방향 바이어스하는 리셋 전위에 연결된 제2 단자를 갖는 반도체 리셋 스위치;

상기 포토다이오드의 상기 제2 단자에 연결된 제1 단자, 및 상기 용량성 저장 소자의 상기 제2 단자에 연결된 제2 단자를 갖는 반도체 전달 스위치;

상기 용량성 저장 소자의 상기 제2 단자에 연결된 입력 및 출력을 갖는 반도체 증폭기; 및

제1 및 제2 주 단자와 제어 단자를 갖는 로우 선택 스위치

를 포함하되,

상기 제어 단자는 상기 픽셀 센서가 위치하는 로우에 대응하는 로우 선택 라인에 연결되며, 상기 제1 주 단자는 상기 반도체 증폭기의 상기 출력에 연결되며, 상기 제2 주 단자는 상기 픽셀 센서가 위치하는 컬럼에 대응하는 상기 컬럼 라인에연결되는 픽셀 센서 어레이 구조물.
제15항에 있어서, 상기 반도체 증폭기는 MOS 트랜지스터이며, 상기 반도체 증폭기의 상기 출력은 상기 MOS 트랜지스터의 소스 단자인 픽셀 센서 어레이 구조물.
제1항에 있어서, 상기 픽셀의 랜덤 변동에 기인한 rms 고정 패턴 노이즈는 rms 고정 패턴 스트라이프 노이즈 보다 적어도 10배인 픽셀 센서 어레이 구조물.
제1항에 있어서,

복수의 커패시터를 더 포함하되,

상기 커패시터 각각은 상기 컬럼 라인들중 하나에 연결되며, 상기 커패시터 각각은 고정 전위에 더 연결되는 픽셀 센서 어레이 구조물.
픽셀 센서의 로우로부터 전압을 판독하는 방법에 있어서,

픽셀 센서의 어레이에서의 컬럼 라인 모두를 컬럼 리셋 스위치를 사용하여 접지로 방전하는 단계;

컬럼 리셋 스위치를 턴오프하고 로우 선택 라인을 적절한 로우용 활성 레벨로 구동하며, 로우에서의 로우 선택 스위치를 활성화하여 상기 로우에서의 각각의 픽셀 센서의 소스 폴로워를 상기 컬럼 라인에 연결하는 단계;

충전될 상기 컬럼 라인을 소정 시간 대기하고, 상기 로우 선택 라인을 다시 불활성 레벨로 구동하는 단계;

공통 라인과 연결되도록 한 순간 하나의 컬럼 라인을 선택하여 상기 선택된 컬럼 라인과 상기 공통 라인 사이의 전하를 공유하는 단계; 및

상기 공통 라인 상에 전압을 버퍼링하는 단계

를 포함하는 전압 판독 방법.
제19항에 있어서, 상기 전압에서 일어날 수 있는 블러링(blurring)을 정정하는 단계를 더 포함하는 전압 판독 방법.
제19항에 있어서,

단일 이득 버퍼 증폭기를 이용하여 상기 공통 라인상의 전압을 버퍼링하는 단계; 및

상기 단일 이득 버퍼 증폭기의 출력을 사용하여 상기 공통 라인 주위의 실드를 구동하며 상기 공통 라인의 유효 커패시턴스를 감소시키는 단계

를 더 포함하는 전압 판독 방법.
제21항에 있어서, 상기 실드가 상기 공통 라인주위의 다중 금속층상에 놓이는 전압 판독 방법.
제19항에 있어서, rms 고정 패턴 스트라이프 노이즈에 10배 이상으로 상기 픽셀의 랜덤 변동에 기인한 rms 고정 패턴 노이즈를 유지하는 단계를 더 포함하는 전압 판독 방법.
제19항에 있어서, 컬럼 판독이 상기 컬럼 라인의 고정 시상수와 비교하여 짧은 컬럼 스위칭 간격으로 동작하는 전압 판독 방법.