JP3693281B2 - 増幅型固体撮像装置 - Google Patents
増幅型固体撮像装置 Download PDFInfo
- Publication number
- JP3693281B2 JP3693281B2 JP27802999A JP27802999A JP3693281B2 JP 3693281 B2 JP3693281 B2 JP 3693281B2 JP 27802999 A JP27802999 A JP 27802999A JP 27802999 A JP27802999 A JP 27802999A JP 3693281 B2 JP3693281 B2 JP 3693281B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- potential
- signal
- mos transistor
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
- H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の属する技術分野】
本発明は、増幅型固体撮像装置に係り、特に、露光時間制御、シャッター動作に関するものである。
【0002】
【従来の技術】
従来より、フォトダイオードとMOSトランジスタとを組み合わせて画素部を構成した増幅型固体撮像装置が知られている。
【0003】
図5は、従来の増幅型固体撮像装置の画素部の構成を示す回路構成図である。
【0004】
図5に於いて、101は、入射光量に応じて、そのポテンシャル電位が変動するフォトダイオード、102は、フォトダイオード101のポテンシャル電位変動に応じて、その出力電位が変動する、増幅アンプとなるソースフォロア回路のドライバMOSトランジスタ(増幅用MOSトランジスタ)、103は、画素を選択し、信号線104に信号を出力させる画素選択用MOSトランジスタ、105は、フォトダイオード101のポテンシャル電位を所定の初期電位VDDにリセットするリセット用MOSトランジスタである。
【0005】
図6は、図5に示す画素部構成を有する従来の増幅型固体撮像装置の全体構成を示す回路構成図である。
【0006】
この増幅型固体撮像装置は、各画素1−1・1、1−1・2、…、1−1・n、…、1−m・nから成る画素アレイ1と、第1の垂直走査回路9と、第2の垂直走査回路10と、水平走査回路11とを含み、画素アレイ1の各画素は、ソース・ゲート選択方式により、順次選択され、その選択された画素から出力される出力信号が読み出される。
【0007】
図6に於いて、X方向(行方向)に配置された複数の選択用MOSトランジスタのゲート端子は、それぞれ、行ライン2−1、2−2、…、2−mに接続され、また、X方向(行方向)に配置された複数のリセット用MOSトランジスタのゲート端子は、それぞれ、行ライン3−1、3−2、…、3−mに接続されている。行ライン2−1、2−2、…、2−m及び行ライン3−1、3−2、…、3−mは、それぞれ、第1の垂直走査回路9及び第2の垂直走査回路10に接続されており、それぞれ、読み出しパルス信号(行選択信号)φSEL1、φSEL2、…、φSELm及びリセットパルス信号φRST1、φRST2、…、φRSTmが印加される。
【0008】
一方、Y方向(列方向)に配置された複数の選択用MOSトランジスタのソース端子は、それぞれ、列ライン(信号線)4−1、4−2、…、4−nに接続されている。列ライン4−1、4−2、…、4−nは、それぞれ、CDS(相関2重サンプリング)回路12−1,12−2、…、12−nと列選択用MOSトランジスタ5−1、5−2、…、5−nとを介して、映像信号ライン6に共通接続されている。各CDS回路12−1、12−2、…、12−nは、それぞれ、クランプ用キャパシタ13(13−1、13−2、…、13−n)と、クランプ用MOSトランジスタ14(14−1、14−2、…、14−n)と、サンプルホールド用MOSトランジスタ15(15−1,15−2、…、15−n)とを有している。このCDS回路の詳細については、後述する。列選択用MOSトランジスタ5−1、5−2、…、5−nのゲート端子は、水平走査回路11に接続され、それぞれ、列選択信号φH1、φH2、…、φHnが印加される構成となっている。また、各列ライン4−1、4−2、…、4−nは、それぞれ、定電流源接続制御用MOSトランジスタ8−1、8−2、…、8−m、及び定電流負荷MOSトランジスタ7−1、7−2、…、7−mを介して接地されている。各定電流源接続制御用MOSトランジスタ8−1、8−2、…、8−nのゲート端子は共通接続され、オン・オフ制御信号φVLGが印加される構成となっている。また、各定電流負荷MOSトランジスタ7−1、7−2、…、7−nのゲート端子は共通接続されて、所定のDCバイアス電圧VLGが印加される構成となっている。
【0009】
また、各画素部では、ドライバMOSトランジスタ102のドレイン端子は、リセット用MOSトランジスタ104のドレイン端子と共通接続され、これらドレイン端子には、所定の電位VDD(リセット電位)が印加されている。
【0010】
次に、上記CDS回路について説明する。
【0011】
上述の通り、各CDS回路12は、それぞれ、クランプ用キャパシタ13(13−1、13−2、…、13−n)と、クランプ用MOSトランジスタ14(14−1、14−2、…、14−n)と、サンプルホールド用MOSトランジスタ15(15−1,15−2、…、15−n)とを有している。
【0012】
各CDS回路内の各列ライン4−1‘、4−2‘、…、4−n‘は、それぞれ、クランプ用キャパシタ13−1、13−2、…、13−nにより、各列ライン4−1、4−2、…、4−nとAC結合されており、また、クランプ用MOSトランジスタ14−1、14−2、…、14−nを介して所定のクランプ電位VCPに接続されている。各クランプ用MOSトランジスタのゲート端子は共通にクランプパルス信号入力ライン16に接続され、該信号ライン16を介して、クランプパルスφCLが共通に印加される構成となっている。これにより、クランプパルスφCLの印加時に、各列ライン4−1‘、4−2‘、…、4−n‘は、それぞれ、所定のクランプ電位VCPにクランプされる。また、各サンプルホールド用MOSトランジスタ15−1、15−2、…、15−nのゲート端子は共通にサンプルホールドパルス信号入力ライン17に接続され、該信号ライン17を介して、サンプルホールドパルスφSHが印加される構成となっている。これにより、サンプルホールドパルスφSHの印加時に、各列ライン4−1‘、4−2‘、…、4−n‘の信号電位が、それぞれ、列選択用MOSトランジスタ5−1、5−2、…、5−nの入力側端子に伝達される。
【0013】
図7は、図6に示す増幅型固体撮像装置の動作説明に供する信号波形図である。
【0014】
ある一つの行ライン(第i行)の走査期間(水平ブランキング期間)τHの間に各画素部の選択用MOSトランジスタが2回オンし、該走査期間τH内の期間τRSTの期間(選択用MOSトランジスタがオフしている期間)にリセット用MOSトランジスタがオンするように設定されている。
【0015】
以下、動作について詳細に説明する。
【0016】
第1の垂直走査回路9より出力される読み出しパルス信号(行選択信号)のうち、第i行の各画素1−i・1、1−i・2、…、1−i・nの選択用MOSトランジスタに印加されるφSEL(i)のみがハイレベルで、他のφSELがすべてローレベルになるとともに、定電流源接続制御用MOSトランジスタ8の制御信号φVLGがハイレベルになることで、各列ライン4−1,4−2、…、4−nには、第i行の各画素の出力信号のみが出力される。Vs(i,j)は、水平方向第j列の列ライン4−jの信号電位を示しているものである。一方、このとき、CDS回路12のクランプパルスφCLがハイレベルとなることにより、各CDS回路内の各クランプ用キャパシタ13−1、13−2、…、13−nは、各画素よりの出力信号電位に応じて充電され、その列ライン4側の電位は、それぞれ、各画素よりの出力信号電位に、一方、その列ライン4‘側の電位は、全てクランプ電位VCPにクランプされる。
【0017】
次に、第1の垂直走査回路9よりの行選択信号が全てローレベルに、また、制御信号φVLGもローレベルになると共に、第2の垂直走査回路10より出力されるリセットパルス信号のうち、第i行の各画素1−i・1、1−i・2、…、1−i・nのリセット用MOSトランジスタに印加されるφRST(i)のみがハイレベルで、他のφRSTがすべてローレベルになることで、第i行の各画素のフォトダイオードのポテンシャル電位が所定のリセット電位VDDにリセットされる。
【0018】
次に、第2の垂直走査回路10よりのリセットパルス信号が全てローレベルになり、再び、第1の垂直走査回路9より出力される行選択信号のうち、第i行の各画素1−i・1、1−i・2、…、1−i・nの選択用MOSトランジスタに印加されるφSEL(i)のみがハイレベルで、他のφSELがすべてローレベルになるとともに、定電流源接続制御用MOSトランジスタ8の制御信号φVLGがハイレベルになることで、各列ライン4−1,4−2、…、4−nには、第i行の各画素のリセット出力信号が出力される。一方、このとき、CDS回路12のサンプルホールドパルスφSHがハイレベルになることにより、各CDS回路内の各列ライン4−1‘、4−2‘、…、4−n‘に生じたクランプ電位VCPからの電位変動、すなわち、各画素よりの出力信号電位ΔVsが、各列選択用MOSトランジスタ5−1、5−2、…、5−nの入力側端子に伝達される。
【0019】
その後、水平走査回路11より順次出力される列選択信号φH1、φH2、…、φHnに従って、列選択用MOSトランジスタ5−1、5−2、…、5−nが順次オンすることにより、各列ラインの出力信号が、順次、映像信号ライン6に出力される。
【0020】
この際、図5に示した増幅型固体撮像装置の説明では、特に言及しなかったが、増幅アンプとなるソースフォロア回路のドライバMOSトランジスタ102、画素選択用MOSトランジスタ103、リセット用MOSトランジスタ105が、全て、エンハンスメント型トランジスタの場合、トランジスタのしきい値電圧Vthが、Vth=0.7V、電源電圧VDDが、VDD=3.3V、リセット用MOSトランジスタのゲート印加電圧Vgsが、Vgs=3.3Vとしたとき、リセット用MOSトランジスタ105のチャネルポテンシャルは、2.1V程度より上げることは不可能となる。
【0021】
また、ソースフォロア回路を構成するドライバMOSトランジスタ102、選択用MOSトランジスタ103と、図6に示す定電流負荷MOSトランジスタ7と定電流源接続制御用MOSトランジスタ8において、電源電圧VDDが、VDD=3.3V、選択用MOSトランジスタ103のゲート印加電圧Vswが、Vsw=3.3V、定電流源接続制御用MOSトランジスタ8のゲート印加電圧φVLGが、φVLG=3.3V、定電流負荷MOSトランジスタ7のゲート印加電圧VLGが、VLG=1.0Vとし、MOSトランジスタのしきい値電圧Vthを、Vth=0.7Vとすると、正味の出力信号振幅ΔVsは、ΔVs=1,1V程度となる。
【0022】
このΔVsの絶対振幅値を大きくとるため、図5に示すように、ドライバMOSトランジスタ102のVth=−1,0Vと、デイプリージョン型NMOSトランジスタとし、更に、選択用MOSトランジスタ103も同様のデイプリージョン型NMOSトランジスタとする。また、リセット用MOSトランジスタ105も、同様のデプリージョン型NMOSトランジスタとする。
【0023】
そのように構成することで、デプリージョン型NMOSトランジスタのしきい値電圧Vthが、Vth=−1.0V、電源電圧VDDが、VDD=3.3V、リセット用MOSトランジスタ105のゲート印加電圧Vgsが、Vgs=3.3Vとしたとき、リセット用MOSトランジスタ105のチャネルポテンシャルは、3.45V程度となり、フォトダイオード101のリセット電位を、電源電位VDDと同程度のレベルまで上げることが可能となる。また、ソースフォロア回路の入出力特性から、最大信号振幅ΔVs=2.5V程度を確保することが可能となる。
【0024】
しかしながら、選択用MOSトランジスタ103のゲート印加電圧Vgsが、Vgs=0Vのとき、そのチャネルポテンシャルは、0.8V程度であるため、定電流負荷MOSトランジスタ7のゲート印加電圧VLGをDC(VLG=1.1V)駆動させると、電流をオフすることが不可能となるため、消費電力の増大となる。
【0025】
そのため、図6に示すように、定電流負荷MOSトランジスタと選択用MOSトランジスタとの間に、別途、定電流源接続制御用MOSトランジスタ(エンハンスメント型NMOSトランジスタ)を備える構成とし、該MOSトランジスタを、選択用MOSトランジスタがオンすると同時にオンするタイミングで駆動させることにより、消費電力の増大を抑制する構成としている。
【0026】
次に、CDS回路12により、前記正味の出力信号電位ΔVsを得るわけであるが、まず、各画素より読み出された画素信号電位Vs(i,j)に関係無く、クランプパルスφCLで、クランプ用MOSトランジスタ14を駆動して、クランプ電位VCPを、各クランプ用キャパシタ13でクランプする。その後、サンプルホールドパルスφSHで、サンプルホールド用MOSトランジスタ15を駆動して、正味信号電位に対応した電位(クランプ電位VCP+リセット電位出力により電位上昇した正味の信号電位ΔVs)をサンプルホールドする。このように、クランプパルスφCLで、クランプ電位をクランプし、サンプルホールドパルスφSHで、リセット後の出力信号電位(VCP+ΔVs)をサンプルホールドすることにより、正味の出力信号電位ΔVsに対応した信号電位VSIG(i)を1水平走査期間ごとに順次得ることができる。この信号電位VSIG(i)を、水平走査回路11より、読み出し期間(水平ブランキング期間以外の期間)に於いて、列選択用MOSトランジスタ5に順次列選択信号を印加することにより、映像信号ライン6に、順次、連続的に出力させることができる。
【0027】
図8は、図6に示す増幅型固体撮像装置の電子シャッター動作を説明するための信号波形図である。この図は、露光期間を任意の露光期間τSHに制御するシャッター動作の手法を示しているものである。
【0028】
明るさに応じて、露光期間τSHを設定(最大で1フレーム期間)することにより、明るさに応じた最適な画像を得ることができる。例えば、非常に明るい場合に於いては、シャッター速度を速くする(露光期間を短くする)ことによって、過度の露光を防止すると共に、ハレーションなども無くすことができる。
【0029】
図8に示すように、通常の場合の信号蓄積期間となる1フレーム期間において、読み出しパルス信号φSEL(i)及びリセットパルス信号φRST(i)の信号を通常時と同様に印加し、読み出し期間とリセット期間を設けると共に、1フレーム期間後に、再び、読み出し用リセット期間が訪れるまでの間に、読み出し用リセット期間とは別のリセット期間(シャッター用リセットパルス印加期間)を設けることにより、1フレーム期間よりも短い露光期間τSHを設定することができる。すなわち、露光期間τSHを短縮するシャッター動作を実現することができる。
【0030】
今後、説明上、シャッター動作時に、φRST(i)がハイレベルとなる期間を、シャッターリセットパルスと称し、説明する。また、通常フレーム期間の読み出し動作の際に、φRST(i)がハイレベルとなる期間を、読み出し用リセットパルスと称し、説明する。
【0031】
【発明が解決しようとする課題】
図8に於いて、増幅型固体撮像装置のシャッター動作について説明を行ったが、図9に於いて、全画素について、1フレーム期間中の動作について説明する。
【0032】
横軸に、時間、縦軸に垂直方向の行ラインV(1)、V(2)、…、V(m)を示す。なお、同図において、VBLKは、垂直ブランキング期間である。
【0033】
通常動作時、時間T(i)にi番目の行ラインV(i)が選択されて、読み出しパルスφSEL(i)が印加され、更に、通常読み出し用リセットパルスφRST(i)が印加される。そして、1フレーム期間後(通常露光期間後)に、再び、時間(T(i)+1フレーム期間)に、i番目の行ラインV(i)が選択される。
【0034】
次に、前述のシャッター動作であるが、全画素の露光期間が同一となるように、図9に示すように、シャッター用リセットパルスが、順次、V(1)、V(2)、…、V(i)、…、V(m)の行ラインの画素に印加される。
【0035】
その際、シャッター用リセットパルスが、他の画素の読み出しを行っている期間に印加されたとき(図9のA、C)、読み出し動作を行っている画素が高輝度被写体を撮像している場合と、低輝度被写体を撮像している場合では、信号線4−jの電位が異なっており、特に、前述のデイプリージョン型トランジスタにより、信号出力振幅を増大させる回路構成においては、シャッター用リセットパルスおよび読み出し用リセットパルスが印加されるときには、信号線4−jはフローテイング状態になっており、また、各画素のフォトダイオードもリセットパルスが印加される前後ではフローテイング状態となっている。
【0036】
この信号線4−jとフォトダイオードとは容量結合を形成しており、フォトダイオード容量は、約5fF、信号線容量は、約1pFと、容量比も大きく異なることから、信号線4−jの電位により、わずかの容量結合により、フォトダイオードのリセット後の基準電位を変動させる結果となる。
【0037】
そのため、読み出し動作を行っている画素が高輝度被写体を撮像しており、その際に、別の画素がシャッターリセット動作を行っている場合には、高輝度被写体の撮像画素よりの画素信号が出力された信号線の電位がリセット電位に比べて、大きく異なっており(信号線電位が、約0.8Vまで低下)、その結果、別のシャッターリセット動作を同時に行っている画素の基準電位を、本来、VDD(3.3V)にリセットすべき所が、容量結合のため、VDD+ΔV(10mV程度)となり、わずかな基準リセット電位変動を生じる。
【0038】
その後、上述のシャッター動作をさせた画素を読み出す際には、基準電位(VDD+ΔV)からΔVs分、撮像により電位降下した信号成分が読み出され、次に、基準電位に読み出しリセットを行う時には、高輝度被写体の影響を受けないため、フォトダイオードはVDDにリセットされる。そのため、差分ΔVs分は、VDD−(VDD+ΔV−ΔVs)=ΔVs−ΔVとなり、ΔVだけ信号レベルが沈み込んだ結果となり、画面上では、高輝度被写体のゴーストのように、シャッタースピードに応じた位置にノイズが出現することになる問題を生じていた。
【0039】
本発明は、かかる現象に鑑みてなされたものであり、シャッター動作によるゴーストノイズが無く均一な画像を得ることができる増幅型固体撮像装置を提供することを目的とするものである。
【0040】
【課題を解決するための手段】
上記目的を達成するため、本発明の増幅型固体撮像装置は、信号線の電位が所定の固定電位に設定されている状態で、シャッターリセット動作を行う構成としたことを特徴とするものである。
【0041】
また、本発明の増幅型固体撮像装置は、或る行ラインの画素群について、水平ブランキング期間で選択、信号読み出しを行う期間とは異なる期間で、且つ、当該行ラインの信号読み出し時のリセット信号読み出し動作の直後の期間に、別の行ラインのシャッターリセット動作を行うことを特徴とするものである。
【0042】
また、本発明の増幅型固体撮像装置は、シャッターリセット動作中、信号線電位をフローティング状態としないために、信号線に所定の固定電位を供給する手段を設ける構成としたことを特徴とするものである。
【0043】
更に、本発明の増幅型固体撮像装置は、画素信号読み出し動作後の、読み出し用リセット期間に於いて、信号線に所定の固定電位を供給した状態で、シャッターリセット動作を行う構成としたことを特徴とするものである。
【0044】
すなわち、本発明の増幅型固体撮像装置は、光電変換を行うフォトダイオードと、該フォトダイオードのポテンシャル電位の変動を増幅する増幅器を構成する信号増幅用MOSトランジスタと、該信号増幅用MOSトランジスタにて増幅された前記ポテンシャル電位の変動を選択的に出力する画素選択用MOSトランジスタと、上記フォトダイオードのポテンシャル電位を所定の初期電位にリセットするリセット用MOSトランジスタとを有する画素がマトリクス状に配列され、各行における上記各画素の上記選択用MOSトランジスタのゲート端子は、それぞれ、共通接続されて、それぞれ、所定の信号読み出しパルスが印加され、各行における上記各画素の上記リセット用MOSトランジスタのゲート端子は、それぞれ、共通接続されて、それぞれ、所定のリセットパルスが印加され、各列における上記各画素の上記選択用MOSトランジスタの一方の端子は、それぞれ、共通接続されて、信号線を構成する増幅型固体撮像装置であって、画素信号読み出し時に於ける上記リセット用MOSトランジスタのゲート端子へのリセットパルスの印加期間とは異なる期間に、上記リセット用MOSトランジスタのゲート端子へシャッター動作用リセットパルスを印加してシャッター動作を行わせる構成であり、上記信号線の電位が所定の固定電位に設定された状態で、上記画素信号読み出し時に於けるリセット信号読み出し期間直後の期間に於いて、上記リセット用MOSトランジスタのゲート端子に上記シャッター動作用リセットパルスを印加する構成であることを特徴とするものである。
【0046】
また、上記信号線に上記所定の固定電位を供給する固定電位供給手段を設け、該固定電位供給手段により、上記信号線に上記固定電位を供給している期間に於いて、上記リセット用MOSトランジスタのゲート端子に上記シャッター動作用リセットパルスを印加する構成であることを特徴としてもよい。
【0047】
さらに、任意の行の画素信号読み出し時に於ける上記リセット用MOSトランジスタのゲート端子へのリセットパルスの印加期間に於いて、上記固定電位供給手段により、上記信号線に上記固定電位を供給し、該期間に於いて、別の行の画素の上記リセット用MOSトランジスタのゲート端子に上記シャッター動作用リセットパルスを印加する構成であることを特徴としてもよい。
【0048】
かかる本発明の増幅型固体撮像装置によれば、或る行ラインの画素群について、水平ブランキング期間で選択、信号読み出しを行う期間とは異なる期間で、且つ、読み出し時に印加されるリセットパルスが印加され、選択用トランジスタがオンして、信号線にリセット基準電位が読み出された直後の期間において、別の行ラインの画素群にシャッターリセットパルスを印加して、当該別の行ラインのシャッターリセット動作を行うことにより、シャッターリセット動作時において、信号線電位は被写体の輝度レベルとは無関係にリセット電位になるため、フォトダイオードと信号線とが容量結合していても、信号線電位が全画素間でほぼ同一となり、フォトダイオードのリセット電位を変動させる程度は、全画素間でほぼ同一となるため、前述のゴースト性ノイズは発生しないものである。
【0049】
また、本発明の増幅型固体撮像装置によれば、或る行ラインの画素群について、水平ブランキング期間で選択、信号読み出しを行う、画素信号読み出し動作後の、読み出し用リセット期間に於いて、信号線に所定の固定電位を供給した状態で、シャッターリセット動作を行うことにより、シャッターリセット動作時において、信号線電位は被写体の輝度レベルとは無関係に上記所定の固定電位になるため、フォトダイオードと信号線とが容量結合していても、信号線電位が全画素間でほぼ同一となり、フォトダイオードのリセット電位を変動させる程度は、全画素間でほぼ同一となるため、前述のゴースト性ノイズは発生しないものである。
【0050】
【発明の実施の形態】
以下、本発明の実施の形態に基づいて、本発明を詳細に説明する。
【0051】
図1は、本発明の第1の実施形態の増幅型固体撮像装置の回路構成図である。また、図2は、同実施形態の動作説明に供する駆動信号波形図である。
【0052】
図1に示す通り、本実施形態の増幅型固体撮像装置は、回路構成的には、従来の増幅型固体撮像装置(図6)と同一であるので、回路構成についての説明は省略する。すなわち、本実施形態は、その駆動方法のみに、その特徴があるものである。
【0053】
以下、図2の信号波形図を参照して、本実施形態に於ける特徴的駆動方法について説明する。
【0054】
或る一つの行ラインの画素の信号読み出しに際して、水平ブランキング期間τHの間に読み出しパルスφSEL(i)をハイレベルとし、前述のCDS回路により正味の信号成分を得るために、水平ブランキング期間τH内のリセット期間τRSTに、読み出し用リセットパルスφRST(i)をハイレベルとし、そのτRSTの期間により、フォトダイオードはリセット電位VDDにリセットされる。その後、再び読み出しパルスφSEL(i)がハイレベルとなり、信号線はフォトダイオードの初期電位に応じた信号線電位Vrstなる。
【0055】
次に、シャッターリセット動作であるが、上記読み出し期間内のτRSTの期間で、フォトダイオード電位を初期電位VDDにリセットし、更に、1フレーム期間内に、読み出し動作時とは別の期間に、φRST(i)をハイレベルとすることで、露光期間を、通常露光期間よりも短い露光期間τSHに制御することができる。
【0056】
この際、本実施形態に於いては、φRST(i)のシャッター用リセットパルス印加を、別の行ラインのリセット信号読み出し期間の直後に行うことにより、各信号線電位は、ほぼ、フォトダイオードがリセット電位VDDにリセットされた電位に応じた値(Vrst)となっているため、そのタイミングでシャッターリセットを行うことにより、フォトダイオードと信号線とが容量結合していても、フォトダイオードのシャッターリセット電位が、各画素間で変動することは無いものである。
【0057】
このため、従来技術で問題となっていた、画面中一部の高輝度被写体を撮像している際に、シャッターリセットを行うことで発生していた、シャッターリセットの基準電位の変動が、高輝度被写体の撮像とは無関係に、全く生じないため、ゴースト性ノイズは発生しないものである。
【0058】
以上で、本発明の第1の実施形態についての説明を終わる。
【0059】
以上に説明した、本発明の第1の実施形態は、回路構成的には、従来の増幅型固体撮像装置と同一であり、何ら、付加回路を必要としない利点を有するが、シャッター用リセットパルスの印加期間が、リセット信号読み出し動作直後の期間に限定される。この点を改良し、若干の付加回路を必要とするが、通常の読み出し用リセット期間、或いは、その他の期間(画素信号読み出し期間およびリセット信号読み出し期間以外の期間)に於いても、シャッターリセット動作を可能とした、本発明の第2の実施形態について、以下に説明する。
【0060】
図3は、本発明の第2の実施形態の増幅型固体撮像装置の回路構成図である。また、図4は、同実施形態の動作説明に供する駆動信号波形図である。
【0061】
図3に示すように、図6に示す従来の増幅型固体撮像装置との回路構成上の相違点は、各信号線(列ライン)4−1、4−2、…、4−nに、それぞれ、所定の固定電位VSLを供給する信号線リセット用MOSトランジスタR−1、R−2、…、R−nを接続する構成としている点である。すなわち、信号線リセット用MOSトランジスタR−1、R−2、…、R−nの一方の端子は、それぞれ、信号線(列ライン)4−1、4−2、…、4−nに接続され、他方の端子には、固定電位VSLが共通に与えれている。また、信号線リセット用MOSトランジスタR−1、R−2、…、R−nのゲート端子は共通接続されて、オン/オフ制御信号φSLが印加される構成となっている。本実施形態に於いては、上記固定電位VSLの値は、各画素のリセット信号読み出し時に信号線4に現れる電位Vrstと同一ないし略同一の値に設定されている。
【0062】
以下、図4の信号波形図を参照して、本実施形態に於ける駆動方法について説明する。
【0063】
或る一つの行ラインの画素の信号読み出しに際して、水平ブランキング期間τHの間に読み出しパルスφSEL(i)をハイレベルとし、前述のCDS回路により正味の信号成分を得るために、水平ブランキング期間τH内のリセット期間τRSTに、読み出し用リセットパルスφRST(i)をハイレベルとし、そのτRSTの期間により、フォトダイオードはリセット電位VDDにリセットされる。その後、再び読み出しパルスφSEL(i)がハイレベルとなり、信号線はフォトダイオードの初期電位に応じた信号線電位Vrstなる。
【0064】
図4に示すように、水平ブランキング期間τH内のリセット期間τRSTに、読み出しパルスφSEL(i)、及び定電流源接続制御用MOSトランジスタの制御信号φVLGがローレベルになることにより、選択されている行ラインの各画素のソースフォロア回路には一定電流の供給が停止し、信号線は、読み出された信号電位をサンプルホールドしてフローティング状態となる。
【0065】
次に、シャッターリセット動作であるが、或る行ライン(第i+1行)が選択されている際に、別のラインがシャッターリセット動作により、シャッターリセットされる場合、前述の通り、信号線の電位に応じて、容量結合しているフォトダイオードが影響を受け、シャッターリセット電位に変動を生じる。
【0066】
そこで、図4に示すように、τRSTの期間に於いて、φSEL(i+1)がローレベルになると同時に、信号線リセット用MOSトランジスタR−1、R−2、…、R−nのオン/オフ制御信号φSLをハイレベルとし、これによって、信号線電位を固定電位VSLに固定する。
【0067】
その結果、或る行ライン(第i+1行)が選択されているときに、別の行ライン(第i行)がシャッター動作により、シャッターリセットされる場合に於いても、全ての信号線電位は、各画素から読み出された信号電位とは無関係に、上記固定電位VSLに固定されるために、信号線が、容量結合している各画素のフォトダイオードのリセット電位に及ぼす影響は、全ての画素について一様となる。
【0068】
このため、従来技術で問題となっていた、画面中一部の高輝度被写体を撮像している際に、シャッターリセットを行うことで発生していた、シャッターリセットの基準電位の変動が、高輝度被写体の撮像とは無関係に、全く生じないため、ゴースト性ノイズは発生しないものである。
【0069】
なお、図4に於いては、シャッター用リセットパルスが、通常の読み出し用リセット期間に於いて印加される場合を示しているが、設定すべき露光期間の長さに応じて、他の任意の期間(画素信号読み出し期間およびリセット信号読み出し期間以外の期間)にシャッターリセット期間を設定することができるものである。この場合、シャッターリセットパルスの印加に同期して、上記信号線リセット用MOSトランジスタの制御信号φSLもハイレベルとされ、信号線電位は固定電位VSLに設定される。
【0070】
【発明の効果】
以上、詳細に説明したように、本発明の増幅型固体撮像装置によれば、従来、高輝度被写体を撮像していた際に発生していたゴーストノイズの発生を防止することができ、均一な画像を得ることができるものである。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の増幅型固体撮像装置の構成を示す回路構成図である。
【図2】同第1の実施形態の動作説明に供する駆動信号波形図である。
【図3】本発明の第2の実施形態の増幅型固体撮像装置の構成を示す回路構成図である。
【図4】同第2の実施形態の動作説明に供する駆動信号波形図である。
【図5】従来の増幅型固体撮像装置の画素部構成を示す回路構成図である。
【図6】従来の増幅型固体撮像装置の構成を示す回路構成図である。
【図7】同従来の増幅型固体撮像装置に於ける信号読み出し動作の説明に供する信号波形図である。
【図8】同従来の増幅型固体撮像装置に於けるシャッター動作の説明に供する信号波形図である。
【図9】同従来の増幅型固体撮像装置に於ける1フレームの動作説明に供する動作図である。
【符号の説明】
1 画素アレイ
1−1・1、… 画素
2−1、… 行ライン
3−1、… 行ライン
4−1、… 列ライン
5−1、… 列選択用MOSトランジスタ
6 映像信号ライン
7−1、… 定電流負荷MOSトランジスタ
8−1,… 定電流源接続制御用MOSトランジスタ
9 第1の垂直走査回路
10 第2の垂直走査回路
11 水平走査回路
12−1、… CDS回路
13−1、… クランプ用キャパシタ
14−1、… クランプ用MOSトランジスタ
15−1、… サンプルホールド用MOSトランジスタ
16 クランプパルス信号入力ライン
17 サンプリングパルス信号入力ライン
R−1、… 信号線リセット用MOSトランジスタ
101 フォトダイオード
102 ドライバMOSトランジスタ
103 画素選択用MOSトランジスタ
104 信号線
105 リセット用MOSトランジスタ
Claims (3)
- 光電変換を行うフォトダイオードと、該フォトダイオードのポテンシャル電位の変動を増幅する増幅器を構成する信号増幅用MOSトランジスタと、該信号増幅用MOSトランジスタにて増幅された前記ポテンシャル電位の変動を選択的に出力する画素選択用MOSトランジスタと、上記フォトダイオードのポテンシャル電位を所定の初期電位にリセットするリセット用MOSトランジスタとを有する画素がマトリクス状に配列され、各行における上記各画素の上記選択用MOSトランジスタのゲート端子は、それぞれ、共通接続されて、それぞれ、所定の信号読み出しパルスが印加され、各行における上記各画素の上記リセット用MOSトランジスタのゲート端子は、それぞれ、共通接続されて、それぞれ、所定のリセットパルスが印加され、各列における上記各画素の上記選択用MOSトランジスタの一方の端子は、それぞれ、共通接続されて、信号線を構成する増幅型固体撮像装置であって、
画素信号読み出し時に於ける上記リセット用MOSトランジスタのゲート端子へのリセットパルスの印加期間とは異なる期間に、上記リセット用MOSトランジスタのゲート端子へシャッター動作用リセットパルスを印加してシャッター動作を行わせる構成であり、
上記信号線の電位が所定の固定電位に設定された状態で、上記画素信号読み出し時に於けるリセット信号読み出し期間直後の期間に於いて、上記リセット用MOSトランジスタのゲート端子に上記シャッター動作用リセットパルスを印加する構成であることを特徴とする増幅型固体撮像装置。 - 上記信号線に上記所定の固定電位を供給する固定電位供給手段を設け、該固定電位供給手段により、上記信号線に上記固定電位を供給している期間に於いて、上記リセット用MOSトランジスタのゲート端子に上記シャッター動作用リセットパルスを印加する構成であることを特徴とする、請求項1に記載の増幅型固体撮像装置。
- 任意の行の画素信号読み出し時に於ける上記リセット用MOSトランジスタのゲート端子へのリセットパルスの印加期間に於いて、上記固定電位供給手段により、上記信号線に上記固定電位を供給し、該期間に於いて、別の行の画素の上記リセット用MOSトランジスタのゲート端子に上記シャッター動作用リセットパルスを印加する構成であることを特徴とする、請求項2に記載の増幅型固体撮像装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27802999A JP3693281B2 (ja) | 1999-09-30 | 1999-09-30 | 増幅型固体撮像装置 |
KR1020000056141A KR100362875B1 (ko) | 1999-09-30 | 2000-09-25 | 증폭형 고체 촬상장치 |
US09/672,925 US6784931B1 (en) | 1999-09-30 | 2000-09-28 | Amplification type solid state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27802999A JP3693281B2 (ja) | 1999-09-30 | 1999-09-30 | 増幅型固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001103377A JP2001103377A (ja) | 2001-04-13 |
JP3693281B2 true JP3693281B2 (ja) | 2005-09-07 |
Family
ID=17591667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27802999A Expired - Fee Related JP3693281B2 (ja) | 1999-09-30 | 1999-09-30 | 増幅型固体撮像装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6784931B1 (ja) |
JP (1) | JP3693281B2 (ja) |
KR (1) | KR100362875B1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3685445B2 (ja) * | 2000-02-18 | 2005-08-17 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
JP3962561B2 (ja) | 2001-07-12 | 2007-08-22 | キヤノン株式会社 | 固体撮像装置及びそれを用いた撮像システム |
EP1463306B8 (en) * | 2003-03-25 | 2009-11-11 | Panasonic Corporation | Imaging device that prevents loss of shadow detail |
JP4403387B2 (ja) | 2004-04-26 | 2010-01-27 | ソニー株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
JP4434844B2 (ja) * | 2004-06-08 | 2010-03-17 | オリンパス株式会社 | 固体撮像装置 |
JP2006270890A (ja) * | 2005-03-25 | 2006-10-05 | Matsushita Electric Ind Co Ltd | 撮像装置、及びデジタルカメラ |
JP4654783B2 (ja) * | 2005-06-14 | 2011-03-23 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
JP4848739B2 (ja) * | 2005-11-01 | 2011-12-28 | ソニー株式会社 | 物理量検出装置および撮像装置 |
US8054356B2 (en) * | 2007-02-14 | 2011-11-08 | Fujifilm Corporation | Image pickup apparatus having a charge storage section and charge sweeping section |
JP5076635B2 (ja) * | 2007-05-17 | 2012-11-21 | ソニー株式会社 | イメージセンサ |
US7969476B1 (en) * | 2007-05-24 | 2011-06-28 | Advasense Technologies Ltd. | Method for accessing a pixel and a device having pixel access capabilities |
CN102655572B (zh) * | 2011-03-03 | 2016-06-15 | 原相科技股份有限公司 | 图像传感器 |
WO2012137445A1 (ja) * | 2011-04-08 | 2012-10-11 | パナソニック株式会社 | 固体撮像装置の駆動方法 |
JP2014239266A (ja) * | 2011-09-29 | 2014-12-18 | パナソニック株式会社 | 固体撮像装置およびその駆動方法 |
EP2924979B1 (en) * | 2014-03-25 | 2023-01-18 | IMEC vzw | Improvements in or relating to imaging sensors |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5276521A (en) * | 1990-07-30 | 1994-01-04 | Olympus Optical Co., Ltd. | Solid state imaging device having a constant pixel integrating period and blooming resistance |
JP3013584B2 (ja) * | 1992-02-14 | 2000-02-28 | ソニー株式会社 | 固体撮像装置 |
JPH05316431A (ja) * | 1992-05-06 | 1993-11-26 | Sony Corp | 固体撮像装置 |
US5774180A (en) * | 1992-12-04 | 1998-06-30 | Fuji Xerox Co., Ltd. | Image sensor capable of producing an image signal free from an afterimage |
JPH08163448A (ja) * | 1994-11-29 | 1996-06-21 | Olympus Optical Co Ltd | 固体撮像装置 |
JPH0946597A (ja) * | 1995-07-31 | 1997-02-14 | Sony Corp | 固体撮像装置およびその駆動方法 |
JP3845449B2 (ja) * | 1995-08-11 | 2006-11-15 | 株式会社東芝 | Mos型固体撮像装置 |
JPH09246512A (ja) * | 1996-03-06 | 1997-09-19 | Sharp Corp | 増幅型固体撮像素子 |
JPH09246516A (ja) * | 1996-03-13 | 1997-09-19 | Sharp Corp | 増幅型固体撮像装置 |
US6088058A (en) * | 1997-05-29 | 2000-07-11 | Foveon, Inc. | Capacitive coupled bipolar active pixel imager having overflow protection and electronic shutter |
JP3546985B2 (ja) * | 1997-12-15 | 2004-07-28 | シャープ株式会社 | 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法 |
DE69910838T2 (de) * | 1998-06-17 | 2004-02-26 | Foveon, Inc., Santa Clara | Reduzierung von streifenförmigen Störungen in CMOS Bildsensoren |
JP3512152B2 (ja) * | 1998-10-14 | 2004-03-29 | 松下電器産業株式会社 | 増幅型固体撮像装置およびその駆動方法 |
JP3788561B2 (ja) * | 1999-05-13 | 2006-06-21 | シャープ株式会社 | 固体撮像装置 |
-
1999
- 1999-09-30 JP JP27802999A patent/JP3693281B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-25 KR KR1020000056141A patent/KR100362875B1/ko not_active IP Right Cessation
- 2000-09-28 US US09/672,925 patent/US6784931B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001103377A (ja) | 2001-04-13 |
US6784931B1 (en) | 2004-08-31 |
KR20010050625A (ko) | 2001-06-15 |
KR100362875B1 (ko) | 2002-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10171760B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus using an amplifier and signal lines for low and high gain | |
US7626622B2 (en) | Solid state image pickup device and camera using the same | |
US7576788B2 (en) | Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level | |
US9214491B2 (en) | Solid-state imaging apparatus for causing an FD capacitor value to be variable without increasing a number of elements | |
KR100552946B1 (ko) | 확장된 동적 범위의 이미지 센서 시스템 | |
US5331421A (en) | Solid state image pickup apparatus | |
US5898168A (en) | Image sensor pixel circuit | |
US6947087B2 (en) | Solid-state imaging device with dynamic range control | |
JP3693281B2 (ja) | 増幅型固体撮像装置 | |
US8253833B2 (en) | Solid-state imaging device driving method | |
WO2009096168A1 (ja) | 固体撮像装置およびその駆動方法 | |
KR100760903B1 (ko) | 증폭형 고체 촬상 장치 | |
US9419052B2 (en) | Solid-state imaging apparatus, method for driving the same, and imaging apparatus | |
US6963372B1 (en) | Solid-state image sensing apparatus and method of operating the same | |
JP4997137B2 (ja) | 固体撮像装置 | |
KR20070045994A (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
US20020032545A1 (en) | Solid-state image pickup device and camera system | |
JPH04290081A (ja) | 固体撮像装置 | |
US20130037696A1 (en) | Imaging apparatus and driving method of the imaging apparatus | |
JP2000224492A (ja) | 固体撮像装置 | |
JP3788561B2 (ja) | 固体撮像装置 | |
JP4584499B2 (ja) | 固体撮像装置 | |
JP2004274229A (ja) | 撮像装置 | |
JPH09181986A (ja) | 固体撮像素子 | |
JP2008042675A (ja) | 光電変換装置及び撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050527 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050527 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050617 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050617 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130701 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |